專利名稱：制造半導體器件的方法及移除間隙壁的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體器件工藝，尤其涉及半導體器件工藝中對于間隙壁的移除。
背景技術(shù)：
半導體器件的尺寸比數(shù)十年前劇烈減少。目前，制造商已能夠制造具有0.35μm、90nm、甚至65nm或更小線寬的半導體器件。隨著尺寸縮小，半導體制造方法也往往需要改進。
現(xiàn)有的MOS(metal-oxide-semiconductor)器件的制造，利用建置間隙壁的技術(shù)以幫助控制及定義摻雜劑注入MOS的源極區(qū)與漏極區(qū)。圖1顯示一現(xiàn)有的NMOS半導體器件的示意圖?，F(xiàn)有的NMOS晶體管器件10通常包含一半導體襯底。此半導體襯底含有一硅層16，在硅層16中形成有源極18以及與源極18藉由溝道區(qū)域22互相分隔的漏極20。通常，半導體NMOS晶體管元件10還有淺結(jié)源極延伸17以及淺結(jié)漏極延伸19，分別與源極區(qū)18與漏極區(qū)20鄰界。在溝道區(qū)域22上形成有一柵極介電層14，在柵極介電層14上則形成有柵極12，其中柵極12一般包含有多晶硅。柵極介電層14隔離柵極12與溝道區(qū)域22。半導體NMOS晶體管元件10的源極18以及漏極20為注入砷、銻或磷的N+摻雜區(qū)域。半導體NMOS晶體管元件10的溝道區(qū)域22則為注入硼的P型摻雜區(qū)域。在柵極12的側(cè)壁上形成有氮化硅間隙壁32。在氮化硅間隙壁32與柵極12的側(cè)壁之間為襯墊層30，其通常為二氧化硅所構(gòu)成。半導體NMOS晶體管元件10的裸露硅表面，包括漏極/源極及柵極，則形成自對準金屬硅化物層42。目前，利用自對準金屬硅化物(self-aligned silicide，salicide)工藝來形成金屬硅化物層；亦即在形成源極/漏極區(qū)之后，利用濺鍍或沉積方法，再形成一鈷(Co)、鈦(Ti)、或鎳(Ni)等金屬層覆蓋于源極/漏極區(qū)與柵極結(jié)構(gòu)上方，然后進行一快速高溫處理(rapid thermal process，RTP)使金屬與柵極結(jié)構(gòu)、源極/漏極區(qū)中的硅反應，形成金屬硅化物來降低源極/漏極區(qū)的薄層電阻(sheet resistance)。
在現(xiàn)有的MOS制造技術(shù)中，往往在制造LDD(lightly doped drain)區(qū)時使用間隙壁以達成源極/漏極區(qū)與LDD區(qū)不同濃度的摻雜。可藉由間隙壁的寬度與熱驅(qū)動循環(huán)而控制LDD區(qū)。LDD區(qū)與源極/漏極的注入深度可彼此獨立而不相干。在65nm或更小尺寸的技術(shù)中，溝道遷移率需要加強，此可進一步藉由在移除間隙壁后于半導體襯底表面沉積高度應變的介電層而達成。然而，移除間隙壁，尤其是氮化硅間隙壁是關(guān)鍵，因為此移除可能會損壞鄰近的結(jié)構(gòu)，例如金屬硅化物層、柵極、及底下的硅襯底。
現(xiàn)有使用160℃的熱磷酸(H3PO4)工藝移除氮化硅間隙壁，如圖2的步驟100所示。但此通常導致PMOS與NMOS區(qū)域中NiSi襯底及NiSi金屬硅化物層的腐蝕。然而，在低溫下，磷酸并不能夠顯著蝕刻氮化硅，較高溫度可加速對氧化硅的攻擊，但是降低對氮化硅的蝕刻速率。且于160℃的高溫下，NiSi層極易受腐蝕。所以，使用磷酸蝕刻氮化硅結(jié)構(gòu)具有困難性。
因此，仍需要一種較佳的方法以移除半導體工藝中形成的間隙壁，而不損害自對準金屬硅化物層。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種制造半導體器件的方法及一種于半導體工藝中移除間隙壁的方法，以移除間隙壁而不損害其附近的結(jié)構(gòu)。
依據(jù)本發(fā)明的制造半導體器件的方法，包括于一半導體襯底上定義一電極；于電極的至少一側(cè)壁上形成一間隙壁；于半導體襯底上進行一工藝操作，工藝操作使用間隙壁作為掩模及于半導體襯底與電極的頂部或表面產(chǎn)生一物質(zhì)層；以及移除間隙壁的步驟。其中，移除間隙壁的步驟包括使用含有磷酸的酸性溶液作為蝕刻液，于100℃至150℃的第一溫度下對間隙壁進行濕式蝕刻工藝。
依據(jù)本發(fā)明的移除間隙壁的方法，包括提供一襯底，其中，襯底具有一電極，電極的至少一側(cè)壁上具有一間隙壁，及襯底與電極的頂部或表面具有一物質(zhì)層；以及使用含有磷酸的酸性溶液作為蝕刻液，于100℃至150℃的第一溫度下對間隙壁進行濕式蝕刻工藝。
依據(jù)本發(fā)明的一實施例，含有磷酸的酸性溶液可在使用前先經(jīng)過預處理，于一第二溫度下以硅化物予以時效處理(seasoning)，而達飽和點，以供應蝕刻之用?；蛘?，在達飽和點之后，進一步使所得的含有磷酸的酸性溶液于一第三溫度下靜置一段時間，再供應蝕刻之用。
在本發(fā)明中，間隙壁的移除是利用較低溫的含有磷酸的酸性溶液作為蝕刻液的濕式蝕刻工藝而完成，此含有磷酸的酸性溶液經(jīng)過預處理，可在相對低溫的條件下移除間隙壁，但不會損壞自對準金屬硅化物(salicide)層。


圖1繪示的是現(xiàn)有的半導體MOS晶體管元件的截面示意圖；圖2顯示現(xiàn)有的去除氮化硅間隙壁的步驟；圖3至圖6繪示的是本發(fā)明優(yōu)選實施例制作半導體MOS元件的方法剖面示意圖；圖7顯示依據(jù)本發(fā)明的一實施例的蝕刻液預處理流程；圖8顯示依據(jù)本發(fā)明的另一實施例的蝕刻液預處理流程；圖9顯示依據(jù)本發(fā)明移除間隙壁后進一步的半導體工藝。
主要元件符號說明10 MOS晶體管元件12 柵極14 柵極介電層16 硅層17 淺結(jié)源極延伸18 源極19 淺結(jié)漏極延伸20 漏極22 溝道區(qū)域30 襯墊層32 氮化硅間隙壁42 硅化金屬層46 氮化硅蓋層100、200、202、204 步驟具體實施方式
請參閱圖3至圖6，其顯示的是本發(fā)明優(yōu)選實施例制作半導體MOS晶體管元件10的方法的剖面示意圖，其中相同的元件或部位仍沿用相同的附圖標記來表示。需注意的是附圖僅以說明為目的，并未依照原尺寸作圖。
本發(fā)明是關(guān)于一種制作集成電路中的NMOS、PMOS晶體管元件或者CMOS元件的方法。如圖3所示，準備一半導體襯底，其一般包括硅層16。前述的半導體襯底可以是硅襯底或者是硅覆絕緣(silicon-on-insulator，SOI)襯底。于半導體襯底上定義一電極，例如一柵極12?？稍诠鑼?6中形成淺結(jié)源極延伸17以及淺結(jié)漏極延伸19，淺結(jié)源極延伸17與淺結(jié)漏極延伸19之間隔著一溝道22。
可在溝道22上形成一柵極氧化層14，以隔開柵極12與溝道22。柵極12通常包括多晶硅。柵極氧化層14可由二氧化硅所構(gòu)成。然而，在本發(fā)明的另一實施例中，柵極氧化層14也可由高介電常數(shù)(high-k)材料所構(gòu)成。隨后，在柵極12的側(cè)壁上形成氮化硅間隙壁32。在柵極12與氮化硅間隙壁32之間可另有一襯墊層30，前述的襯墊層可為氧化硅所構(gòu)成。襯墊層30通常為L型且厚度約在30至120埃之間。襯墊層30可另有一偏移間隙壁(offset spacer)，其為本領(lǐng)域技術(shù)人員所知，因此并未圖示。
如圖4所示，在形成氮化硅間隙壁32之后，可進一步進行一離子注入工藝，將N型摻雜劑，例如砷、銻或磷等注入硅層16中，或?qū)型摻雜劑，例如硼等注入硅層16中，藉此形成NMOS或PMOS元件10的源極區(qū)18以及漏極區(qū)20。在完成漏極源極的摻雜后，半導體襯底通?？梢赃M行一退火(annealing)或活化(activation)摻雜劑的熱處理，此步驟也為本領(lǐng)域技術(shù)人員所熟知，不再加以陳述。
如圖5所示，于柵極12、露出的源極區(qū)18、及露出的漏極區(qū)20上形成一物質(zhì)層，例如一金屬硅化物層(metal silicide layer)42。利用自對準金屬硅化物(self-aligned silicide，salicide)工藝來形成金屬硅化物層；亦即在形成源極/漏極區(qū)之后，利用濺鍍或沉積方法，再形成一包括鎳的金屬層覆蓋于源極/漏極區(qū)與柵極結(jié)構(gòu)上方，然后進行一快速高溫處理(RTP)使金屬與柵極結(jié)構(gòu)、源極/漏極區(qū)中的硅反應，形成鎳硅化物。RTP溫度可在700℃至1000℃之間。
接著，如圖6所示，將氮化硅間隙壁32去除，留下襯墊層30于柵極12的側(cè)壁上。在本發(fā)明中，氮化硅間隙壁32的移除是利用濕蝕刻方法進行，而不會損害金屬硅化物層42。依據(jù)本發(fā)明的實施例，使用含有磷酸的酸性溶液作為蝕刻液，于100℃至150℃的第一溫度，優(yōu)選為140℃，移除氮化硅間隙壁32。此含有磷酸的酸性溶液可為任何濃度的磷酸水溶液，只要對間隙壁具有蝕刻能力即可。優(yōu)選為，磷酸濃度依蝕刻溫度而異，在約50％至約100％的范圍，如在140℃的蝕刻溫度下，更優(yōu)選為79.5％。含有磷酸的酸性溶液可視需要而含有其他添加劑，例如緩沖劑及/或其他酸類，例如氟硼酸(fluoboric acid)及硫酸。為達成在150℃或更低的溫度下，含有磷酸的酸性溶液仍能有效蝕刻間隙壁的目的，需要在使用前，對其進行預處理。
請參閱圖7，其顯示含有磷酸的酸性溶液的預處理步驟。如步驟200所示，使含有磷酸的酸性溶液于一第二溫度下，經(jīng)過硅化物時效處理(seasoning)，而達飽和點。本文中所稱的含有磷酸的酸性溶液的“飽和點”，是指此含有磷酸的酸性溶液在以硅化物進行時效處理一段時間后，致使鎳硅化物無法被此含有磷酸的酸性溶液蝕刻的時點。第二溫度可為例如100℃至180℃之間的溫度，優(yōu)選為160℃。在進行時效處理以達飽和點后，可直接進行步驟204，供應間隙壁的濕蝕刻工藝之用，或可進一步進行圖8所示的步驟202，使此含有磷酸的酸性溶液于一第三溫度下靜置一段時間。此第三溫度為100℃至150℃，優(yōu)選為140℃。靜置的目的，可使含有磷酸的酸性溶液于此第三溫度下達到穩(wěn)定的共沸點，第三溫度可為上述第一溫度，再接著進行步驟204，以供濕蝕刻工藝之用，使得對氮化硅與金屬硅化物而言，具有優(yōu)異的蝕刻選擇性，可移除氮化硅層，而不損害金屬硅化物層。
前述的時效處理，可以一或多片表層具有硅化物層的偽晶片(dummywafer)浸泡于該含有磷酸的酸性溶液而達成，但不限于此方式，任何能夠?qū)辛姿岬乃嵝匀芤禾峁┕杌锶芙庥谄渲械姆绞骄伞９杌锟膳e例為氮化硅，但不限于此。
如圖6所示，移除間隙壁32后，僅在柵極側(cè)壁上留下約略呈L型的襯墊層。襯墊層不一定呈L型，也可以進行一較溫和的蝕刻工藝，略微蝕刻襯墊層，以縮減其厚度。在其它實施例中，襯墊層可被完全去除。襯墊層的厚度可為約略介于0至500埃之間。在移除間隙壁之后，可依需要進行下一工藝，例如，應變硅的制作或其他半導體工藝技術(shù)的進行。如圖9所示，可于半導體襯底上均勻沉積一氮化硅蓋層46，其厚度優(yōu)選在30至2000埃之間。氮化硅蓋層46與MOS晶體管元件10的柵極12側(cè)壁上的襯墊層30直接接壤。使氮化硅蓋層46于沉積時先設(shè)定沉積在一壓縮應力狀態(tài)(例如，-0.1Gpa至-3Gpa之間，對于NMOS)或一拉伸應力狀態(tài)(例如，0.1Gpa至3Gpa之間，對于PMOS)，如此，使得溝道區(qū)域22在溝道方向具有對應的拉伸應變或壓縮應變，可改善溝道中載流子的遷移率。氮化硅蓋層46應力狀態(tài)的改變，可以利用鍺離子注入或其他現(xiàn)有的方法進行。
下列實例說明本發(fā)明中含有磷酸的酸性溶液的預處理，而比較例僅供比較之用。
實例實施例1使含有磷酸的酸性溶液(H3PO4濃度為79.5％)于蝕刻槽中加熱至160℃，放置50片表面沉積有SiN層的偽晶片至此含有磷酸的酸性溶液中以進行時效處理，以表面沉積有NiSi層的偽晶片測試，當此含有磷酸的酸性溶液不再侵蝕NiSi層，則為達到飽和點。將此含有磷酸的酸性溶液降溫至140℃，靜置48小時。之后，提供此含有磷酸的酸性溶液作為移除半導體襯底上SiN間隙壁的蝕刻液。此半導體襯底尚具有一電極及位于電極兩旁的源極/漏極區(qū)，間隙壁位于電極側(cè)壁上，間隙壁與電極之間有襯墊層，源極/漏極區(qū)表面與電極頂部具有NiSi層。結(jié)果，間隙壁被移除，而對半導體襯底上的NiSi層并未造成損害，得到良好的蝕刻效果。
比較例1使含有磷酸的酸性溶液(H3PO4濃度為79.5％)于蝕刻槽中加熱至120℃，放置50片表面沉積有SiN層的偽晶片至此含有磷酸的酸性溶液中以進行時效處理，以表面沉積有NiSi層的偽晶片測試，并未達到飽和點。將此含有磷酸的酸性溶液升溫至140℃，靜置12小時。之后，提供此含有磷酸的酸性溶液作為移除半導體襯底上SiN間隙壁的蝕刻液。此半導體襯底如實施例所述。結(jié)果，間隙壁被移除，然而半導體襯底上的NiSi層也已移除，無法獲得良好的蝕刻效果。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制造半導體器件的方法，包括以下步驟于一半導體襯底上定義一電極；于該電極的至少一側(cè)壁上形成一間隙壁；于該半導體襯底上進行一工藝操作，該工藝操作使用該間隙壁作為掩模及于該半導體襯底與該電極的頂部或表面產(chǎn)生一物質(zhì)層；以及移除該間隙壁，其中移除該間隙壁的步驟包括使用一含有磷酸的酸性溶液作為蝕刻液于100℃至150℃的一第一溫度下對該間隙壁進行一濕式蝕刻工藝。
2.如權(quán)利要求1所述的方法，其中該間隙壁包括硅氮化物。
3.如權(quán)利要求1所述的方法，其中該物質(zhì)層包括鎳硅化物。
4.如權(quán)利要求1所述的方法，其中該第一溫度為140℃。
5.如權(quán)利要求1所述的方法，其中該含有磷酸的酸性溶液是于進行該濕式蝕刻工藝之前先于一第二溫度下經(jīng)過硅化物時效處理，而達飽和點。
6.如權(quán)利要求5所述的方法，其中該第二溫度在100℃與180℃之間。
7.如權(quán)利要求5所述的方法，于該時效處理后，還包括使該含有磷酸的酸性溶液于一第三溫度下靜置的步驟。
8.如權(quán)利要求7所述的方法，其中該第三溫度為第一溫度。
9.如權(quán)利要求5所述的方法，其中該硅化物時效處理是以硅化物層浸泡于該含有磷酸的酸性溶液而進行。
10.如權(quán)利要求9所述的方法，其中該硅化物層包括硅氮化物。
11.一種移除間隙壁的方法，包括以下步驟提供一襯底，其中，該襯底具有一電極，該電極的至少一側(cè)壁上具有一間隙壁，及該襯底與該電極的頂部或表面具有一物質(zhì)層；以及使用一含有磷酸的酸性溶液作為蝕刻液于100℃至150℃的一第一溫度下對該間隙壁進行一濕式蝕刻工藝。
12.如權(quán)利要求11所述的方法，其中該間隙壁包括硅氮化物。
13.如權(quán)利要求11所述的方法，其中該物質(zhì)層包括鎳硅化物。
14.如權(quán)利要求11所述的方法，其中第一溫度為140℃。
15.如權(quán)利要求11所述的方法，其中該含有磷酸的酸性溶液是于進行該濕式蝕刻工藝之前先于一第二溫度下經(jīng)過硅化物時效處理，而達飽和點。
16.如權(quán)利要求15所述的方法，其中該第二溫度在100℃與180℃之間。
17.如權(quán)利要求15所述的方法，于該時效處理后，還包括使該含有磷酸的酸性溶液于一第三溫度下靜置的步驟。
18.如權(quán)利要求17所述的方法，其中該第三溫度為100℃至150℃。
19.如權(quán)利要求15所述的方法，其中該硅化物時效處理是以硅化物層浸泡于該含有磷酸的酸性溶液而進行。
20.如權(quán)利要求19所述的方法，其中該硅化物層包括硅氮化物。
全文摘要
本發(fā)明揭示一種制造半導體器件的方法，其包括于一半導體襯底上定義一電極；于電極的至少一側(cè)壁上形成一間隙壁；于半導體襯底上進行一工藝操作，工藝操作使用間隙壁作為掩模并于半導體襯底與電極的頂部或表面產(chǎn)生一物質(zhì)層；以及移除間隙壁的步驟。其中，移除間隙壁的步驟包括使用含有磷酸的酸性溶液作為蝕刻液于100℃至150℃的溫度下對間隙壁進行濕式蝕刻工藝。另一方面，還揭示一種半導體工藝中移除間隙壁的方法，是使用含有磷酸的酸性溶液作為蝕刻液于100℃至150℃的溫度下對半導體工藝中的間隙壁進行濕式蝕刻工藝。
文檔編號H01L21/311GK1949466SQ200510106798
公開日2007年4月18日 申請日期2005年10月12日 優(yōu)先權(quán)日2005年10月12日
發(fā)明者李忠儒, 吳至寧, 蕭維滄 申請人:聯(lián)華電子股份有限公司