專(zhuān)利名稱(chēng)：繼電板及具有繼電板的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及繼電板(relay board)以及具有繼電板的半導(dǎo)體器件，更具體地涉及一種設(shè)置于半導(dǎo)體器件中的繼電板，例如用于對(duì)多個(gè)半導(dǎo)體芯片進(jìn)行布線或?qū)Π雽?dǎo)體芯片和半導(dǎo)體封裝的引線框架進(jìn)行布線的繼電板，并涉及具有該繼電板的半導(dǎo)體器件，其中該半導(dǎo)體器件具有多個(gè)半導(dǎo)體芯片容置在單個(gè)半導(dǎo)體封裝中的結(jié)構(gòu)。
背景技術(shù)：
已知可通過(guò)使用SiP(系統(tǒng)級(jí)封裝)技術(shù)可以制作在一個(gè)半導(dǎo)體封裝中設(shè)置有多個(gè)具有不同功能的芯片的單個(gè)封裝。在通過(guò)使用這種技術(shù)在單個(gè)半導(dǎo)體封裝中設(shè)置多個(gè)半導(dǎo)體芯片的情況下，必須直接絲焊多個(gè)半導(dǎo)體芯片本身，或者絲焊各個(gè)半導(dǎo)體芯片與半導(dǎo)體封裝的引線框架。
圖1為示出使用SiP技術(shù)的現(xiàn)有技術(shù)半導(dǎo)體器件的俯視圖。參照?qǐng)D1，在現(xiàn)有技術(shù)半導(dǎo)體器件10中，在具有焊盤(pán)19的引線框架上設(shè)置第一半導(dǎo)體芯片11。第二半導(dǎo)體芯片18粘合并固定至第一半導(dǎo)體芯片11上。第二半導(dǎo)體芯片18的四個(gè)焊盤(pán)12-1至12-4分別連接至設(shè)置在第一半導(dǎo)體芯片11的四邊的焊盤(pán)9中的焊盤(pán)9-1至9-4。第一半導(dǎo)體芯片11的焊盤(pán)9通過(guò)用于引線框架的焊線17連接至引線框架的焊盤(pán)19。
但是，在多個(gè)半導(dǎo)體芯片11和18粘合在一起的情況下，例如第一半導(dǎo)體芯片11的焊線13和14等焊線交叉，并且例如第一半導(dǎo)體芯片11的焊線15和16等焊線的線長(zhǎng)太長(zhǎng)。
為解決上述問(wèn)題，如圖2和圖3所示，提出在半導(dǎo)體封裝中設(shè)有用于通過(guò)焊線轉(zhuǎn)接布線的引線芯片(terminal chip)的實(shí)例。
圖2為設(shè)有引線芯片的現(xiàn)有技術(shù)半導(dǎo)體器件的第一實(shí)例的平面圖。參照?qǐng)D2，在半導(dǎo)體器件20中，在第一半導(dǎo)體芯片11與第二半導(dǎo)體芯片18之間放置引線芯片25。在引線芯片25中形成8個(gè)焊盤(pán)26。此外，在引線芯片25中設(shè)置4條金屬布線(metal wiring)27，其中每條金屬布線27均連接兩個(gè)焊盤(pán)26。例如，一對(duì)相連接的焊盤(pán)26通過(guò)第一焊線24連接至第二半導(dǎo)體芯片18的焊盤(pán)12，通過(guò)第二焊線28連接至第一半導(dǎo)體芯片11的焊盤(pán)9，以及通過(guò)第三焊線29連接至引線框架的焊盤(pán)19。在這種結(jié)構(gòu)下，引線芯片25通過(guò)焊線24、28以及29轉(zhuǎn)接(relay)，從而線長(zhǎng)可以比圖1所示的結(jié)構(gòu)縮短很多。
圖3為設(shè)有引線芯片的現(xiàn)有技術(shù)半導(dǎo)體器件的第二實(shí)例的平面圖。參照?qǐng)D3，在半導(dǎo)體器件30中，在第一半導(dǎo)體芯片11上并排設(shè)置第二半導(dǎo)體芯片18與引線芯片35。在引線芯片35中形成6個(gè)焊盤(pán)36。并且，在引線芯片35中設(shè)置3條連接兩個(gè)焊盤(pán)36的金屬布線37。圖3中，在引線芯片35的左側(cè)和中間的金屬布線37所連接的焊盤(pán)36中，焊盤(pán)36-1通過(guò)第一焊線38連接至第二半導(dǎo)體芯片18的焊盤(pán)12；焊盤(pán)36-2通過(guò)第二焊線39連接至第一半導(dǎo)體芯片11的焊盤(pán)9，并進(jìn)一步通過(guò)引線框架的焊線17連接至引線框架的焊盤(pán)19。在這種結(jié)構(gòu)下，引線芯片35通過(guò)焊線38和39轉(zhuǎn)接，從而避免圖1所示結(jié)構(gòu)中的焊線交叉。參見(jiàn)日本特許公開(kāi)No.61-112346、No.8-78467、No.2001-7278、以及No.2004-56023。
但是，引線芯片所轉(zhuǎn)接的半導(dǎo)體芯片的尺寸以及半導(dǎo)體芯片中形成的焊盤(pán)的數(shù)目或排列是變化的。因此，即使引線芯片適合于某半導(dǎo)體封裝的設(shè)計(jì)，該引線芯片也不可能總是適合其它半導(dǎo)體封裝的設(shè)計(jì)。也就是說(shuō)，圖2和圖3所示的引線芯片25和35并不能總是適合不同于圖2和圖3所示的半導(dǎo)體芯片的半導(dǎo)體芯片組合。
因此，在現(xiàn)有技術(shù)中，有必要制造及制備用于與安裝至另一半導(dǎo)體芯片上的一個(gè)半導(dǎo)體芯片組合或其每一個(gè)設(shè)計(jì)的引線芯片。
僅可用于該安裝芯片的特定組合的引線芯片需要較長(zhǎng)的開(kāi)發(fā)周期，并且制造成本高。

發(fā)明內(nèi)容
因此，本發(fā)明的總體目的是提供一種新穎且實(shí)用的繼電板以及具有該繼電板的半導(dǎo)體器件。
本發(fā)明另一更具體的目的是提供一種繼電板以及具有該繼電板的半導(dǎo)體器件，該繼電板不僅可廣泛和普遍應(yīng)用于該繼電板所轉(zhuǎn)接的半導(dǎo)體芯片的特定組合，而且可廣泛和普遍應(yīng)用于該半導(dǎo)體芯片與其它半導(dǎo)體芯片的多種組合。
通過(guò)在設(shè)有多個(gè)半導(dǎo)體芯片的半導(dǎo)體封裝中設(shè)置繼電板可實(shí)現(xiàn)本發(fā)明的上述目的，其中該繼電板轉(zhuǎn)接用于對(duì)多個(gè)半導(dǎo)體芯片進(jìn)行布線的線(wire)或用于對(duì)該半導(dǎo)體封裝的引線框架和該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
通過(guò)一種半導(dǎo)體器件也可實(shí)現(xiàn)本發(fā)明的上述目的，其中該半導(dǎo)體器件具有如下結(jié)構(gòu)在第一半導(dǎo)體芯片上設(shè)有繼電板，該繼電板上設(shè)有第二半導(dǎo)體芯片，并且該第一半導(dǎo)體芯片、該第二半導(dǎo)體芯片、以及該繼電板被封裝；該繼電板轉(zhuǎn)接用于對(duì)多個(gè)半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體器件的引線框架以及該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
通過(guò)一種半導(dǎo)體器件也可實(shí)現(xiàn)本發(fā)明的上述目的，其中該半導(dǎo)體器件具有如下結(jié)構(gòu)在繼電板上設(shè)有第一半導(dǎo)體芯片，在該第一半導(dǎo)體芯片上設(shè)有第二半導(dǎo)體芯片，并且該第一半導(dǎo)體芯片、該第二半導(dǎo)體芯片、以及該繼電板被封裝；該繼電板轉(zhuǎn)接用于對(duì)多個(gè)半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體器件的引線框架以及該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
通過(guò)一種半導(dǎo)體器件也可實(shí)現(xiàn)本發(fā)明的上述目的，其中該半導(dǎo)體器件具有如下結(jié)構(gòu)第一半導(dǎo)體芯片和第二半導(dǎo)體芯片并排設(shè)置于繼電板上，并且該第一半導(dǎo)體芯片、該第二半導(dǎo)體芯片、以及該繼電板被封裝；該繼電板轉(zhuǎn)接用于對(duì)該多個(gè)半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體器件的引線框架以及該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
通過(guò)一種半導(dǎo)體器件也可實(shí)現(xiàn)本發(fā)明的上述目的，其中該半導(dǎo)體器件具有如下結(jié)構(gòu)第二半導(dǎo)體芯片和繼電板并排設(shè)置于第一半導(dǎo)體芯片上，并且該第一半導(dǎo)體芯片、該第二半導(dǎo)體芯片、以及該繼電板被封裝；
該繼電板轉(zhuǎn)接用于對(duì)該半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體器件的引線框架以及該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。


圖1為示出使用SiP技術(shù)的現(xiàn)有技術(shù)半導(dǎo)體器件的平面圖；圖2為設(shè)有引線芯片的現(xiàn)有技術(shù)半導(dǎo)體器件的第一實(shí)例的平面圖；圖3為設(shè)有引線芯片的現(xiàn)有技術(shù)半導(dǎo)體器件的第二實(shí)例的平面圖；圖4為本發(fā)明第一實(shí)施例的引線芯片的平面圖；圖5(A)為圖4中虛線所環(huán)繞的部分的放大圖，以及圖5(B)為與使金屬布線的焊盤(pán)的位置與另一金屬布線的焊盤(pán)的位置在垂直于設(shè)置金屬布線的方向的方向上均勻的情況進(jìn)行比較的視圖；圖6為圖4所示的引線芯片的修改實(shí)施例的平面圖；圖7為本發(fā)明的第二實(shí)施例的引線芯片的平面圖；圖8為圖7所示的本發(fā)明的第二實(shí)施例的引線芯片的第一修改實(shí)施例的引線芯片的平面圖；圖9為圖7所示的本發(fā)明的第二實(shí)施例的引線芯片的第二修改實(shí)施例的引線芯片的平面圖；圖10為圖7所示的本發(fā)明的第二實(shí)施例的引線芯片的第三修改實(shí)施例的引線芯片的平面圖；圖11為本發(fā)明的第三實(shí)施例的引線芯片的平面圖；圖12為本發(fā)明的第四實(shí)施例的引線芯片的平面圖；圖13為本發(fā)明的第五實(shí)施例的引線芯片的平面圖；圖14為本發(fā)明的第六實(shí)施例的引線芯片的平面圖；圖15為本發(fā)明的第七實(shí)施例的引線芯片的平面圖。
具體實(shí)施例方式
以下參照?qǐng)D4至圖15說(shuō)明本發(fā)明的實(shí)施例。為方便說(shuō)明，參照?qǐng)D4至圖10說(shuō)明本發(fā)明的實(shí)施例的引線芯片，然后參照?qǐng)D11至圖15說(shuō)明本發(fā)明的實(shí)施例的半導(dǎo)體器件。
引線芯片本發(fā)明的引線芯片設(shè)置在半導(dǎo)體器件中，并且該引線芯片起到設(shè)置于該半導(dǎo)體器件中的半導(dǎo)體芯片的繼電板的作用。
參照?qǐng)D4至圖6說(shuō)明本發(fā)明的第一實(shí)施例的引線芯片。
圖4為本發(fā)明第一實(shí)施例的引線芯片的平面圖。參照?qǐng)D4，本發(fā)明的第一實(shí)施例的引線芯片40具有基本呈矩形的結(jié)構(gòu)。沿引線芯片40的四邊以同心狀態(tài)設(shè)有由金屬制成的四條布線41-1至41-4。通過(guò)金屬布線41連接焊盤(pán)45。更具體地說(shuō)，在金屬布線41-1至41-4中的每一條金屬布線中，以指定間隙形成三個(gè)或更多焊盤(pán)45。
如以下參照?qǐng)D11所述，本實(shí)施例的引線芯片40例如放置在面積大于引線芯片40的某半導(dǎo)體芯片與面積小于引線芯片40且設(shè)置在未設(shè)有金屬布線41-1至41-4的部分的另一半導(dǎo)體芯片之間。引線芯片40的焊盤(pán)45經(jīng)由指定焊線連接至形成于各自半導(dǎo)體芯片中的焊盤(pán)。
如參照?qǐng)D2和圖3所述，在現(xiàn)有技術(shù)的引線芯片中，為單條金屬布線設(shè)置一對(duì)焊盤(pán)，即僅兩個(gè)焊盤(pán)。但是，在圖4所示的本實(shí)施例的引線芯片40中，在單條金屬布線41中設(shè)置三個(gè)或更多焊盤(pán)45。因此，能夠使用并適當(dāng)選擇位置適合于半導(dǎo)體芯片的組合的焊盤(pán)45。
此外，如上所述，在本實(shí)施例的引線芯片40中設(shè)有多條金屬布線41。因此，能夠適當(dāng)選擇適合于半導(dǎo)體芯片的組合的金屬布線41，以及使用并適當(dāng)選擇設(shè)置于金屬布線41中的焊盤(pán)45。
引線芯片40的襯底由用于半導(dǎo)體芯片的材料硅制成。因此，可以避免由于半導(dǎo)體芯片材料的熱膨脹率的差別而產(chǎn)生應(yīng)變。但是，本實(shí)施例的引線芯片的材料并不限于硅。例如，陶瓷、酚醛樹(shù)脂(Bakelite)、玻璃環(huán)氧樹(shù)脂等的薄型襯底，或者樹(shù)脂膜、聚酰亞胺膜、聚乙烯對(duì)苯二甲酸酯膜等可以用作引線芯片的材料。
圖5(A)為圖4中虛線所環(huán)繞的部分的放大圖。圖5(B)為與使金屬布線的焊盤(pán)的位置與另一金屬布線的焊盤(pán)的位置在垂直于設(shè)置金屬布線的方向的方向上均勻的情況進(jìn)行比較的視圖。
參照?qǐng)D5(A)，在圖4所示的引線芯片40中，在設(shè)置金屬布線41-1和41-2的方向上，金屬布線41-1的焊盤(pán)45-1的位置偏離與金屬布線41-1相鄰的另一金屬布線41-2的焊盤(pán)45-2的位置。因此，可以使得在金屬布線41-1的焊盤(pán)45-1與另一金屬布線41-2的焊盤(pán)45-2之間形成的間隙“a”小于在垂直于設(shè)置金屬布線的方向的方向上均勻的金屬布線的焊盤(pán)與相鄰金屬布線的焊盤(pán)之間形成的間隙“b”，即a＜b。因此，通過(guò)制造圖5(A)所示的結(jié)構(gòu)，能夠使得引線芯片的尺寸變小。
在圖5(A)和圖5(B)中，通過(guò)虛線示出連接至焊盤(pán)45的焊線。在圖5(B)所示的結(jié)構(gòu)中，與設(shè)置于金屬布線上的焊盤(pán)連接的焊線在設(shè)置于另一相鄰金屬布線上的焊盤(pán)上方通過(guò)。另一方面，可以使得圖5(A)所示的結(jié)構(gòu)中的兩焊線之間的間隙“a′”大于圖5(B)所示的結(jié)構(gòu)中的兩焊線之間的間隙“b′”，即a′＞b′。因而，通過(guò)制造圖5(A)所示的結(jié)構(gòu)，就能夠在不通過(guò)其它焊盤(pán)上方的情況下絲焊，因此比制造圖5(B)所示的結(jié)構(gòu)更容易。同時(shí)，引線芯片中的焊盤(pán)的排列并不限于上述實(shí)施例。
在圖4所示的實(shí)施例中，在引線芯片40中設(shè)置的金屬布線41具有閉環(huán)結(jié)構(gòu)。但是，本發(fā)明并不限于圖4所示的實(shí)施例。例如，金屬布線可具有圖6所示的結(jié)構(gòu)。此處，圖6為圖4所示的引線芯片40的修改實(shí)施例的平面圖。
參照?qǐng)D6，在本修改實(shí)施例中，以閉環(huán)方式設(shè)置金屬布線61-1，而以開(kāi)環(huán)方式設(shè)置金屬布線61-2，在該開(kāi)環(huán)方式中，環(huán)并不完全封閉，環(huán)的一部分為打開(kāi)的。
在該實(shí)施例中，設(shè)有多條金屬布線61，并且單條金屬布線61設(shè)有三個(gè)或更多焊盤(pán)。因此，能夠選擇以及使用位于適合于半導(dǎo)體芯片組合的良好位置的焊盤(pán)。
與圖4所示的引線芯片40一樣，圖6所示的引線芯片60，例如放置在面積大于引線芯片60的某半導(dǎo)體芯片與面積小于引線芯片60且設(shè)置在未設(shè)有金屬布線61的引線芯片60的中部的另一半導(dǎo)體芯片之間。引線芯片60的焊盤(pán)65經(jīng)由指定焊線連接至形成于各自半導(dǎo)體芯片中的焊盤(pán)。
接下來(lái)，參照?qǐng)D7至圖10說(shuō)明本發(fā)明的引線芯片的第二實(shí)施例。
圖7為本發(fā)明的第二實(shí)施例的引線芯片的平面圖。參照?qǐng)D7，沿本發(fā)明的第二實(shí)施例的引線芯片70的長(zhǎng)邊，以平行方式設(shè)置四條金屬布線71。在每條金屬布線71中，以指定間隙形成三個(gè)或更多焊盤(pán)75。
如以下參照?qǐng)D14所述，本實(shí)施例的引線芯片70和某半導(dǎo)體芯片并排設(shè)置在其它半導(dǎo)體芯片上。引線芯片70的焊盤(pán)75經(jīng)由指定焊線連接至形成于各自半導(dǎo)體芯片中的焊盤(pán)。
與第一實(shí)施例相同，在本實(shí)施例中，在引線芯片70中設(shè)置由金屬制成的布線71。在單條金屬布線71中設(shè)置三個(gè)或更多焊盤(pán)75。因此，能夠選擇以及使用位于適合于半導(dǎo)體芯片組合的良好位置的焊盤(pán)。
與第一實(shí)施例相同，在本實(shí)施例中，在設(shè)置多條金屬布線的方向上，金屬布線的焊盤(pán)的位置偏離與該金屬布線相鄰的另一金屬布線的焊盤(pán)的位置。但是，本發(fā)明并不限于此。
在圖7所示的實(shí)施例中，平行設(shè)置四條金屬布線71。但是，本發(fā)明并不限于此。金屬布線71的排列可以是圖8至圖10所示的結(jié)構(gòu)之一。此處，圖8為圖7所示的本發(fā)明的第二實(shí)施例的引線芯片的第一修改實(shí)例的引線芯片的平面圖。圖9為圖7所示的本發(fā)明的第二實(shí)施例的引線芯片的第二修改實(shí)例的引線芯片的平面圖。圖10為圖7所示的本發(fā)明的第二實(shí)施例的引線芯片的第三修改實(shí)例的引線芯片的平面圖。
參照?qǐng)D8，本發(fā)明的第二實(shí)施例的引線芯片70的第一修改實(shí)例的引線芯片80包括三條金屬布線81-1至81-3。更具體地說(shuō)，設(shè)有以基本為缺一邊的矩形形成的金屬布線81-2，從而包圍以基本缺一邊的矩形形成的金屬布線81-1的一部分。此外，在與設(shè)置金屬布線81-3的方向基本垂直的方向上設(shè)置金屬布線81-1和81-2的一部分。因此，例如，在焊線連接至圖8中虛線所示的金屬布線81-2的兩焊盤(pán)85-1和85-2的情況下，與沒(méi)有這種結(jié)構(gòu)的情況相比，焊線的線長(zhǎng)(wire length)可以縮短長(zhǎng)度“C”。在圖8所示的實(shí)施例中，金屬布線81-1和81-2的部分，即連接焊盤(pán)85-1和85-2的金屬布線部分，設(shè)置在與設(shè)置金屬布線81-1和81-2的其它部分的方向基本垂直的方向上。但是，本發(fā)明并不限于此。金屬布線81-1和81-2的部分可以指定角度彎曲。
參照?qǐng)D9，本發(fā)明的第二實(shí)施例的引線芯片70的第二修改實(shí)例的引線芯片90包括三條金屬布線91-1至91-3。更具體地說(shuō)，設(shè)有以基本缺一邊的矩形形成的金屬布線91-2，以使其被以基本缺一邊的矩形形成的金屬布線91-1包圍。此外，在與設(shè)置金屬布線91-3的方向基本垂直的方向上設(shè)置金屬布線91-1和91-2的一部分。因此，與圖8所示的情況相同，焊線的線長(zhǎng)可以縮短。與圖8所示的實(shí)施例一樣，在圖9所示的實(shí)施例中，金屬布線91-1和91-2的一部分設(shè)置在與設(shè)置金屬布線91-1和91-2的其它部分的方向基本垂直的方向上。但是，本發(fā)明并不限于此。金屬布線91-1和91-2的部分可以指定角度彎曲。
接著，參照?qǐng)D10，本發(fā)明的第二實(shí)施例的引線芯片70的第三修改實(shí)例的引線芯片100包括兩條金屬布線101-1和101-2。金屬布線101-1設(shè)置在引線芯片100的第一層中。金屬布線101-2設(shè)置在設(shè)置于該第一層上的第二層中。因此，通過(guò)布置設(shè)有金屬布線的多層并為各分離層設(shè)置金屬布線，可以設(shè)置圖10所示的互相交叉的多條金屬布線。
另外，在圖8至圖10的實(shí)例中，設(shè)置多條金屬布線81-1至81-3、91-1至91-3或101-1至101-2，并在單條金屬布線中設(shè)置三個(gè)或更多焊盤(pán)85、95或105。因此，在圖8至圖10所示的實(shí)施例中，能夠使用并適當(dāng)選擇位置適合于半導(dǎo)體芯片的組合的焊盤(pán)。
與圖7所示的引線芯片70一樣，圖8至圖10所示的引線芯片80、90或100和某半導(dǎo)體芯片并排設(shè)置于另一半導(dǎo)體芯片上。引線芯片80、90或100的焊盤(pán)85、95或105通過(guò)指定焊線連接至形成于各自半導(dǎo)體芯片中的焊盤(pán)。
半導(dǎo)體器件接下來(lái)，說(shuō)明設(shè)有上述引線芯片的半導(dǎo)體器件的實(shí)施例。
在以下說(shuō)明中，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片具有基本呈矩形的結(jié)構(gòu)。可在由例如硅制成的襯底上形成半導(dǎo)體存儲(chǔ)器、半導(dǎo)體集成電路等(未示出)。
圖11為本發(fā)明的第三實(shí)施例的引線芯片的平面圖。參照?qǐng)D11，本發(fā)明第三實(shí)施例的半導(dǎo)體器件110包括第一半導(dǎo)體芯片11、第二半導(dǎo)體芯片18、以及本發(fā)明第一實(shí)施例的引線芯片40等。
第一半導(dǎo)體芯片11設(shè)置在具有焊盤(pán)19的引線框架上。在第一半導(dǎo)體芯片11上沿第一半導(dǎo)體芯片11的四邊設(shè)有多個(gè)焊盤(pán)9。部分焊盤(pán)9連接至半導(dǎo)體器件110的引線框架的焊盤(pán)19。
本實(shí)施例的引線芯片40放置在面積大于引線芯片40的第一半導(dǎo)體芯片11與面積小于引線芯片40的第二半導(dǎo)體芯片18之間。引線芯片40通過(guò)粘合劑(圖11未示出)固定至位于第一半導(dǎo)體芯片11的外邊緣的焊盤(pán)9形成區(qū)的內(nèi)側(cè)。如參照?qǐng)D4所述，沿引線芯片40的四邊以同心狀態(tài)設(shè)置由金屬制成的四條布線41-1至41-4。在金屬布線41-1至41-4中的每一條金屬布線中，以指定間隙形成三個(gè)或更多焊盤(pán)45。
第二半導(dǎo)體芯片18固定至未設(shè)有金屬布線41-1至41-4的引線芯片40的基本中部。在第二半導(dǎo)體芯片18上設(shè)有四個(gè)焊盤(pán)12。每個(gè)焊盤(pán)12經(jīng)由焊線111連接至引線芯片40的焊盤(pán)45。
在設(shè)置于引線芯片40上的多個(gè)焊盤(pán)45中，在設(shè)有連接至焊線111的另一焊盤(pán)(焊盤(pán)45-3a)的金屬布線(例如金屬布線41-3)上的焊盤(pán)45(例如焊盤(pán)45-3b)經(jīng)由焊線112，連接至第一半導(dǎo)體芯片11的焊盤(pán)9。此外，位于第一半導(dǎo)體芯片11的四邊的部分焊盤(pán)9通過(guò)用于引線框架的焊線117連接至半導(dǎo)體器件110的引線框架的焊盤(pán)19。
因此，在本實(shí)施例中，引線芯片40用于對(duì)多個(gè)半導(dǎo)體芯片例如第一半導(dǎo)體芯片11和第二半導(dǎo)體芯片18等進(jìn)行布線，或用于對(duì)半導(dǎo)體芯片或半導(dǎo)體封裝的引線框架進(jìn)行布線。此外，使用設(shè)置于引線芯片40中的焊盤(pán)45。因此，能夠防止圖1所示的半導(dǎo)體器件10的狀態(tài)，即焊線的交叉，從而可以縮短線長(zhǎng)。
與具有圖2所示的引線芯片25的半導(dǎo)體器件20的第一實(shí)例相比，在圖11所示的引線芯片40上設(shè)置的焊盤(pán)多于設(shè)置在引線芯片25上的焊盤(pán)。更具體地說(shuō)，在引線芯片40上設(shè)置多條金屬布線41，并在每條金屬布線41中形成三個(gè)或更多焊盤(pán)45。
因而，無(wú)論引線芯片所轉(zhuǎn)接的半導(dǎo)體芯片上的焊盤(pán)的排列結(jié)構(gòu)如何，均能夠絲焊該引線芯片的焊盤(pán)以及該半導(dǎo)體芯片的焊盤(pán)。因此，按照本實(shí)施例的引線芯片，不必為所轉(zhuǎn)接的半導(dǎo)體芯片的每一組合改變引線芯片40的結(jié)構(gòu)。相反地，引線芯片40可普遍應(yīng)用于半導(dǎo)體芯片的各種組合。因此，通過(guò)大量生產(chǎn)引線芯片，能夠降低半導(dǎo)體器件的制造成本，并縮短半導(dǎo)體器件的開(kāi)發(fā)周期。
形成于單條金屬布線41上的焊盤(pán)的數(shù)目并不限于圖11所示的實(shí)施例。焊盤(pán)的數(shù)目越多，引線芯片的廣泛實(shí)用性就越高。
盡管在圖11所示的半導(dǎo)體器件110中設(shè)有本發(fā)明的第一實(shí)施例的圖4所示的引線芯片40，但可以設(shè)置例如圖6所示的引線芯片60取代引線芯片40。
此外，在圖11所示的半導(dǎo)體器件110中，引線芯片40設(shè)置于第一半導(dǎo)體芯片11上，而第二半導(dǎo)體芯片18設(shè)置于引線芯片40上。但是，本發(fā)明并不限于此。可以使用圖12所示的結(jié)構(gòu)。此處，圖12為本發(fā)明的第四實(shí)施例的引線芯片的平面圖。
參照?qǐng)D12，在本發(fā)明第四實(shí)施例的半導(dǎo)體器件120中，在引線芯片40上設(shè)置面積小于引線芯片40的第一半導(dǎo)體芯片211，并且在第一半導(dǎo)體芯片211上設(shè)置面積小于第一半導(dǎo)體芯片211的第二半導(dǎo)體芯片218。
因此，與本發(fā)明的第三實(shí)施例的半導(dǎo)體器件110一樣，在本實(shí)施例中，引線芯片40用于對(duì)多個(gè)半導(dǎo)體芯片例如第一半導(dǎo)體芯片211和第二半導(dǎo)體芯片218等進(jìn)行布線，或用于對(duì)半導(dǎo)體芯片和半導(dǎo)體封裝的引線框架的焊盤(pán)19進(jìn)行布線。此外，使用設(shè)置于引線芯片40中的焊盤(pán)45。因此，能夠防止圖1所示的半導(dǎo)體器件10的狀態(tài)，即焊線的交叉，從而可以縮短線長(zhǎng)。
在圖12所示的一實(shí)施例中，可以使用圖6所示的引線芯片60取代引線芯片40。
半導(dǎo)體器件110的結(jié)構(gòu)可以為圖13所示的結(jié)構(gòu)。此處，圖13為本發(fā)明的第五實(shí)施例的引線芯片的平面圖。
參照?qǐng)D13，在本發(fā)明第五實(shí)施例的半導(dǎo)體器件130中，第一半導(dǎo)體芯片311和第二半導(dǎo)體芯片318并排設(shè)置在引線芯片40上。引線芯片40的面積大于第一半導(dǎo)體芯片311和第二半導(dǎo)體芯片318。
因此，與本發(fā)明的第三實(shí)施例的半導(dǎo)體器件110一樣，在本實(shí)例中，引線芯片40用于對(duì)多個(gè)半導(dǎo)體芯片例如第一半導(dǎo)體芯片311和第二半導(dǎo)體芯片318等進(jìn)行布線，或用于對(duì)半導(dǎo)體芯片和半導(dǎo)體封裝的引線框架的焊盤(pán)19進(jìn)行布線。此外，使用設(shè)置于引線芯片40中的焊盤(pán)45。因此，能夠防止圖1所示的半導(dǎo)體器件10的狀態(tài)，即焊線的交叉，從而可以縮短線長(zhǎng)。
在圖13所示的實(shí)例中，可以使用圖6所示的引線芯片60取代引線芯片40。
圖14為本發(fā)明的第六實(shí)施例的引線芯片的平面圖。
參照?qǐng)D14，本發(fā)明的第六實(shí)施例的半導(dǎo)體器件140包括本發(fā)明第二實(shí)施例的引線芯片70。在半導(dǎo)體器件140中，引線芯片70和第二半導(dǎo)體芯片18并排設(shè)置于第一半導(dǎo)體芯片11上。引線芯片70和第二半導(dǎo)體芯片18通過(guò)粘合劑(圖14中未示出)固定至第一半導(dǎo)體芯片11。
由于本實(shí)施例的第一半導(dǎo)體芯片11和第二半導(dǎo)體芯片18的結(jié)構(gòu)與第三實(shí)施例的第一半導(dǎo)體芯片11和第二半導(dǎo)體芯片18的結(jié)構(gòu)相同，因此省略其說(shuō)明。
如上所述，沿本發(fā)明的第二實(shí)施例的引線芯片70的長(zhǎng)邊，以平行方式設(shè)置四條金屬布線71。在每條金屬布線71中以指定間隙形成三個(gè)或更多焊盤(pán)75。
在設(shè)置于引線芯片70上的多個(gè)焊盤(pán)75中，在設(shè)有連接至焊線171的另一焊盤(pán)75-1的金屬布線71上的焊盤(pán)75-2經(jīng)由焊線172，連接至第一半導(dǎo)體芯片11的焊盤(pán)9。此外，焊盤(pán)9通過(guò)焊線173連接至半導(dǎo)體器件110的引線框架的焊盤(pán)19。
因此，在本實(shí)施例中，引線芯片70用于對(duì)多個(gè)半導(dǎo)體芯片例如第一半導(dǎo)體芯片11和第二半導(dǎo)體芯片18等進(jìn)行布線，或用于對(duì)半導(dǎo)體芯片和半導(dǎo)體封裝的引線框架的焊盤(pán)19進(jìn)行布線。此外，使用設(shè)置于引線芯片70中的焊盤(pán)75。因此，能夠防止圖1所示的半導(dǎo)體器件10的狀態(tài)，即焊線的交叉，從而可以縮短布線長(zhǎng)度。
與具有圖3所示的引線芯片35的半導(dǎo)體器件30的第二實(shí)例相比，在圖14所示的半導(dǎo)體器件140的引線芯片70上設(shè)置的焊盤(pán)多于在引線芯片35上設(shè)置的焊盤(pán)。更具體地說(shuō)，在引線芯片70上設(shè)置多條金屬布線71，并在每條金屬布線71中形成三個(gè)或更多焊盤(pán)75。
因而，與本發(fā)明的第三實(shí)施例的半導(dǎo)體器件110一樣，無(wú)論引線芯片所轉(zhuǎn)接的半導(dǎo)體芯片上的焊盤(pán)的排列結(jié)構(gòu)如何，均能夠絲焊該引線芯片的焊盤(pán)以及該半導(dǎo)體芯片的焊盤(pán)。因此，與圖3所示的引線芯片35相比，本實(shí)施例的引線芯片70具有更高的廣泛實(shí)用性，以及通過(guò)大量生產(chǎn)引線芯片，能夠降低半導(dǎo)體器件的制造成本并縮短半導(dǎo)體器件的開(kāi)發(fā)周期。
與本發(fā)明的第三實(shí)施例的半導(dǎo)體器件110一樣，在本實(shí)施例中，在單條金屬布線71上形成的焊盤(pán)的數(shù)目并不限于圖14所示數(shù)目。焊盤(pán)的數(shù)目越多，引線芯片的廣泛實(shí)用性就越高。
圖15為本發(fā)明的第七實(shí)施例的引線芯片的平面圖。
參照?qǐng)D15，本發(fā)明的第七實(shí)施例的半導(dǎo)體器件150包括本發(fā)明第二實(shí)施例的兩個(gè)引線芯片70。引線芯片70和第二半導(dǎo)體芯片18并排設(shè)置于第一半導(dǎo)體芯片11上。
如上所述，與圖3所示的引線芯片35相比，引線芯片70可廣泛應(yīng)用，并且如本實(shí)施例，通過(guò)設(shè)置多個(gè)引線芯片70，能夠符合與所需半導(dǎo)體芯片的組合。
因此，與本發(fā)明的第六實(shí)施例的半導(dǎo)體器件140一樣，在本實(shí)施例中，引線芯片70用于通過(guò)焊線171和焊線172布線多個(gè)半導(dǎo)體芯片，例如第一半導(dǎo)體芯片11和第二半導(dǎo)體芯片18，或用于通過(guò)焊線174布線半導(dǎo)體封裝的半導(dǎo)體芯片和引線框架的焊盤(pán)19。此外，使用設(shè)置于引線芯片70中的焊盤(pán)75。因此，能夠防止圖1所示的半導(dǎo)體器件10的狀態(tài)，即焊線的交叉，從而可以縮短布線長(zhǎng)度。
在圖14和圖15所示的實(shí)施例中，在第一半導(dǎo)體芯片11上并排設(shè)置引線芯片70和第二半導(dǎo)體芯片18。但是，本發(fā)明并不限于此。例如，可在相同表面上適當(dāng)設(shè)置第一半導(dǎo)體芯片11、引線芯片70以及第二半導(dǎo)體芯片18。在這種情況下，可以獲得相同效果。
因而，本發(fā)明的引線芯片不僅可以廣泛和普遍應(yīng)用于與該繼電板所轉(zhuǎn)接的半導(dǎo)體芯片的特定組合，而且可廣泛和普遍應(yīng)用于該半導(dǎo)體芯片與其它半導(dǎo)體芯片的多種組合。因此，本發(fā)明的引線芯片可廣泛應(yīng)用并可容易地大量制造。因此，通過(guò)大量生產(chǎn)引線芯片，能夠降低半導(dǎo)體器件的制造成本并縮短半導(dǎo)體器件的開(kāi)發(fā)周期。
本發(fā)明并不限于這些實(shí)施例，但可以在不偏離本發(fā)明的范圍的情況下做改變和修改。
例如，在上述實(shí)施例中，設(shè)置引線芯片、第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片，以暴露引線芯片、第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片的焊盤(pán)。但是，本發(fā)明并不限于此。例如，本發(fā)明可用于如下結(jié)構(gòu)在單個(gè)半導(dǎo)體芯片下設(shè)置形成有印刷線路的襯底，并且該半導(dǎo)體芯片的焊盤(pán)通過(guò)焊球等連接至該印刷線路，以使該引線芯片設(shè)置于該半導(dǎo)體芯片上。
本專(zhuān)利申請(qǐng)基于2005年7月20日申請(qǐng)的日本優(yōu)先權(quán)專(zhuān)利申請(qǐng)No.2005-210390，在此通過(guò)參考援引其全部?jī)?nèi)容。
權(quán)利要求
1.一種繼電板，該繼電板設(shè)置于設(shè)有多個(gè)半導(dǎo)體芯片的半導(dǎo)體封裝中，該繼電板轉(zhuǎn)接用于對(duì)所述多個(gè)半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體封裝的引線框架和該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
2.如權(quán)利要求1所述的繼電板，其中所述多條布線中的至少一條布線以同心方式設(shè)置于該繼電板的主表面上。
3.如權(quán)利要求2所述的繼電板，其中以同心方式設(shè)置于該繼電板的該主表面上的該布線的一部分以開(kāi)環(huán)方式設(shè)置于該繼電板的該主表面上。
4.如權(quán)利要求1所述的繼電板，其中所述多條布線中的至少兩條布線以互相平行的方式設(shè)置于該繼電器板的主表面上。
5.如權(quán)利要求1所述的繼電板，其中所述多條布線中的至少一條布線以該布線的一部分彎曲成指定角度的狀態(tài)設(shè)置于該繼電板的主表面上。
6.如權(quán)利要求1所述的繼電板，其中由所述多條布線的第一布線連接的焊盤(pán)的位置，在設(shè)置所述多條布線的方向上偏離由與所述多條布線的第一布線相鄰的所述多條布線的第二布線連接的焊盤(pán)的位置。
7.如權(quán)利要求1所述的繼電板，其中該繼電板還包含多個(gè)層；其中所述多條布線中的至少一條布線設(shè)置在與設(shè)有另一布線的層不同的層中。
8.如權(quán)利要求1所述的繼電板，其中該繼電器板還包含單個(gè)層；其中所述多條布線設(shè)置在該單個(gè)層中。
9.如權(quán)利要求1所述的繼電板，其中該繼電板的材料選自由硅、陶瓷、酚醛樹(shù)脂、玻璃環(huán)氧樹(shù)脂、聚酰亞胺膜、和聚乙烯對(duì)苯二甲酸酯膜構(gòu)成的組。
10.一種半導(dǎo)體器件，該半導(dǎo)體器件具有如下結(jié)構(gòu)在第一半導(dǎo)體芯片上設(shè)有繼電板，該繼電板上設(shè)有第二半導(dǎo)體芯片，并且該第一半導(dǎo)體芯片、該第二半導(dǎo)體芯片、和該繼電器板被封裝；該繼電板轉(zhuǎn)接用于對(duì)所述半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體器件的引線框架和該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述多條布線中的至少一條布線以同心方式設(shè)置于該繼電板的主表面上。
12.如權(quán)利要求11所述的半導(dǎo)體器件，其中由所述多條布線的第一布線連接的焊盤(pán)的位置，在設(shè)置所述多條布線的方向上偏離由與所述多條布線的第一布線相鄰的所述多條布線的第二布線連接的焊盤(pán)的位置。
13.一種半導(dǎo)體器件，該半導(dǎo)體器件具有如下結(jié)構(gòu)第二半導(dǎo)體芯片和繼電板并排設(shè)置于第一半導(dǎo)體芯片上，并且該第一半導(dǎo)體芯片、該第二半導(dǎo)體芯片、和該繼電板被封裝；該繼電板轉(zhuǎn)接用于對(duì)所述半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體器件的引線框架和該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其中在該第一半導(dǎo)體芯片上設(shè)有多個(gè)該繼電板。
15.如權(quán)利要求13所述的半導(dǎo)體器件，其中所述多條布線中的至少兩條布線以互相平行的方式設(shè)置于該繼電板的主表面上。
16.如權(quán)利要求1所述的半導(dǎo)體器件，其中由所述多條布線的第一布線連接的焊盤(pán)的位置，在設(shè)置所述多條布線的方向上偏離由與該第一布線相鄰的所述多條布線的第二布線連接的焊盤(pán)的位置。
全文摘要
本發(fā)明涉及一種繼電板，其設(shè)置于設(shè)有多個(gè)半導(dǎo)體芯片的半導(dǎo)體封裝中，該繼電板轉(zhuǎn)接用于對(duì)多個(gè)半導(dǎo)體芯片進(jìn)行布線的線或用于對(duì)該半導(dǎo)體封裝的引線框架和該半導(dǎo)體芯片進(jìn)行布線的線，該繼電板包括多條布線，每條布線連接至少三個(gè)焊盤(pán)。
文檔編號(hào)H01L25/00GK1901178SQ20051011363
公開(kāi)日2007年1月24日 申請(qǐng)日期2005年10月11日 優(yōu)先權(quán)日2005年7月20日
發(fā)明者瀧吞豐 申請(qǐng)人:富士通株式會(huì)社