專利名稱：高電壓晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高電壓晶體管及其制造方法。更具體地，本發(fā)明涉及一種擊穿電壓高的高電壓晶體管及其制造方法。
背景技術(shù)：
通常，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(下文中簡稱為MOSFET)包括三個不同的工作區(qū)。
圖1是N溝道增強型MOSFET中漏區(qū)的電特性的示例圖。
如圖1中所示，在N溝道增強型MOSFET中，在晶體管中為導(dǎo)電溝道的反型層形成在MOSFET的一部分溝道中，并且在閾值電壓Vt為正以及MOSFET的柵極和源極之間的電壓Vgs高于閾值電壓Vt的條件下，使MOSFET工作。
當電壓Vgs小于閾值電壓Vt時，不形成反型層，并且電流不會穿通MOSFET。其中電壓Vgs小于閾值電壓Vt的區(qū)域簡稱為截止區(qū)。
當電壓Vgs大于閾值電壓Vt并且MOSFET工作時，根據(jù)源和漏之間的電壓差Vds來判斷穿通MOSFET的電流量。在電壓差Vds相對低的情況下，電流與電壓差Vds成線性比例。其中電流與電壓差Vds成線性比例的區(qū)域簡稱為三極管區(qū)。
隨著電壓差Vds增加，漏區(qū)周圍的溝道深度逐漸減小。最后，當電壓差Vds大于對應(yīng)于電壓Vgs和閾值電壓Vt之間的電壓差的飽和電壓Vs時，夾斷了漏區(qū)周圍的溝道。結(jié)果，在溝道中形成了取代反型層的耗盡區(qū)，并且通過施加到耗盡層上的電壓，使電子移動通過耗盡區(qū)。此外，通過增加電壓差Vds不會影響穿過MOSFET的電流量，并且MOSFET正像靜態(tài)電流源一樣工作。其中通過增加Vds而不會影響電流量的區(qū)域稱為飽和區(qū)。
當Vds增加到飽和區(qū)以外時，逐步擴大了溝道的夾斷區(qū)，從而縮短了溝道。溝道的縮短一般稱為溝道長度調(diào)制。隨著溝道縮短，溝道和漏區(qū)之間的耗盡區(qū)擴大，并且穿過溝道的電流Ids隨著電壓Vds的增加而略微增加。
在電壓Vds大于預(yù)定電壓Vb的情況下，反型層消失，而僅在MOSFET的源和漏區(qū)之間形成耗盡區(qū)，從而由于在MOSFET漏區(qū)處的泄漏電流，而使漏區(qū)的電流超過飽和電流Ids。MOSFET的漏和源區(qū)之間的耗盡區(qū)減少了能量位壘(energy barrier)并使電子固定不動。從而，電流從漏區(qū)泄漏。當溝道長度小于或等于大約2μm時，來自漏區(qū)的泄漏電流更加有優(yōu)勢了。隨著電壓Vds增加，能量位壘也減少，由此增加了泄漏電流。然而，泄漏電流基本上與電壓Vds的增加不成比例。這種現(xiàn)象稱為穿通或軟擊穿。
當電壓Vds增加超過軟擊穿時，由于雪崩效應(yīng)而使溝道擊穿。隨著電壓Vds增加，MOSFET中的電場強度在漏區(qū)的拐角周圍比在溝道的中心部分處變得更高。電場的高強度使電荷載流子的動能增加到比在室溫下的動能高得多的程度。高動能的電荷載流子通常稱為熱載流子。當一些熱載流子接觸襯底表面并且撞擊襯底的原子時，產(chǎn)生了許多的電子空穴對。這種現(xiàn)象簡稱為雪崩效應(yīng)。
在N型MOSFET的情況下，在P型襯底上累積的空穴在源區(qū)和襯底之間產(chǎn)生了正向偏置電壓。當源區(qū)和襯底之間的正向偏置電壓大約為0.6V時，電子從源區(qū)移動到襯底。電子從源區(qū)到襯底的移動引起了與平行于MOSFET的雙極npn晶體管相同的結(jié)果。因此，給對應(yīng)于晶體管基極的襯底施加甚至少量的空穴引起了發(fā)射極和集電極之間的大量電流，其稱為雙極結(jié)型晶體管的常規(guī)操作。以相同的方式，在漏區(qū)和源區(qū)之間電壓的少量增加，卻在溝道中產(chǎn)生了大量的電流，其稱為溝道擊穿。
如上所述，用于溝道擊穿的電壓的增加需要溝道長度的增加。然而，由于擴大了晶體管所占用的面積，根據(jù)半導(dǎo)體器件中高集成度的技術(shù)趨勢，溝道長度增加是不理想的。此外，在傳統(tǒng)的MOS晶體管中，因為漏區(qū)拐角部分的電場強度一般高于溝道中心部分的電場強度，所以需要具有高擊穿電壓的晶體管結(jié)構(gòu)來降低在漏區(qū)拐角部分處的電場強度并最小化或阻止熱載流子。
例如，韓國特開公開號No.1999-51079公開了一種利用對著絕緣層傾斜進行的蝕刻工藝來制造半導(dǎo)體器件的方法。具體地，在用于N溝道橫向擴散的金屬-氧化物-硅(LDMOS)晶體管的擴大的柵極區(qū)上，形成薄柵極氧化物層，并且在柵極氧化物層上形成低溫氧化物層用作絕緣層。然后，濕法蝕刻柵極氧化物層，由此使由用于LDMOS晶體管的擴大柵極區(qū)處的高電場強度引起的絕緣失效最小化。
然而，LDMOS晶體管的場氧化物層延伸至襯底中的整個P漂移區(qū)，使得存在P漂移區(qū)中的雜質(zhì)沒有被耗盡的問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一個示范性實施例，提供一種高電壓晶體管，包括半導(dǎo)體襯底、在襯底上的第一絕緣圖案、覆蓋第一絕緣圖案的至少一部分的第二絕緣圖案、含有第一末端部分和與第一末端部分相對的第二末端部分的柵電極、以及在襯底的表面部分處所形成的源/漏區(qū)。對應(yīng)于第一絕緣圖案形成第一末端部分，對應(yīng)于第二絕緣圖案形成第二末端部分。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種高電壓晶體管，包括半導(dǎo)體襯底、在襯底上的熱氧化物圖案、覆蓋熱氧化物圖案的至少一部分的化學(xué)汽相淀積(CVD)氧化物圖案、含有第一末端部分和與第一末端部分相對的第二末端部分的柵電極、以及在襯底的表面部分處所形成的源/漏區(qū)。第一末端部分形成在熱氧化物圖案上，第二末端部分形成在CVD氧化物圖案上。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種高電壓晶體管，包括半導(dǎo)體襯底、在襯底的第一部分上所形成的并含有第一雜質(zhì)的第一阱區(qū)、鄰近第一阱區(qū)并含有第二雜質(zhì)的第二阱區(qū)、在第一和第二阱區(qū)之間的襯底上所形成的熱氧化物圖案、覆蓋熱氧化物圖案并與部分第一和第二阱區(qū)重疊的化學(xué)汽相淀積(CVD)氧化物圖案、含有第一末端部分和與第一末端部分相對的第二末端部分的柵電極、以及在襯底的表面部分處所形成的源/漏區(qū)。第一末端部分形成在熱氧化物圖案上，第二末端部分形成在CVD氧化物圖案上。源/漏區(qū)分別形成在第一和第二阱區(qū)中。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種高電壓晶體管的制造方法。通過氧化一部分襯底在半導(dǎo)體襯底上形成第一絕緣圖案，第二絕緣圖案覆蓋第一絕緣圖案的至少一部分。通過淀積導(dǎo)電材料到襯底上，在襯底上形成柵電極。對應(yīng)于第一絕緣圖案形成柵電極的第一末端部分，對應(yīng)于第二絕緣圖案形成柵電極的第二末端部分。通過注入雜質(zhì)到襯底上，在襯底的表面部分處形成源/漏區(qū)。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種高電壓晶體管的制造方法。通過氧化一部分襯底在半導(dǎo)體襯底上形成熱氧化物圖案。在襯底上形成化學(xué)汽相淀積(CVD)氧化物圖案，使得熱氧化物圖案覆蓋有CVD氧化物圖案。通過淀積導(dǎo)電材料，在襯底上形成柵電極，柵電極包括第一末端部分和與第一末端部分相對的第二末端部分。柵電極的第一末端部分形成在其下部表面與熱氧化物圖案接觸的CVD氧化物圖案的第一部分上，而柵電極的第二末端部分形成在其下部表面與襯底接觸的CVD氧化物圖案的第二部分上。通過注入第一雜質(zhì)到襯底上，在襯底的第一表面部分處形成源/漏區(qū)。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種高電壓晶體管的制造方法。通過注入第一和第二雜質(zhì)到襯底上，在半導(dǎo)體襯底的第一和第二表面部分處分別形成第一和第二阱區(qū)。第二表面部分鄰近襯底的第一表面部分。通過氧化第一和第二阱區(qū)之間的一部分襯底在襯底上形成熱氧化物圖案，并且形成化學(xué)汽相淀積(CVD)氧化物圖案，使得熱氧化物圖案覆蓋有CVD氧化物圖案。通過淀積導(dǎo)電材料，在襯底上形成柵電極，并且柵電極包括第一末端部分和與第一末端部分相對的第二末端部分。柵電極的第一末端部分形成在其下部表面與熱氧化物圖案接觸的CVD氧化物圖案的第一部分上，而柵電極的第二末端部分形成在其下部表面與襯底接觸的CVD氧化物圖案的第二部分上。通過注入第三雜質(zhì)到襯底上，在襯底的第三表面部分處形成源/漏區(qū)。
根據(jù)本發(fā)明的至少一個示范性實施例，高電壓(HV)晶體管的柵電極的邊緣部分由熱氧化物構(gòu)成，從而在柵電極的邊緣部分處充分地減少了電場強度。使由高電場強度引起的熱載流子最小化，并且示范性實施例的HV晶體管具有高擊穿電壓。此外，本發(fā)明示范性實施例的HV晶體管的柵極氧化物層包含熱氧化物圖案和CVD氧化物圖案，使得在本發(fā)明示范性實施例的HV晶體管中、尤其是在LDMOS晶體管中，可以充分改善電流和開態(tài)電阻特性。


通過參考結(jié)合附圖的下列詳細說明，本發(fā)明示范性實施例的上述及其它特征和優(yōu)點將容易變得顯而易見，其中圖1是N溝道增強型MOSFET中漏區(qū)的電特性的示例圖；圖2示例了根據(jù)本發(fā)明第一示范性實施例的高電壓晶體管的截面圖；圖3至7示例了用于制造圖2中所示的高電壓晶體管的方法的工藝步驟的截面圖；圖8示例了根據(jù)本發(fā)明第二示范性實施例的高電壓晶體管的截面圖；圖9至14示例了用于制造圖8中所示的高電壓晶體管的方法的工藝步驟的截面圖；圖15示例了根據(jù)本發(fā)明第三示范性實施例的高電壓晶體管的截面圖；圖16至20示例了用于制造圖15中所示的高電壓晶體管的方法的工藝步驟的截面圖；圖21示例了根據(jù)本發(fā)明第四示范性實施例的高電壓晶體管的截面圖；圖22至27示例了用于制造圖21中所示的高電壓晶體管的方法的工藝步驟的截面圖；圖28示例了按照與實施例2中相同的方法制造的樣品晶體管的截面圖；圖29示例了其中僅通過熱氧化工藝形成柵極氧化物圖案的第一比較晶體管的截面圖；圖30示例了其中僅通過CVD工藝形成柵極氧化物圖案的第二比較晶體管的截面圖；圖31是樣品晶體管和第一比較晶體管的電場強度隨距離函數(shù)變化的示例圖；圖32是樣品晶體管的電壓分布的示例圖；圖33是第一比較晶體管的電壓分布的示例圖；以及圖34是第二比較晶體管的電壓分布的示例圖。
具體實施例方式
現(xiàn)在，將在下文中參考示出了本發(fā)明實施例的附圖，更加充分地說明本發(fā)明的示范性實施例。然而，本發(fā)明可以按許多不同形式來舉例說明并不應(yīng)被構(gòu)造為限制于此處所提到的實施例。相對，提供這些實施例，使得本公開將更徹底和完整，并充分把本發(fā)明的范圍傳達給本領(lǐng)域的技術(shù)人員。在圖中，為了清楚明了，可以放大層和區(qū)域的尺寸和相對尺寸。
應(yīng)明白，當一元件或?qū)颖环Q為“在其它元件或?qū)由稀薄ⅰ斑B接”或“耦合到”其它元件或?qū)訒r，其可以直接在其它元件或?qū)由?、直接連接或耦合到其它元件或?qū)?，或者可以存在插入元件或?qū)印Ｏ鄬?，當一元件被稱為“直接在其它元件或?qū)由稀?、“直接連接”或“直接耦合到”其它元件或?qū)訒r，則不存在插入元件或?qū)?。相同的?shù)字始終指代相同的元件。如此處所利用的，術(shù)語“和/或”包括相關(guān)所列出項目中至少一個的任何和全部結(jié)合。
應(yīng)明白，盡管術(shù)語第一、第二、第三等此處可以用于描述各種元件、部件、區(qū)、層和/或部分，但這些元件、部件、區(qū)、層和/或部分不應(yīng)限制于這些術(shù)語。這些術(shù)語僅用于把一個元件、部件、區(qū)、層或部分和另一個區(qū)、層或部分區(qū)別開。從而，在不脫離本發(fā)明教導(dǎo)的情況下，下面所討論的第一元件、部件、區(qū)、層或部分可以稱為第二元件、部件、區(qū)、層或部分。
為易于說明此處可以使用有關(guān)空間的相關(guān)術(shù)語、例如“下面”、“下方”、“下部”、“上方”、“上部”之類的以介紹圖中所示例的一個元件或特征與另一元件或特征的關(guān)系。應(yīng)明白，有關(guān)空間的相關(guān)術(shù)語試圖要包含除圖中所描繪的方位以外器件在使用或操作時的不同方位。例如，如果圖中的器件翻轉(zhuǎn)，那么描述如“在其它元件或特征下方”或“在其它元件或特征下面”的元件將定位為“在其它元件或特征上方”。從而，示范性術(shù)語“下方”可以都包含上方和下方的方位。此外，可以其它方式定位器件(旋轉(zhuǎn)90度或在其它方位)，由此相應(yīng)地解釋此處所用的有關(guān)空間的相關(guān)描述詞。
此處所用的術(shù)語是為了僅僅說明具體的實施例，而不意圖限制本發(fā)明。如此處所使用的，單數(shù)形式不定冠詞和定冠詞意圖又包括復(fù)數(shù)形式，除非上下文清楚指出其它方式。此外應(yīng)明白，術(shù)語“包括”在用于本說明書中時，具體說明所述特征、整體、步驟、操作、元件和/或部件的存在，但不排除至少一種其它特征、整體、步驟、操作、元件、部件和/或其組合的存在或添加。
此處參考作為本發(fā)明理想化實施例(以及中間結(jié)構(gòu))的示意性示例的截面示意圖，來說明本發(fā)明的示范性實施例。同樣地，要預(yù)料到例如由制造技術(shù)和/或誤差所導(dǎo)致的例示的形狀的改變。從而，本發(fā)明的示范性實施例不應(yīng)被構(gòu)造為限制于此處示例的區(qū)域的特定形狀，而是要包括例如由制造產(chǎn)生的形狀上的偏差。例如，示例為矩形的注入?yún)^(qū)一般將具有圓形或彎曲的特征和/或在其邊緣處注入濃度的梯度，而不是從注入到非注入?yún)^(qū)的二元改變。同樣地，通過注入形成的掩埋區(qū)可以導(dǎo)致一些注入位于掩埋區(qū)和通過其發(fā)生注入的表面之間的區(qū)域中。從而，圖中所示例的區(qū)域?qū)嶋H上是示意性的，并且它們的形狀不意圖示例器件的區(qū)域的實際形狀以及不意圖限制本發(fā)明的范圍。
實施例1圖2示例了根據(jù)本發(fā)明第一實例實施例的高電壓晶體管的截面圖。
參考圖2，根據(jù)本發(fā)明第一示范性實施例的高電壓晶體管(下文簡稱為HV晶體管)包括半導(dǎo)體襯底100、在襯底100上的第一絕緣圖案102、局部覆蓋第一絕緣圖案102的第二絕緣圖案104、在第一和第二絕緣圖案102和104上所形成的柵電極106以及在襯底100的表面部分處形成的源/漏區(qū)。柵電極106的第一末端部分形成在第一絕緣圖案102上，而與柵電極106的第一末端部分相對的柵電極106的第二末端部分形成在第二絕緣圖案104上。
第一和第二絕緣圖案102和104由例如氧化硅的氧化物構(gòu)成。氧化硅的一個例子包括二氧化硅(SiO2)。在本示范性實施例中，第一絕緣圖案102包括通過熱氧化工藝所形成的熱氧化物，第二絕緣圖案104包括通過CVD工藝所形成的化學(xué)汽相淀積(CVD)氧化物。因此，第一絕緣圖案102具有與第二絕緣圖案104的物理特性不同的物理特性。例如，熱氧化物圖案具有比CVD氧化物圖案的晶體結(jié)構(gòu)更致密的晶體結(jié)構(gòu)，使得即使對熱氧化物圖案施加更高強度的電場，也會使熱氧化物圖案的絕緣特性惡化小于CVD氧化物圖案。
第二絕緣圖案104覆蓋第一絕緣圖案102的至少一部分，以便第二絕緣圖案104可以覆蓋整個第一絕緣圖案102或可以覆蓋第一絕緣圖案102的一側(cè)部分。第二絕緣圖案104還可以形成這樣一種結(jié)構(gòu)，使第一絕緣圖案102的一側(cè)部分與之接觸。按照用于形成第一和第二絕緣圖案102和104的工藝、如本領(lǐng)域普通技術(shù)人員所周知的，可以改變第一和第二絕緣圖案102和104之間的結(jié)構(gòu)。
第一絕緣圖案102形成為大約4,000至大約10,000的厚度，并優(yōu)選形成為大約6,000至大約8,000的厚度。當?shù)谝唤^緣圖案102的厚度小于大約4,000時，不能充分減少在柵電極106的拐角部分處的電場強度，以及當?shù)谝唤^緣圖案102的厚度大于大約10,000時，就會顯著增加用于晶體管的加工時間和制造成本。
第二絕緣圖案104形成為大約5,000至大約15,000的厚度，并優(yōu)選形成為大約8,000至大約12,000的厚度。當?shù)诙^緣圖案104的厚度小于大約5,000時，柵電極106與源/漏區(qū)108不會充分地電絕緣，使得柵電極106和源/漏區(qū)108相互可以具有短路。當?shù)诙^緣圖案104的厚度大于大約15,000時，柵電極106和源/漏區(qū)108之間的臺階差大得使后序工藝很難進行。第一和第二絕緣圖案102和104的厚度不限制于上述示例范圍，而是通過本領(lǐng)域普通技術(shù)人員根據(jù)施加給晶體管的電源電壓可以作出各種改變。
柵電極106的第一末端部分形成在包含熱氧化物層的第一絕緣圖案上，而與柵電極106的第一末端部分相對的柵電極106的第二末端部分形成在包含CVD氧化物層的第二絕緣圖案104上。具體地，當?shù)诙^緣圖案104覆蓋第一絕緣圖案102的全部時，柵電極106的第一末端部分形成在與第一絕緣圖案102接觸的第二絕緣圖案104的第一部分上，以及柵電極106的第二末端部分形成在與襯底100接觸的第二絕緣圖案104的第二部分上。當?shù)诙^緣圖案104接觸第一絕緣圖案102的一側(cè)部分時，柵電極106的第一部分形成在第一絕緣圖案102上，而柵電極106的第二部分形成在第二絕緣圖案104上。柵電極106由導(dǎo)電材料構(gòu)成、例如多晶硅，其中安置了大量電子或空穴作為電荷載流子的溝道區(qū)(未示出)形成在柵電極106下面的襯底中。根據(jù)HV晶體管的類型來判斷電荷載流子的極性。當HV晶體管包括n溝道MOS晶體管時，電子用作電荷載流子，而當HV晶體管包括p溝道MOS晶體管時，空穴用作電荷載流子。
在本示范性實施例中，柵電極106的第一末端部分形成在由熱氧化工藝所形成的第一絕緣圖案102上，使得充分減少了在柵電極106的邊緣部分處的電場強度并最小化或阻止了熱載流子，由此形成具有高擊穿電壓的HV晶體管。
源/漏區(qū)108形成在襯底100的表面部分處。當HV晶體管為n溝道MOS晶體管時，源/漏區(qū)108含有N型雜質(zhì)、例如砷(As)、磷(P)和銻(Sb)。當HV晶體為p溝道MOS晶體管時，源/漏區(qū)108含有P型雜質(zhì)、例如硼(B)、鋁(Al)、銦(In)和鎵(Ga)。
源/漏區(qū)108形成在通過預(yù)定距離與第一絕緣圖案102間隔分開的位置處。例如，源/漏區(qū)108與第一絕緣圖案102間隔分開大約2μm至大約8μm的距離，優(yōu)選大約3μm至大約6μm的距離。在這種情況下，第一絕緣圖案102具有大約1μm至大約5μm的長度。第一絕緣圖案102和源/漏區(qū)108之間的間隔以及第一絕緣圖案102的長度不限制于上述示例范圍，而是通過本領(lǐng)域普通技術(shù)人員根據(jù)晶體管的設(shè)計規(guī)則可以作出各種改變。
HV晶體管進一步包括在襯底100的上部部分上所形成的阱區(qū)(未示出)。阱區(qū)包括源區(qū)或漏區(qū)108。阱區(qū)可以與包括CVD氧化物層的一部分第二絕緣圖案104重疊，或可以與一部分第二絕緣圖案104和一部分第一絕緣圖案102都重疊。即使施加不小于大約100V的高電壓給HV晶體管的源/漏區(qū)108，阱區(qū)也會防止熱載流子產(chǎn)生，以便阱區(qū)能充分地防止柵電極106和源/漏區(qū)108之間電短路。把晶體管的源電極和漏電極之間的電壓施加給晶體管的漏電極，使得阱區(qū)包括襯底的漏區(qū)。當HV晶體管為n溝道MOS晶體管時，阱區(qū)含有N型雜質(zhì)、例如砷(As)和磷(P)。當HV晶體管為p溝道MOS晶體管時，阱區(qū)含有P型雜質(zhì)、例如硼(B)。在本示范性實施例中，阱區(qū)的雜質(zhì)濃度小于源/漏區(qū)108的雜質(zhì)濃度。
下文中，參考附圖公開了圖2中所示的上述HV晶體管的制造方法。
圖3至7示例了用于制造圖2中所示的高電壓晶體管的方法的工藝步驟的截面圖。
參考圖3，緩沖氧化物層110形成在襯底100上，氮化物層(未示出)形成在緩沖氧化物層110上。緩沖氧化物層110防止由于襯底100和氮化物層之間的熱膨脹差所引起的應(yīng)力使襯底受到損壞，以便緩沖氧化物層110用作襯底100的應(yīng)力緩沖層。光刻膠層(未示出)形成在氮化物層上并構(gòu)圖成通過其局部露出氮化物層的光刻膠圖案(未示出)。然后，利用光刻膠圖案作為蝕刻掩模局部蝕刻掉氮化物層，由此形成通過其局部露出緩沖氧化物層110的氮化物圖案112。
參考圖4，在露出的緩沖氧化物層110上進行熱氧化工藝，由此形成第一絕緣圖案102。例如，優(yōu)選在大約700℃至大約1,400℃的溫度下和氧化氣氛中進行熱氧化工藝，這是因為當在低于大約700℃的溫度下進行熱氧化工藝時，不可能充分地進行熱氧化工藝，以及當在高于大約1,400℃的溫度下進行熱氧化工藝時，由于熱度可能使晶體管惡化。此后，從襯底100除去緩沖氧化物層110和氮化物圖案112，由此形成第一絕緣圖案102。
參考圖5，通過CVD工藝形成第二絕緣圖案104。通過CVD工藝在襯底100上形成第二絕緣層(未示出)為足夠的厚度以覆蓋第一絕緣圖案102，并在第二絕緣層上形成光刻膠圖案(未示出)。利用光刻膠圖案作為蝕刻掩模局部蝕刻掉第二絕緣層，由此形成覆蓋第一絕緣圖案102的第二絕緣圖案104。利用含有氫氟酸(HF)的蝕刻劑來蝕刻第二絕緣層，以便在蝕刻工藝期間保護襯底100。
參考圖6，把例如多晶硅的導(dǎo)電材料淀積到第二絕緣圖案104的預(yù)定部分上，由此在襯底100上所形成的最終結(jié)構(gòu)上形成柵極導(dǎo)電層(未示出)。在柵極導(dǎo)電層上形成光刻膠圖案(未示出)，并利用光刻膠圖案作為蝕刻掩模來蝕刻柵極導(dǎo)電層，由此形成柵電極106。柵電極106的第一末端部分形成在與第一絕緣圖案102接觸的第二絕緣圖案104的第一部分上，而與柵電極106的第一末端部分相對的柵電極106的第二末端部分形成在與襯底100接觸的第二絕緣圖案104的第二部分上。因此，用于HV晶體管的柵電極106的末端部分之一形成在由熱氧化工藝所形成的第一絕緣圖案102上，使得充分減少了柵電極106的邊緣部分處的電場強度。結(jié)果，抑制了由高電場強度引起的熱載流子，由此增加了本實施例的HV晶體管的擊穿電壓。
參考圖7，在襯底100的表面部分處注入雜質(zhì)，由此形成源/漏區(qū)108。當HV晶體管為n溝道MOS晶體管時，源/漏區(qū)108含有N型雜質(zhì)、例如砷(As)、磷(P)和銻(Sb)。當HV晶體為p溝道MOS晶體管時，源/漏區(qū)108含有P型雜質(zhì)、例如硼(B)、鋁(Al)、銦(In)和鎵(Ga)。此后，在襯底100上所形成的最終結(jié)構(gòu)上進行各種后序工藝，由此形成其擊穿電壓高的HV晶體管。
實施例2圖8示例了根據(jù)本發(fā)明第二示范性實施例的高電壓晶體管的截面圖。
參考圖8，根據(jù)本發(fā)明第二示范性實施例的高電壓晶體管包括半導(dǎo)體襯底200、在襯底200處所形成的并含有第一雜質(zhì)的第一阱區(qū)210、鄰近第一阱區(qū)210并含有第二雜質(zhì)的第二阱區(qū)212、在第一和第二阱區(qū)210和212之間的襯底200上的熱氧化物圖案202、覆蓋熱氧化物圖案202的CVD氧化物圖案204、在熱氧化物圖案202和CVD氧化物圖案204上的柵電極以及在襯底200的表面部分處所形成的源/漏區(qū)208。
第一阱區(qū)210形成在襯底200的上部部分處并包含源/漏區(qū)208。第一阱區(qū)210與CVD氧化物圖案204和/或熱氧化物圖案202的預(yù)定部分重疊。第一阱區(qū)210控制HV晶體管的閾值電壓，以便因為施加電源給HV晶體管的漏極，而使第一阱區(qū)210包含與漏區(qū)相對的源區(qū)。因此，控制源區(qū)處的雜質(zhì)濃度來決定HV晶體管的閾值電壓。當HV晶體管為n溝道MOS晶體管時，第一阱區(qū)210含有P型雜質(zhì)、例如硼(B)。當HV晶體為p溝道MOS晶體管時，第一阱區(qū)210含有N型雜質(zhì)、例如砷(As)和磷(P)。
第二阱區(qū)212也形成在襯底200的上部部分處鄰近第一阱區(qū)210，并包含源/漏區(qū)208。具體地，第二阱區(qū)212關(guān)于柵電極206與第一阱區(qū)210相對，并與CVD圖案204的預(yù)定部分或與CVD氧化物圖案204及熱氧化物圖案202的預(yù)定部分重疊。即使施加不小于大約100V的高電壓功率給HV晶體管的源/漏區(qū)208，第二阱區(qū)212也會防止熱載流子產(chǎn)生，以便第一阱區(qū)210能充分地防止柵電極206和源/漏區(qū)208之間電短路。源電極和漏電極之間的電壓施加給HV晶體管的漏電極，使得第二阱區(qū)212包括襯底200的漏區(qū)。當HV晶體管為n溝道MOS晶體管時，第二阱區(qū)212含有N型雜質(zhì)、例如砷(As)、磷(P)和銻(Sb)。當HV晶體管為p溝道MOS晶體管時，第二阱區(qū)212含有P型雜質(zhì)、例如硼(B)、鋁(Al)、銦(In)和鎵(Ga)。在本示范性實施例中，第二阱區(qū)212的雜質(zhì)濃度小于源/漏區(qū)208的雜質(zhì)濃度。
熱氧化物圖案202充分覆蓋有CVD氧化物圖案204。特別是，在第一和第二阱區(qū)210和212之間的襯底200上進行熱氧化工藝，由此形成熱氧化物圖案202。然后，在熱氧化圖案202上進行化學(xué)汽相淀積(CVD)工藝，由此形成充分覆蓋熱氧化物圖案202的CVD氧化物圖案204。熱氧化物圖案202和CVD氧化物圖案204分別與第一絕緣圖案和第二絕緣圖案相同，因此下文中將省略關(guān)于熱氧化物圖案202和CVD氧化物圖案204的任何額外說明。
柵電極206包括第一末端部分和第二末端部分，第一末端部分形成在與熱氧化物圖案202接觸的CVD氧化物圖案204的第一部分上，第二末端部分形成在與CVD氧化物圖案的第一部分相對并與襯底200接觸的CVD氧化物圖案204的第二部分上。因此，柵電極206的第一末端部分形成在CVD氧化物圖案204的第一部分的頂部表面上，柵電極206的第二末端部分形成在CVD氧化物圖案204的第二部分的頂部表面上。
含有作為電荷載流子的大量電子或空穴的溝道區(qū)(未示出)形成在位于柵電極206下面的襯底200中。根據(jù)HV晶體管的類型來判斷電荷載流子的極性。柵電極206的第一末端部分形成在熱氧化物圖案202上，使得充分減少了在柵電極206的邊緣部分處的電場強度并最小化或阻止了由高電場強度引起的熱載流子，由此形成具有高擊穿電壓的HV晶體管。
源/漏區(qū)208形成在襯底200的表面部分處，并分別內(nèi)置于第一和第二阱區(qū)210和212中。在本示范性實施例中，第一阱區(qū)210包含源區(qū)，第二阱區(qū)212包含漏區(qū)。
下文中，參考附圖公開了圖8中所示的上述HV晶體管的制造方法。
圖9至14示例了用于制造圖8中所示的高電壓晶體管的方法的工藝步驟的截面圖。
參考圖9，在襯底200的預(yù)定表面部分處注入第一雜質(zhì)，并通過光刻工藝、離子注入工藝和在高溫下的熱處理在襯底200上形成第一阱區(qū)210。第一阱區(qū)210包含在后序工藝中所形成的源/漏區(qū)，并控制HV晶體管的閾值電壓。施加電源給HV晶體管的漏電極，使得第一阱區(qū)210包含與漏區(qū)相對的源區(qū)。因此，控制在源區(qū)處的雜質(zhì)濃度來判定HV晶體管的閾值電壓。當HV晶體管為n溝道MOS晶體管時，第一阱區(qū)210含有P型雜質(zhì)、例如硼(B)。當HV晶體管為p溝道MOS晶體管時，第一阱區(qū)210含有N型雜質(zhì)、例如砷(As)和磷(P)。第一阱區(qū)210可以與要在后序工藝中形成的一部分CVD氧化物圖案重疊，或可以與要在后序工藝中形成的CVD氧化物圖案及一部分熱氧化物圖案重疊。
在鄰近第一阱區(qū)210的襯底200的表面部分處注入第二雜質(zhì)，并通過光刻工藝、離子注入工藝和在高溫下的熱處理在襯底200上形成第二阱區(qū)212。第二阱區(qū)212也包含要在后序工藝中所形成的源/漏區(qū)208。由于把HV晶體管中的源電極和漏電極之間的電壓施加給漏電極，所以第二阱區(qū)212包含襯底200的漏區(qū)。即使施加不小于大約100V的高電壓功率給HV晶體管的源/漏區(qū)208，第二阱區(qū)212也會防止熱載流子產(chǎn)生，以便第一阱區(qū)210能充分地防止柵電極206和源/漏區(qū)208之間電短路。第二阱區(qū)212與要在后序工藝中形成的預(yù)定部分的CVD圖案204重疊，或與CVD氧化物圖案204及預(yù)定部分的熱氧化物圖案202重疊。當HV晶體管為n溝道MOS晶體管時，第二阱區(qū)212含有N型雜質(zhì)、例如砷(As)和磷(P)。當HV晶體管為p溝道MOS晶體管時，第二阱區(qū)212含有P型雜質(zhì)、例如硼(B)。在本示范性實施例中，第二阱區(qū)212的雜質(zhì)濃度小于源/漏區(qū)208的雜質(zhì)濃度。
如本領(lǐng)域普通技術(shù)人員所周知的，可以在第二阱區(qū)212之前形成第一阱區(qū)210，或可以在第一阱區(qū)210之前形成第二阱區(qū)212。
參考圖10和11，在第一和第二阱區(qū)210和212之間的襯底表面上進行熱氧化工藝，由此形成熱氧化物圖案202。
緩沖氧化物層214形成在襯底200上，以及氮化物層216局部形成在緩沖氧化物層214上，如圖10中所示。此外，在通過氮化物層216露出的緩沖氧化物層214上進行熱氧化工藝，并使露出的緩沖氧化物層214轉(zhuǎn)變成熱氧化物層(未示出)。然后，從襯底200除去緩沖氧化物層214和氮化物層216，由此形成熱氧化物圖案202，如圖11中所示。上面介紹了用于形成熱氧化物圖案的工藝，因此將省略任何額外的說明。
參考圖12，通過CVD工藝在襯底200和熱氧化物圖案202上形成CVD氧化物圖案204。具體地，通過CVD工藝在熱氧化物圖案202和襯底200上形成CVD氧化物層(未示出)，并通過蝕刻工藝局部蝕刻，由此形成CVD氧化物圖案204。上面也介紹了用于形成CVD氧化物圖案的工藝，因此將省略任何額外說明以避免任何的重復(fù)。
參考圖13，把導(dǎo)電材料淀積到CVD氧化物圖案204的預(yù)定部分上，由此在襯底200上所形成的最終結(jié)構(gòu)上形成柵極導(dǎo)電層(未示出)。在柵極導(dǎo)電層上形成光刻膠圖案(未示出)，并利用光刻膠圖案作為蝕刻掩模來蝕刻柵極導(dǎo)電層，由此在CVD氧化物圖案204上形成柵電極206。柵電極206的第一末端部分形成在與熱氧化物圖案202接觸的CVD氧化物圖案204的第一部分上，而與柵電極206的第一末端部分相對的柵電極206的第二末端部分形成在與襯底200接觸的CVD氧化物圖案204的第二部分上。因此，用于HV晶體管的柵電極206的末端部分之一形成在由熱氧化工藝所形成的熱氧化物圖案202上，使得充分減少了柵電極206的邊緣部分處的電場強度。結(jié)果，最小化或抑制了由高電場強度引起的熱載流子，由此形成具有高擊穿電壓的HV晶體管。
參考圖14，在第一和第二阱區(qū)210和212中的襯底200的表面部分處注入第三雜質(zhì)，由此在第一和第二阱區(qū)210和212中形成源/漏區(qū)208。此后，在襯底200上所形成的最終結(jié)構(gòu)上進行各種后序工藝，由此形成其擊穿電壓高的HV晶體管。
實施例3圖15示例了根據(jù)本發(fā)明第三示范性實施例的高電壓晶體管的截面圖。
參考圖15，HV晶體管包括半導(dǎo)體襯底300、在襯底300處所形成的并含有第一雜質(zhì)的第一阱區(qū)310、鄰近第一阱區(qū)310并含有第二雜質(zhì)的第二阱區(qū)312、在第一和第二阱區(qū)310和312之間的襯底300上的熱氧化物圖案302、覆蓋熱氧化物圖案302的CVD氧化物圖案304、在熱氧化物圖案302和CVD氧化物圖案304上的柵電極306以及在襯底300的表面部分處所形成的源/漏區(qū)308。
通過熱氧化工藝形成熱氧化物圖案302，通過CVD工藝形成CVD氧化物圖案304。具體地，通過CVD工藝在襯底300上依序形成CVD氧化物層(未示出)和氮化物層(未示出)，并通過光刻工藝在氮化物層上形成光刻膠圖案(未示出)。然后，利用光刻膠圖案作為蝕刻掩模局部蝕刻掉CVD氧化物層和氮化物層，由此形成通過其局部露出襯底300的CVD氧化物圖案304和氮化物圖案(未示出)。接著，在露出的襯底300上進行熱氧化工藝，由此在襯底300上形成熱氧化物圖案302。然后，從襯底300除去氮化物圖案。因此，CVD氧化物圖案304在其側(cè)壁處與熱氧化物圖案302接觸。
柵電極306包括第一末端部分和第二末端部分，第一末端部分形成在熱氧化物圖案302上，第二末端部分形成在與CVD氧化物部分的第一部分相對的CVD氧化物圖案304上。因此，柵電極306的第一末端部分形成在熱氧化物圖案302上，使得充分減少了在柵電極306的邊緣部分處的電場強度并最小化或阻止了由高電場強度引起的熱載流子。結(jié)果，形成具有高擊穿電壓的HV晶體管。
下文中，參考附圖公開了圖15中所示的上述HV晶體管的制造方法。
圖16至20示例了用于制造圖15中所示的高電壓晶體管的方法的工藝步驟的截面圖。
參考圖16，在襯底300上形成第一和第二阱區(qū)310和312。具體地，在襯底300的第一表面部分處注入第一雜質(zhì)，由此在襯底300上形成第一阱區(qū)310，并在鄰近第一表面部分的襯底300的第二表面部分處注入第二雜質(zhì)，由此形成第二阱區(qū)312。在示范性實施例2中介紹了用于形成第一和第二阱區(qū)310和312的工藝，因此將省略任何額外說明以避免重復(fù)。
參考圖17，在含有第一和第二阱區(qū)310和312的襯底300上形成CVD氧化物圖案304。具體地，通過CVD工藝在襯底300上依序形成氧化物層(未示出)和氮化物層(未示出)，并在氮化物層上形成光刻膠圖案(未示出)。利用光刻膠圖案作為蝕刻掩模，通過濕法蝕刻或干法蝕刻工藝依序蝕刻掉CVD氧化物層和氮化物層，由此形成通過其局部露出襯底300的CVD氧化物圖案304和氮化物圖案305。
參考圖18，在通過CVD氧化物圖案304露出的襯底300上進行熱氧化工藝，由此在襯底300上形成熱氧化物圖案302。在本實施例中，在氧化氣氛中以大約700℃至大約1,400℃的溫度進行熱氧化工藝。此后，從襯底300除去氮化物圖案。在示范性實施例1和2中也介紹了利用熱氧化工藝用于形成熱氧化物圖案302的工藝，因此將省略對用于熱氧化物圖案302的形成工藝的任何額外說明以避免任何的重復(fù)。
參考圖19，把例如多晶硅的導(dǎo)電材料淀積到熱氧化物圖案302和CVD氧化物圖案304的預(yù)定部分上，由此在熱氧化物圖案302和CVD氧化物圖案304上形成柵極導(dǎo)電層(未示出)。在柵極導(dǎo)電層上形成光刻膠圖案(未示出)，并利用光刻膠圖案作為蝕刻掩模來蝕刻柵極導(dǎo)電層，由此在熱氧化物圖案302和CVD氧化物圖案304上形成柵電極306。柵電極306的第一末端部分形成在熱氧化物圖案302上，而柵電極306的第二末端部分形成在CVD氧化物圖案304上。因此，用于HV晶體管的柵電極306的末端部分之一形成在由熱氧化工藝所形成的熱氧化物圖案302上，使得充分減少了柵電極306的邊緣部分處的電場強度。結(jié)果，最小化或抑制了由高電場強度引起的熱載流子，由此形成具有高擊穿電壓的HV晶體管。
參考圖20，在第一和第二阱區(qū)310和312中的襯底300的表面部分處注入第三雜質(zhì)，由此在第一和第二阱區(qū)310和312中形成源/漏區(qū)308。此后，在襯底300上所形成的最終結(jié)構(gòu)上進行各種后序工藝，由此形成其擊穿電壓高的HV晶體管。
實施例4圖21示例了根據(jù)本發(fā)明第四示范性實施例的高電壓晶體管的截面圖。
參考圖21，HV晶體管包括半導(dǎo)體襯底400、在襯底400處所形成的并含有第一雜質(zhì)的第一阱區(qū)410、鄰近第一阱區(qū)410并含有第二雜質(zhì)的第二阱區(qū)412、在第一和第二阱區(qū)410和412之間的襯底400上的熱氧化物圖案402、覆蓋熱氧化物圖案402的CVD氧化物圖案404、在熱氧化物圖案402和CVD氧化物圖案404上的柵電極406以及在襯底400的表面部分處所形成的源/漏區(qū)408。
通過熱氧化工藝形成熱氧化物圖案402，通過CVD工藝形成CVD氧化物圖案404。具體地，通過CVD工藝在襯底400上依序形成CVD氧化物層(未示出)和氮化物層(未示出)，并通過光刻工藝在氮化物層上形層光刻膠圖案(未示出)。然后，利用光刻膠圖案作為蝕刻掩模局部蝕刻掉CVD氧化物層和氮化物層，由此形成通過其局部露出襯底400的CVD氧化物圖案404和氮化物圖案(未示出)。接著，在露出的襯底400上進行熱氧化工藝，由此在襯底400上形成熱氧化物圖案402。然后，從襯底400中除去氮化物圖案。因此，CVD氧化物圖案404在其側(cè)壁處與熱氧化物圖案402接觸。
柵電極406包括第一末端部分和第二末端部分，第一末端部分形成在熱氧化物圖案402上，第二末端部分形成在與CVD氧化物圖案404的第一部分相對的CVD氧化物圖案404上。因此，柵電極406的第一末端部分形成在熱氧化物圖案402上，使得充分減少了在柵電極406的邊緣部分處的電場強度并最小化或阻止了由高電場強度引起的熱載流子。結(jié)果，形成具有高擊穿電壓的HV晶體管。
下文中，參考附圖公開了圖21中所示的上述HV晶體管的制造方法。
圖22至27示例了用于制造圖21中所示的高電壓晶體管的方法的工藝步驟的截面圖。
參考圖22，在襯底400上形成第一和第二阱區(qū)410和412。具體地，在襯底400的第一表面部分處注入第一雜質(zhì)，由此在襯底400上形成第一阱區(qū)410，并在鄰近第一表面部分的襯底400的第二表面部分處注入第二雜質(zhì)，由此在襯底400上形成第二阱區(qū)412。在上述示范性實施例中介紹了用于形成第一和第二阱區(qū)410和412的工藝，因此將省略任何額外說明以避免重復(fù)。
參考圖23和24，在第一和第二阱區(qū)410和412之間的襯底400的表面上進行熱氧化工藝，從而在襯底400上形成熱氧化物圖案402。
緩沖氧化物層414形成在襯底400上，以及氮化物層416局部形成在緩沖氧化物層414上，如圖23中所示。在通過氮化物層416露出的緩沖氧化物層414上進行熱氧化工藝，并使露出的緩沖氧化物層414轉(zhuǎn)變成熱氧化物層(未示出)。然后，從襯底400除去緩沖氧化物層414和氮化物層416，由此形成熱氧化物圖案402，如圖24中所示。上述示范性實施例介紹了用于形成熱氧化物圖案的工藝，因此將省略任何額外的說明。
參考圖25，通過CVD工藝在熱氧化物圖案402和襯底400上形成氧化物層403。
參考圖26，通過光刻工藝在氧化物層403上形成光刻膠圖案(未示出)，并利用光刻膠圖案作為蝕刻掩模通過濕法蝕刻或干法蝕刻工藝選擇性地除去氧化物層403，由此在熱氧化物圖案402上形成CVD氧化物圖案404。
參考圖27，把導(dǎo)電材料淀積到熱氧化物圖案402和CVD氧化物圖案404的預(yù)定部分上，由此在熱氧化物圖案402和CVD氧化物圖案404上形成柵極導(dǎo)電層(未示出)。光刻膠層(未示出)形成在柵極導(dǎo)電層上，并通過光刻工藝構(gòu)圖成通過其局部露出柵極導(dǎo)電層的光刻膠圖案(未示出)。利用光刻膠圖案作為蝕刻掩模來蝕刻柵極導(dǎo)電層，由此在熱氧化物圖案402和CVD氧化物圖案404上形成柵電極406。柵電極406的第一末端部分形成在熱氧化物圖案402上，而柵電極406的第二末端部分形成在CVD氧化物圖案404上。因此，用于HV晶體管的柵電極406的末端部分之一形成在由熱氧化工藝所形成的熱氧化物圖案402上，使得充分減少了柵電極406的邊緣部分處的電場強度。結(jié)果，最小化或抑制了由高電場強度引起的熱載流子，由此形成具有高擊穿電壓的HV晶體管。
然后，在第一和第二阱區(qū)410和412中的襯底400的表面部分處注入第三雜質(zhì)，由此在第一和第二阱區(qū)410和412中形成源/漏區(qū)408。此后，在襯底400上所形成的最終結(jié)構(gòu)上進行各種后序工藝，從而形成其擊穿電壓高的HV晶體管。
關(guān)于晶體管特性的實驗利用根據(jù)本發(fā)明示范性實施例的樣品晶體管和兩個比較晶體管，用實驗方法測定典型的晶體管特性。
<樣品晶體管>
根據(jù)與示范性實施例2相同的方法制造了p溝道MOS晶體管來作為樣品晶體管。圖28示例了按照與示范性實施例2中相同的方法所制造的樣品晶體管的截面圖。如圖28中所示，通過熱氧化工藝在襯底500上形成熱氧化物圖案到大約7,000的厚度，并通過CVD工藝在熱氧化物圖案和襯底500上形成CVD氧化物圖案到大約10,000的厚度。結(jié)果，在襯底500上形成了含有熱氧化物圖案和CVD氧化物圖案的柵極氧化物圖案502。然后，通過與示范性實施例2相同的工藝，在柵極氧化物圖案502上形成了柵電極504，并在柵電極504上和在柵極氧化物圖案502上形成了用于保護柵電極504的鈍化層。把硼(B)離子注入在襯底500的表面部分處，由此形成源/漏區(qū)508。樣品晶體管的源電極514形成在源區(qū)中，樣品晶體管的漏電極516形成在漏區(qū)中。在下列表1中列出了處理條件。
<比較晶體管1>
通過第一比較工藝制造了p溝道MOS晶體管來作為第一比較晶體管，其中晶體管的柵極氧化物圖案僅通過熱氧化工藝來形成。圖29示例了其中僅通過熱氧化工藝形成柵極氧化物圖案的第一比較晶體管的截面圖。如圖29中所示，僅通過熱氧化工藝在襯底600上形成柵極氧化物圖案602到大約7,000的厚度，并且在襯底600上進行與示范性實施例2相同的用于制造晶體管的處理步驟，由此形成第一比較晶體管。在下列表1中也列出了用于第一比較晶體管的處理條件。
<比較晶體管2>
通過第二比較工藝制造了p溝道MOS晶體管來作為第二比較晶體管，其中晶體管的柵極氧化物圖案僅通過CVD工藝來形成。圖30示例了其中僅通過CVD工藝形成柵極氧化物圖案的第二比較晶體管的截面圖。如圖30中所示，僅通過CVD工藝在襯底700上形成柵極氧化物圖案702到大約10,000的厚度，并且在襯底700上進行與示范性實施例2相同的用于制造晶體管的處理步驟，由此形成第二比較晶體管。在下列表1中也列出了用于第二比較晶體管的處理條件。
表1

<晶體管的電場強度的測定>
針對樣品晶體管和第一比較晶體管來測定電場強度。圖31是樣品晶體管和第一比較晶體管的電場強度隨距離函數(shù)變化的示例圖。在圖31中，電場強度按V/cm為單位表示，距離按μm為單位表示。
參考圖31，樣品晶體管的電場強度比第一比較晶體管的電場強度低多達大約50,000V/cm。也就是，上述實驗結(jié)果顯示出，當柵極氧化物圖案包含熱氧化物圖案和CVD氧化物圖案時與柵極氧化物圖案僅包含熱氧化物圖案時相比，減少了電場強度。因此，由于電場強度的減少，其中柵極氧化物圖案包含熱氧化物圖案和CVD氧化物圖案的本發(fā)明示范性實施例的晶體管具有更高的擊穿電壓。
<晶體管的電場線分布的測定>
在樣品晶體管和比較晶體管的源和漏電極之間施加大約-180V的漏電壓Vds，并且分別針對樣品晶體管和比較晶體管來測定電場線分布。圖32是樣品晶體管的電壓分布的示例圖，圖33是第一比較晶體管的電壓分布的示例圖。圖34是第二比較晶體管的電壓分布的示例圖。電場線分布指示出晶體管的電特性、例如溝道電流與漏電壓和擊穿電壓之間的關(guān)系。
參考圖32至34，電場線密度在鄰近漏區(qū)的柵電極504、604和704的邊緣部分處比在晶體管中任何其他的部分高。然而，實驗結(jié)果表明，在柵電極的邊緣部分處，第一和第二比較晶體管的電場線密度比樣品晶體管的電場線密度更高。也就是說，與第一和第二比較晶體管相比，樣品晶體管的電場線密度更低，使得在柵電極的邊緣部分處更加減少了樣品晶體管的電場強度。當在柵電極的邊緣部分處電場強度高時，從柵電極中產(chǎn)生了大量的熱載流子，使得嚴重惡化了柵極氧化物圖案的絕緣性能。因此，上述實驗結(jié)果證實，由于充分減少了電場強度，即使對其施加高電壓電源，也可以在不惡化絕緣性能的情況下使本發(fā)明示范性實施例的HV晶體管工作。
<晶體管的擊穿電壓的測定>
針對樣品晶體管和比較晶體管來測定晶體管的擊穿電壓，實驗結(jié)果列在下列表2中。
表2

如表2中所示，因為熱氧化物圖案具有比CVD氧化物圖案優(yōu)良的絕緣特性，所以第一比較晶體管的擊穿電壓比第二比較晶體管的擊穿電壓高。此外，由于樣品晶體管的柵電極的邊緣部分由熱氧化物構(gòu)成、而樣品晶體管的柵電極的任何其它部分由CVD氧化物構(gòu)成，所以樣品晶體管的擊穿電壓比第一比較晶體管的擊穿電壓更高。在柵電極的邊緣部分處的熱氧化物減少了電場強度，使得防止了由在柵電極邊緣部分處的高電場強度引起的熱載流子的產(chǎn)生。結(jié)果，充分防止了源和漏電極之間電短路，從而當對其施加大約190V的高電源時，在不擊穿的情況下也可以使本示范性實施例的HV晶體管工作。
<晶體管的開態(tài)電阻的測定>
在樣品晶體管和比較晶體管的源和柵極之間施加了大約-130V的柵電壓Vgs，并在樣品晶體管和比較晶體管的溝道的每個表面處測定飽和電流(Idsat)。實驗結(jié)果列在下列表3中。大飽和電流表示晶體管的開態(tài)電阻小，而小飽和電流表示晶體管的開態(tài)電阻大。晶體管的“開態(tài)電阻”表示對其施加電源時晶體管的電阻。
表3

如表3中所示，由于當柵電極由CVD氧化物構(gòu)成時比柵電極由熱氧化物構(gòu)成時更少地耗盡阱區(qū)中的雜質(zhì)，所以樣品晶體管和第二比較晶體管的飽和電流比第一比較晶體管的飽和電流大。因此，本發(fā)明示范性實施例的HV晶體管可以具有更低的開態(tài)電阻以及更高的擊穿電壓。
根據(jù)本發(fā)明的示范性實施例，HV晶體管的柵電極的邊緣部分由熱氧化物構(gòu)成，從而在柵電極的邊緣部分處充分地減少了電場強度。最小化或阻止了由高電場強度引起的熱載流子，并且所形成的HV晶體管具有高擊穿電壓。此外，HV晶體管的柵極氧化物層包含熱氧化物圖案和CVD氧化物圖案，使得在本發(fā)明示范性實施例的HV晶體管中、尤其是在LDMOS晶體管中，可以充分改善電流和開態(tài)電阻特性。
已介紹了本發(fā)明的示范性實施例，另外應(yīng)注意，對于本領(lǐng)域普通技術(shù)人員來說顯而易見的是，在不脫離由附加權(quán)利要求的界限和邊界所限定的本發(fā)明的精神和范圍的情況下，可以做出各種修改。
本申請要求于2004年10月27日申請的韓國專利申請No.2004-86262的優(yōu)先權(quán)，這里引入其全部內(nèi)容供參考。
權(quán)利要求
1.一種高電壓晶體管，包括半導(dǎo)體襯底；在所述襯底上的第一絕緣圖案；覆蓋所述第一絕緣圖案的至少一部分的第二絕緣圖案；包括第一末端部分和與該第一末端部分相對的第二末端部分的柵電極，所述第一末端部分形成在所述第一絕緣圖案上，而所述第二末端部分形成在所述第二絕緣圖案上；以及在所述襯底的表面部分處形成的源/漏區(qū)。
2.如權(quán)利要求1的晶體管，其中第一和第二絕緣圖案由氧化物構(gòu)成。
3.如權(quán)利要求2的晶體管，其中第一絕緣圖案的氧化物具有與第二絕緣圖案的氧化物不同的物理特性。
4.如權(quán)利要求1的晶體管，其中第二絕緣圖案覆蓋第一絕緣圖案的整個表面。
5.如權(quán)利要求4的晶體管，其中柵電極的第一末端部分形成在其下面形成了所述第一絕緣圖案的所述第二絕緣圖案上。
6.如權(quán)利要求1的晶體管，其中第二絕緣圖案接觸第一絕緣圖案的側(cè)壁。
7.如權(quán)利要求1的晶體管，其中柵電極由多晶硅構(gòu)成。
8.如權(quán)利要求1的晶體管，其中源/漏區(qū)摻雜有P型雜質(zhì)。
9.如權(quán)利要求1的晶體管，其中源/漏區(qū)與第一絕緣圖案間隔分開預(yù)定距離。
10.如權(quán)利要求9的晶體管，其中所述距離在大約2μm和大約8μm之間的范圍內(nèi)。
11.如權(quán)利要求1的晶體管，其中第一絕緣圖案具有大約1μm和大約5μm之間的長度。
12.如權(quán)利要求1的晶體管，其中第一絕緣圖案具有約4,000至約10,000的厚度，而第二絕緣圖案具有約5,000至約15,000的厚度。
13.一種高電壓晶體管，包括半導(dǎo)體襯底；在所述襯底上的熱氧化物圖案；覆蓋所述熱氧化物圖案的化學(xué)汽相淀積氧化物圖案；包括第一末端部分和與所述第一末端部分相對的第二末端部分的柵電極，所述第一末端部分形成在所述熱氧化物圖案上，所述第二末端部分形成在所述化學(xué)汽相淀積氧化物圖案上；以及在所述襯底的表面部分處形成的源/漏區(qū)。
14.如權(quán)利要求13的晶體管，進一步包括在襯底上所形成的并且包括源區(qū)或漏區(qū)的阱區(qū)，所述阱區(qū)與一部分所述化學(xué)汽相淀積氧化物圖案重疊。
15.如權(quán)利要求14的晶體管，其中所述阱區(qū)與一部分所述熱氧化物圖案重疊。
16.如權(quán)利要求14的晶體管，其中阱區(qū)摻雜有P型雜質(zhì)或N型雜質(zhì)。
17.如權(quán)利要求16的晶體管，其中阱區(qū)的雜質(zhì)濃度低于源/漏區(qū)的雜質(zhì)濃度。
18.一種高電壓晶體管，包括半導(dǎo)體襯底；在所述襯底的表面部分處所形成的并包括第一雜質(zhì)的第一阱區(qū)；鄰近所述第一阱區(qū)并包括第二雜質(zhì)的第二阱區(qū)；在所述第一和第二阱區(qū)之間的所述襯底上形成的熱氧化物圖案；覆蓋所述熱氧化物圖案并與部分所述第一和第二阱區(qū)重疊的化學(xué)汽相淀積氧化物圖案；包括第一末端部分和與所述第一末端部分相對的第二末端部分的柵電極，所述第一末端部分形成在熱氧化物圖案上，所述第二末端部分形成在所述化學(xué)汽相淀積氧化物圖案上；以及在所述襯底的表面部分處所形成的源/漏區(qū)，所述源/漏區(qū)分別形成在所述第一和第二阱區(qū)中。
19.如權(quán)利要求18的晶體管，其中所述第一雜質(zhì)包括P型雜質(zhì)，而所述第二雜質(zhì)包括N型雜質(zhì)。
20.一種高電壓晶體管的制造方法，包括在半導(dǎo)體襯底上形成第一和第二絕緣圖案，所述第一絕緣圖案包括襯底的被氧化部分，所述第二絕緣圖案覆蓋所述第一絕緣圖案的至少一部分；通過淀積導(dǎo)電材料到所述襯底上，在襯底上形成柵電極，所述柵電極的第一末端部分形成在所述第一絕緣圖案上，而所述柵電極的第二末端部分形成在所述第二絕緣圖案上；以及通過注入雜質(zhì)到所述襯底的表面部分上，在襯底的表面部分處形成源/漏區(qū)。
21.如權(quán)利要求20的方法，其中形成第一和第二絕緣圖案包括通過氧化一部分襯底形成所述第一絕緣圖案；以及通過化學(xué)汽相淀積工藝形成所述第二絕緣圖案。
22.如權(quán)利要求21的方法，其中第二絕緣圖案覆蓋第一絕緣圖案的整個表面。
23.如權(quán)利要求20的方法，其中第二絕緣圖案接觸第一絕緣圖案的側(cè)壁。
24.如權(quán)利要求23的方法，其中形成第一和第二絕緣圖案包括通過化學(xué)汽相沉積工藝在襯底上形成所述第二絕緣圖案；在所述第二絕緣圖案上形成氮化物圖案；通過氧化經(jīng)由所述第二絕緣圖案露出的襯底形成所述第一絕緣圖案；及從所述襯底除去所述氮化物圖案。
25.如權(quán)利要求23的方法，其中形成第一和第二絕緣圖案包括通過氧化一部分襯底，在襯底上形成所述第一絕緣圖案；通過化學(xué)汽相淀積工藝形成所述第二絕緣圖案，使得該第二絕緣圖案覆蓋所述第一絕緣圖案的整個表面；以及從襯底除去一部分所述第二絕緣圖案。
26.如權(quán)利要求20的方法，其中形成第一絕緣圖案包括在襯底上依序形成緩沖氧化物層和氮化物層；局部蝕刻所述氮化物層，由此形成通過其局部露出所述緩沖氧化物層的氮化物圖案；通過對經(jīng)由所述氮化物層露出的所述緩沖氧化物層進行熱氧化工藝，形成由氧化物構(gòu)成的第一絕緣圖案；以及除去所述緩沖氧化物層和所述氮化物層。
27.如權(quán)利要求26的方法，其中在大約700℃至大約1,400℃的溫度下進行熱氧化工藝。
28.如權(quán)利要求20的方法，其中形成第二絕緣圖案包括通過化學(xué)汽相淀積工藝，在襯底上形成由氧化物構(gòu)成的絕緣層；以及局部蝕刻所述絕緣層，由此形成所述第二絕緣圖案。
29.如權(quán)利要求28的方法，其中通過濕法蝕刻工藝蝕刻所述絕緣層。
30.如權(quán)利要求20的方法，其中所述雜質(zhì)包括P型雜質(zhì)。
31.一種高電壓晶體管的制造方法，包括通過氧化一部分襯底在半導(dǎo)體襯底上形成熱氧化物圖案；形成覆蓋所述熱氧化物圖案的化學(xué)汽相淀積氧化物圖案；通過淀積導(dǎo)電材料，在所述襯底上形成柵電極，該柵電極包括第一末端部分和與所述第一末端部分相對的第二末端部分，柵電極的所述第一末端部分形成在其下部表面與所述熱氧化物圖案接觸的所述化學(xué)汽相淀積氧化物圖案的第一部分上，而柵電極的所述第二末端部分形成在其下部表面與所述襯底接觸的所述化學(xué)汽相淀積氧化物圖案的第二部分上；以及通過注入第一雜質(zhì)到襯底的第一表面部分上，在襯底的所述第一表面部分處形成源/漏區(qū)。
32.如權(quán)利要求31的方法，在形成熱氧化物圖案之前，進一步包括通過注入第二雜質(zhì)到襯底的第二表面部分上，在襯底的所述第二表面部分處形成阱區(qū)。
33.如權(quán)利要求32的方法，其中所述阱區(qū)包括用于所述源/漏區(qū)的襯底的所述第一表面部分，并且與所述化學(xué)汽相淀積氧化物圖案的一部分重疊。
34.如權(quán)利要求33的方法，其中所述阱區(qū)與所述熱氧化物圖案重疊。
35.如權(quán)利要求32的方法，其中所述第二雜質(zhì)包括N型雜質(zhì)或P型雜質(zhì)。
36.一種高電壓晶體管的制造方法，包括通過注入第一和第二雜質(zhì)到襯底上，在半導(dǎo)體襯底的第一和第二表面部分處分別形成第一和第二阱區(qū)，所述第二表面部分鄰近襯底的所述第一表面部分；通過氧化所述第一和第二阱區(qū)之間的一部分襯底在襯底上形成熱氧化物圖案；形成覆蓋所述熱氧化物圖案的化學(xué)汽相淀積氧化物圖案；通過淀積導(dǎo)電材料，在襯底上形成柵電極，該柵電極包括第一末端部分和與所述第一末端部分相對的第二末端部分，柵電極的所述第一末端部分形成在其下部表面與所述熱氧化物圖案接觸的所述化學(xué)汽相淀積氧化物圖案的第一部分上，而柵電極的所述第二末端部分形成在其下部表面與所述襯底接觸的所述化學(xué)汽相淀積氧化物圖案的第二部分上；以及通過注入第三雜質(zhì)到襯底上，在襯底的第三表面部分處形成源/漏區(qū)。
37.如權(quán)利要求36的方法，其中所述第一雜質(zhì)包括P型雜質(zhì)，所述第二雜質(zhì)包括N型雜質(zhì)。
38.如權(quán)利要求36的方法，其中所述第三雜質(zhì)包括P型雜質(zhì)。
全文摘要
在具有高擊穿電壓的HV晶體管及其制造方法中，通過氧化一部分襯底使第一絕緣圖案形成在半導(dǎo)體襯底上，并且形成第二絕緣圖案，使得第一絕緣圖案的至少一部分覆蓋有第二絕緣圖案。通過淀積導(dǎo)電材料到襯底上，在襯底上形成柵電極，柵電極含有第一末端部分和與第一末端部分相對的第二末端部分。第一末端部分形成在第一絕緣圖案上，而第二末端部分形成在第二絕緣圖案上。通過注入雜質(zhì)到襯底上，在襯底的表面部分處形成源/漏區(qū)。減少了在柵電極的邊緣部分處的電場強度，并且HV晶體管具有高擊穿電壓。
文檔編號H01L21/336GK1828936SQ20051011917
公開日2006年9月6日 申請日期2005年10月27日 優(yōu)先權(quán)日2004年10月27日
發(fā)明者康美鉉, 辛和叔, 李孟烈 申請人:三星電子株式會社