專利名稱：在絕緣體半導(dǎo)體器件上的半導(dǎo)體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及絕緣體上半導(dǎo)體(SOI)型半導(dǎo)體器件，例如，雙柵極SOI器件或在絕緣體上完全耗盡型半導(dǎo)體器件(FD-SOI)。
背景技術(shù)：
SOI工藝在已經(jīng)實現(xiàn)有一段時間了的專業(yè)應(yīng)用中具有許多優(yōu)點。近來，已經(jīng)發(fā)現(xiàn)SOI工藝可以為在絕緣柵極晶體管的更通用應(yīng)用中面對的問題和特別是在比例縮放器件以得到更小尺寸的問題提供解決方法。
在如圖1中說明的SOI器件中，在通常為硅的襯底2上的絕緣體4上方提供半導(dǎo)體層6。在薄半導(dǎo)體層上方提供柵極8，該薄半導(dǎo)體層通過柵極絕緣體10與柵極絕緣，注入的源12和漏14電極提供接觸。在源和漏12、14之間的半導(dǎo)體16用作體。經(jīng)過源和漏12、14之間的體的導(dǎo)電由柵極8控制。
SOI工藝的具體優(yōu)勢被稱為完全耗盡SOI(FD-SOI)。在這種情況下，半導(dǎo)體層6非常薄以使得它被完全耗盡。在源和漏之間的電子傳輸僅僅發(fā)生在柵極附近的薄溝道中。FD-SOI具有改善的電特性，允許對高溫、低壓和低功率應(yīng)用進(jìn)行優(yōu)化。
FD-SOI的主要挑戰(zhàn)是制造工藝很困難。需要改善的工藝以制造這樣的器件。
SOI工藝的發(fā)展是雙柵極SOI結(jié)構(gòu)(DG-SOI)，其中在半導(dǎo)體層6下面提供另一個絕緣的柵極。
通常地，制造FD-SOI和DG-SOI器件使用傳統(tǒng)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的工藝步驟。使用離子注入和激活退火限定源、體和漏。不幸地，在薄SOI器件例如FD-SOI和DG-SOI中，得到的薄膜電阻和接觸電阻非常高。結(jié)果，晶體管的串聯(lián)電阻非常高，導(dǎo)致晶體管的次優(yōu)的性能。
因此需要具有減小的串連電阻的新晶體管結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供一種如權(quán)利要求1所述的晶體管。
半導(dǎo)體優(yōu)選為硅。
把金屬接觸區(qū)與激活的源和漏區(qū)一起使用，而不是使用傳統(tǒng)的硅化物摻雜硅層，導(dǎo)致串連電阻的顯著減小，這是薄體半導(dǎo)體器件的主要問題之一。
晶體管進(jìn)一步包括在第一平面化表面下的溝道區(qū)下的下絕緣柵極，即晶體管可以是雙柵極結(jié)構(gòu)。
在激活的區(qū)中的摻雜可以至少是1019cm-3，優(yōu)選至少為1020cm-3，特別優(yōu)選實施例中為至少3×1020cm-3。通過提供這樣高摻雜的區(qū)，在金屬接觸區(qū)和激活的半導(dǎo)體區(qū)之間的電流上的肖特基勢壘效應(yīng)被最小化。
優(yōu)選地，對于最好的性能在激活的區(qū)和溝道之間形成突變結(jié)。
源和漏接觸區(qū)可以是金屬。
本發(fā)明也涉及制造這樣晶體管的方法。因此，在一個方面，本發(fā)明涉及一種制造晶體管的方法，包括提供一種在絕延體上具有半導(dǎo)體層的絕緣體襯底上的半導(dǎo)體。
在半導(dǎo)體層上限定一個上絕緣柵極；在柵極兩側(cè)的半導(dǎo)體層中注入源和漏區(qū)，在上絕緣柵極下面的源和漏區(qū)之間留下體區(qū)域；在上絕緣柵極的側(cè)面形成絕緣襯墊；將非晶注入劑注入到源和漏區(qū)以使整個半導(dǎo)體層非晶化，除了被柵極或襯墊保護(hù)的地方之外；使用選擇性蝕刻來除去半導(dǎo)體層的非晶部分；和在源和漏區(qū)上沉積金屬接觸。
襯墊可以優(yōu)選具有5nm或更小的厚度。
該方法提供了一種具有沉積的金屬的源和漏接觸區(qū)的晶體管，其具有低電阻，加上在小區(qū)域中的高摻雜的激活的源區(qū)和漏區(qū)，該小區(qū)域由在源和漏接觸區(qū)和通過體的溝道之間提供良好接觸的襯墊限定。
該方法被高度集成在CMOS工藝中，并且可以被用于FD-SOI和DG-SOI器件。
在另一方面，提供一種制造晶體管的方法，包括在具有絕緣體上的半導(dǎo)體層的絕緣體襯底上提供半導(dǎo)體；在半導(dǎo)體層上限定一個上絕緣柵極；注入非晶注入劑和摻雜劑到源和漏區(qū)以使整個半導(dǎo)體層非晶化，除了由柵極保護(hù)的位置之外，在上絕緣柵極下面的源和漏區(qū)之間留下單晶體區(qū)域；對該結(jié)構(gòu)退火以從單晶體區(qū)域重新生長部分摻雜的非晶區(qū)；從源和漏區(qū)形成金屬接觸。
激活的區(qū)具有具有能夠顯著減小半導(dǎo)體器件的關(guān)閉狀態(tài)下的泄漏電流的溝道的突變結(jié)。
該工藝是低溫工藝，且可以因此集成到先進(jìn)的CMOS流程中。
從源和漏區(qū)形成金屬接觸的步驟可以包括使用選擇性蝕刻除去半導(dǎo)體層的非晶部分；和在源和漏區(qū)上沉積金屬接觸。這樣的金屬接觸可以具有比利用硅化物的頂層的現(xiàn)有技術(shù)低得多的電阻。
從源和漏區(qū)形成金屬接觸的步驟可以選擇性地包括硅化源和漏區(qū)以硅化這些區(qū)的總厚度。
利用硅化物完全代替薄體硅或其它半導(dǎo)體減小了串連電阻。同樣，硅化工藝使在源和漏接觸區(qū)中的摻雜劑進(jìn)入到激活的區(qū)，增加了在那兒的摻雜濃度。
對該結(jié)構(gòu)進(jìn)行退火以從單晶體區(qū)域重新生長部分的摻雜非晶區(qū)的步驟可以在從500℃到750℃的溫度下進(jìn)行。
退火步驟可以進(jìn)行一段時間，以重新生長3nm到10nm的單晶半導(dǎo)體。
經(jīng)驗表明最佳的重新生長是L柵極/6加上1到3nm，其中L柵極是柵極的長度。
注入非晶注入劑和摻雜劑可以包括注入非晶注入劑到半導(dǎo)體層的步驟，隨后是注入摻雜劑到半導(dǎo)體層的步驟。
注入非晶注入劑到半導(dǎo)體層的步驟可以以5°到30°之間的傾斜角執(zhí)行，優(yōu)選在7°到30°以得到充分效果。優(yōu)選地，傾斜角應(yīng)當(dāng)使在非晶半導(dǎo)體和柵極之間的重疊大約是L柵極/6。
可選擇地，可以使用單一非晶化和摻雜步驟。


為了更好地理解本發(fā)明，現(xiàn)在將要僅僅通過示例的方式參考附圖描述實施例，其中圖1示出了現(xiàn)有技術(shù)的SOI結(jié)構(gòu)；圖2示出了雙柵極中間結(jié)構(gòu)；圖3和4示出了根據(jù)本發(fā)明的方法的第一實施例的中間步驟；
圖5示出了根據(jù)本發(fā)明的第一實施例的器件；圖6和7示出了本發(fā)明的第二實施例的中間步驟；圖8示出了根據(jù)本發(fā)明的第二實施例的器件。
注意附圖是示意性的并不是按比例示出。
具體實施例方式
根據(jù)本發(fā)明的方法從提供具有在也由硅構(gòu)成的襯底2上的絕緣體4上方提供的硅薄層6的結(jié)構(gòu)開始。在薄硅層上提供上柵極8，該薄硅層通過柵極絕緣體10與上柵極8絕緣。在硅層6下面提供下柵極20，同樣地通過柵極絕緣體22使硅層6與下柵極20絕緣，如圖2中所示。這種結(jié)構(gòu)對本領(lǐng)域技術(shù)人員是已知的，因此將不再進(jìn)一步描述它們的制造方法。
然后進(jìn)行結(jié)注入以摻雜源和漏區(qū)24、26。摻雜應(yīng)該是重?fù)诫s(至少1019cm-3)，對于本發(fā)明的優(yōu)點，摻雜應(yīng)該是至少1020cm-3。摻雜可以是n或p型，取決于是否制造n型或p型晶體管。摻雜劑可以是用于P型晶體管的B，或用于N型晶體管的P、As或Sb。
隨后接著是退火步驟，其可以是高斜率尖峰，快速熱退火或亞溶化低頻率激光退火。退火步驟保證結(jié)的高度激活和在柵極下的小擴(kuò)散。
使用現(xiàn)有技術(shù)中的方法，在上柵極8上制造偏移襯墊28，例如在整個表面上沉積襯墊材料，然后使用各向異性蝕刻來蝕刻材料以從水平表面除去材料，只在柵極側(cè)壁上留下材料以形成襯墊28。襯墊可以是氧化物和/或氮化物。襯墊的寬度優(yōu)選小于5nm。這得到了圖3的結(jié)構(gòu)。
然后進(jìn)行非晶注入以使整個厚度的硅層6非晶化，除了由襯墊28和上柵極8保護(hù)的位置之外，在被非晶化影響的區(qū)中剩下非晶硅區(qū)36。注入劑可以是以一定劑量和能量注入以使得整個厚度的硅層6非晶化的元素例如Ge、As、Sb或In。這個步驟在襯墊下留下激活的源和漏區(qū)30、32，和在這兩個之間留下體區(qū)34，如圖4中所示。
然后，進(jìn)行選擇性蝕刻以除去非晶硅區(qū)36，但不是結(jié)晶區(qū)30、32、34或襯墊。這樣的蝕刻是已知的。例如，如果使用氮化物襯墊，可以使用HF，如果使用氧化物襯墊，可以使用H3PO4。
然后選擇性地沉積金屬以形成源和漏接觸區(qū)38、40以代替去掉的非晶硅，如圖5中所示。
然后如在傳統(tǒng)工藝那種繼續(xù)進(jìn)行處理以完成器件。
該方法很容易被集成在CMOS流程中并導(dǎo)致具有高度減小的電阻的晶體管。雖然乍一看在接觸區(qū)38、40和激活的源和漏區(qū)30、32之間的肖特基勢壘會具有很大的缺點，但是該被激活的區(qū)能夠被高摻雜，這樣減小了勢壘的效果，從而減小了總電阻。
根據(jù)本發(fā)明的方法的第二實施例從圖2的階段的器件開始。
然后，進(jìn)行初始非晶化步驟以產(chǎn)生非晶區(qū)50、52。在第一實施例中使用相同的元素，例如Ge、As、Sb或In，但是在第二實施例中以傾斜角進(jìn)行注入。選擇傾斜角以使非晶區(qū)與柵極重疊了大概是柵極長度的1/6，在非晶區(qū)50、52之間留下中心區(qū)54。
然后，把摻雜劑注入到非晶區(qū)50、52。摻雜劑可以對于P型晶體管是B，對于N型晶體管為P、As或Sb。這會得到如圖6中示出的結(jié)構(gòu)。
在可選擇的實施例中，可以使用單一注入步驟來代替非晶化和摻雜劑注入步驟。
然后，在500℃到750℃的典型溫度下進(jìn)行低溫固相外延再生長(SPER)退火步驟?，F(xiàn)在從中心區(qū)54向外生長單晶半導(dǎo)體，形成摻雜的單晶源和漏區(qū)56，58。調(diào)節(jié)再生長時間以使僅得到幾個nm的再生長，典型地為3-10nm。模擬顯示最優(yōu)化再生長取決于柵極長度Lg，而且應(yīng)該是Lg/6加上1到3nm。
在這個步驟后，在摻雜的單晶區(qū)56、58和中心溝道區(qū)54之間得到了高突變(＜2nm/decate)、高活性(＞3×1020cm-3)的小結(jié)。
然后制造襯墊60，留下如圖7中所示的器件。
在所示實施例中，然后進(jìn)行硅化工藝，通過在分離步驟或單一步驟中沉積金屬和進(jìn)行硅化，消耗了剩下的非晶硅的整個厚度。這得到了硅化的源和漏接觸區(qū)62、64。圖7中示出了得到的結(jié)構(gòu)，其與圖5中示出的結(jié)構(gòu)的不同在于圖5的金屬被圖8中的硅化物取代了。
由于硅化工藝，在非晶硅中的摻雜劑將會被推入激活的單晶區(qū)56、58，進(jìn)一步增加了這些區(qū)中的摻雜，改善了器件的性能。
由于串連電阻的顯著減小，該結(jié)構(gòu)可以大幅度提高電流驅(qū)動。該方法在溝道和金屬之間形成了高突變結(jié)，由此顯著地把在關(guān)閉狀態(tài)下的漏電流提高了兩個數(shù)量級。
可選擇地，如在第一實施例中一樣，第二實施例的工藝可以繼續(xù)進(jìn)行，用金屬代替非晶區(qū)，產(chǎn)生類似于圖4的結(jié)構(gòu)。
雖然使用硅作為半導(dǎo)體描述了上述實施例，但是利用適當(dāng)摻雜劑，例如Zn和Mn，本發(fā)明也可以應(yīng)用其它的半導(dǎo)體例如GaAs、InP、InSb等。
上述實施例是雙柵結(jié)構(gòu)。通過簡單地從結(jié)構(gòu)中省略下柵極20和柵極絕緣體22，本發(fā)明也適用于僅具有單柵極的FD-SOI結(jié)構(gòu)。
通過閱讀本說明書，其它的變化和修改對本領(lǐng)域的技術(shù)人員會更加清楚。這樣的變化和修改可以包括已經(jīng)在設(shè)計、制造和使用半導(dǎo)體器件中知道的等價和其它特征，其可以在這里附加描述或代替這里描述的特征。雖然在這個申請中已經(jīng)列出了權(quán)利要求到具體的特征組合，應(yīng)當(dāng)理解說明書的范圍也包括任何新穎的特征或這里描述的特征的任何新穎組合，而不論它是否如本發(fā)明一樣解決了任一或所有的相同的技術(shù)問題。申請人給出了這樣的通知，在本申請或者從本申請得到的任何進(jìn)一步的申請的執(zhí)行過程中，新的權(quán)利要求可以被列入到任何這樣的特征和/或者這種特征的組合。
權(quán)利要求
1.一種晶體管，包括限定絕緣體的第一平面化表面(18)的絕緣體襯底(2)；在第一平面化表面(18)上的源(38，62)和漏(40，64)接觸區(qū)域，源和漏接觸區(qū)(38、40、62、64)的總厚度是硅化物或金屬，源和漏接觸區(qū)(38，40，62，64)被橫向隔開；在源和漏接觸區(qū)之間的第一平面化表面(18)上的半導(dǎo)體區(qū)，該半導(dǎo)體區(qū)包括鄰近于源接觸區(qū)(38，62)的激活的源區(qū)(30，56)，鄰近于漏接觸區(qū)(40，64)的激活的漏區(qū)(32，58)，和在激活的源和漏區(qū)(30，32，56，58)之間的溝道區(qū)(34，54)；和在溝道區(qū)上的上絕緣柵極(8)。
2.根據(jù)權(quán)利要求1的晶體管，進(jìn)一步包括在第一平面化表面(18)下面的溝道區(qū)下方的下絕緣柵極(20)。
3.根據(jù)權(quán)利要求1或2的晶體管，其中在激活的區(qū)(30，32，56，58)中的摻雜是至少1019cm-3。
4.根據(jù)前述任一權(quán)利要求的晶體管，其中源和漏接觸區(qū)(38，40)是金屬。
5.一種制造晶體管的方法，包括絕緣體襯底上提供具有在絕緣體(4)上的半導(dǎo)體層(6)的半導(dǎo)體；在半導(dǎo)體層上面限定上絕緣柵極(8)；在柵極的兩側(cè)上的半導(dǎo)體層中注入源和漏區(qū)(24，26)，在上絕緣柵極(8)下面在源和漏區(qū)(24，26)之間留下體區(qū)(34)；在上絕緣柵極(8)的側(cè)面上形成絕緣襯墊(28)；將非晶注入劑注入到源和漏區(qū)以限定半導(dǎo)體層(6)的非晶區(qū)(36)，非晶區(qū)(36)是半導(dǎo)體層(6)的總厚度，除了被柵極(8)或襯墊(28)保護(hù)的部分之外，留下由柵極(8)或襯墊(28)保護(hù)的體區(qū)(34)周圍的激活的源和漏區(qū)(30，32)；使用選擇性蝕刻來除去半導(dǎo)體層(6)的非晶區(qū)(36)；和沉積分別與激活的源和漏區(qū)(30，32)接觸的金屬源和漏接觸(38，40)。
6.根據(jù)權(quán)利要求5的方法，其中襯墊(28)具有5nm或更小的厚度。
7.一種制造晶體管的方法，包括在絕緣體襯底上面提供具有在絕緣體(4)上的半導(dǎo)體層(6)的半導(dǎo)體；在半導(dǎo)體層(6)上面限定上絕緣柵極(8)；將非晶注入劑和摻雜劑注入到源和漏區(qū)中，以使得半導(dǎo)體層的源和漏區(qū)(50，52)非晶化，但除了被柵極(8)保護(hù)的半導(dǎo)體層(6)之外，留下在上絕緣柵極(8)下面在源和漏區(qū)(50，52)之間的單晶體區(qū)(54)；對該結(jié)構(gòu)進(jìn)行退火以從單晶體區(qū)(54)開始再生長摻雜非晶區(qū)的一部分，以形成單晶激活的源和漏區(qū)(56，58)；形成與激活的源和漏區(qū)(56，58)接觸的金屬接觸(62，64)。
8.根據(jù)權(quán)利要求7的方法，其中形成金屬接觸(62，64)的步驟包括使用選擇性蝕刻來除去半導(dǎo)體層(50，52)的非晶部分；和在源和漏區(qū)上沉積金屬接觸(38，40)。
9.根據(jù)權(quán)利要求7的方法，其中形成金屬接觸的步驟包括硅化整個厚度的源和漏區(qū)(50，52)以形成硅化物源和漏接觸區(qū)(62，64)。
10.根據(jù)權(quán)利要求7到9的任意一個的方法，其中對該結(jié)構(gòu)進(jìn)行退火以從單晶體區(qū)開始再生長摻雜非晶區(qū)的一部分的步驟的在500℃到750℃的溫度下進(jìn)行。
11.根據(jù)權(quán)利要求7到10的任意一個的方法，其中注入非晶注入劑和摻雜劑包括注入非晶注入劑到半導(dǎo)體層(6)中，隨后注入摻雜劑到半導(dǎo)體層(6)中。
12.根據(jù)權(quán)利要求11的方法，其中以5°和30°之間的傾斜角進(jìn)行注入非晶注入劑到半導(dǎo)體層(6)的步驟。
13.根據(jù)權(quán)利要求7到12的任意一個的方法，其中退火步驟被執(zhí)行一段時間以便重新生長長度從3nm到10nm的單晶激活的源區(qū)(56)和單晶激活的漏區(qū)(58)。
全文摘要
一種在絕緣體上的半導(dǎo)體的半導(dǎo)體器件，具有金屬或硅化物源和漏接觸區(qū)(38，40)，激活的源和漏區(qū)(30，32)和體區(qū)(34)。該結(jié)構(gòu)可以是雙柵極SOI結(jié)構(gòu)或完全耗盡(FD)的SOI結(jié)構(gòu)。通過使用襯墊(28)和用接觸區(qū)代替了半導(dǎo)體層的整個厚度的工藝，得到了銳利的層間和低電阻。
文檔編號H01L21/336GK1969391SQ200580019318
公開日2007年5月23日 申請日期2005年6月6日 優(yōu)先權(quán)日2004年6月12日
發(fā)明者R·敘爾迪努, G·多恩波斯, Y·波諾馬雷夫, J·羅 申請人:皇家飛利浦電子股份有限公司