專利名稱：具有電路焊盤的器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及用于毫米波頻率范圍內(nèi)的電路工作的芯片上電路焊盤，以及具體涉及為了改進(jìn)襯底感應(yīng)損耗在有損耗襯底上使用的芯片上電路焊盤。
背景技術(shù)：
毫米波頻率范圍內(nèi)工作的電子產(chǎn)品可以基于砷化鎵(GaAs)或磷化銦(InP)半導(dǎo)體技術(shù)，以提供諸如個人區(qū)域網(wǎng)絡(luò)和汽車?yán)走_(dá)的應(yīng)用所需的速度和功率。但是，為了降低成本和功率損耗，要求顯著地減小基于這些砷化鎵(GaAs)或磷化銦(InP)的半導(dǎo)體產(chǎn)品的系統(tǒng)尺寸。
已經(jīng)表明硅鍺(SiGe)工藝技術(shù)被很好地定位于提供毫米波頻率范圍內(nèi)的速度和功率解決辦法，例如用于高度集成的無線電電路。但是，標(biāo)準(zhǔn)的硅襯底通常具有較低的電阻率，因此在毫米波頻率下，該襯底可能極大地影響芯片上互連的信號損失。因此，在毫米波頻率下，根據(jù)輸入/輸出連接的物理尺寸，有損耗襯底可能極大地影響輸入/輸出連接(IO)的信號損失。
輸入/輸出連接如芯片上電路焊盤被設(shè)計用于較低的頻率操作。圖1A-B分別示出了在襯底上設(shè)置的芯片上電路焊盤的示例性實施例的前視圖和側(cè)視圖。如圖1A-B所示，芯片上電路焊盤可以由具有八邊形形狀的頂部金屬板110構(gòu)成。應(yīng)該意識到該焊盤是足夠大的，如100×100μm，以提供用于引線接合或倒裝芯片球封裝的空間結(jié)構(gòu)。
如圖1A-B所示，電路焊盤110被設(shè)置在襯底100上，其中在電路焊盤110下面設(shè)置固體金屬屏蔽件112，以減小由襯底100引起的損耗。在圖1A-B所示的實施例中，在襯底100上提供電路焊盤110和金屬屏蔽件112之間的間隔h1，以及該間隔被最大化，以使電路焊盤110和金屬屏蔽件112之間形成的寄生電容最小。亦即，當(dāng)間隔h1增加時，寄生電容減小。
如圖1A-B所示，設(shè)置饋電線114，以將焊盤結(jié)構(gòu)連接到芯片上電路，如輸入緩沖器或輸出驅(qū)動器。在一般的通信系統(tǒng)中，該結(jié)構(gòu)可以是低噪聲放大器或功率放大器。

發(fā)明內(nèi)容
在毫米波頻率范圍內(nèi)工作，如在圖1A-B的示例性實施例中在芯片上電路焊盤正下方直接設(shè)置固體金屬屏蔽件通常是不希望的，因為該結(jié)構(gòu)的大寄生電容。
由此，根據(jù)本發(fā)明的各個示例性實施例，提供改進(jìn)的屏蔽電路焊盤，其中通過包括分路(shunt)傳輸線分支(stub)消除了寄生電容?？梢园ň€分支，以有效地避免焊盤電容，以及組合結(jié)構(gòu)僅僅表示芯片外電源和芯片上電路之間的高阻抗節(jié)點。這樣，屏蔽件不以任何方式影響電路性能，并可以使用而不用進(jìn)一步考慮減小在毫米波應(yīng)用中的襯底感應(yīng)損耗。
根據(jù)本發(fā)明的各個示例性實施例，提供一種器件，包括襯底，位于襯底上的電路焊盤，位于電路焊盤下的屏蔽件，以及連接到電路焊盤的分路傳輸線分支。
根據(jù)本發(fā)明的各個示例性實施例，提供一種消除寄生電容的方法。
根據(jù)這些示例性實施例，該方法包括以下步驟確定焊盤電容，確定將要連接到電路焊盤的所需線分支長度，輸入外部電源或負(fù)載阻抗，以及提供外部電源或負(fù)載阻抗作為芯片上饋電線的阻抗。
根據(jù)本發(fā)明的各個示例性實施例，獲得用于毫米波應(yīng)用的受控阻抗。亦即，由于調(diào)諧電路焊盤表示高阻抗節(jié)點，在工作的頻帶中電路焊盤可以被認(rèn)為是電透明的。因此芯片外負(fù)載或電源阻抗不以任何方式改變以及在至饋電線的輸入處將被看到。亦即，如果以這樣的方式選擇芯片上饋電線，以使芯片上饋電線具有與芯片外電源或負(fù)載阻抗相同的特性線阻抗，那么芯片外電源或負(fù)載阻抗在它被連接到芯片上電路的饋電線的另一端也可以看到。該阻抗將與饋電線的長度無關(guān)。因此饋電線的長度無關(guān)緊要和在任意阻抗匹配網(wǎng)絡(luò)中不必考慮。
因此，根據(jù)本發(fā)明的各個示例性實施例，饋電線的長度可以具有將芯片上電路連接到電路焊盤所需的任意長度。
根據(jù)本發(fā)明的各個示例性實施例，可以最小化電路焊盤和屏蔽件之間的間距，而對芯片上電路沒有任何損害。
通過結(jié)合附圖閱讀的示例性實施例的以下詳細(xì)描述，將描述或顯而易見本發(fā)明的這些及其他示例性實施例、方面、目的、特點和優(yōu)點。


圖1A-B分別示出了在襯底上設(shè)置的芯片上電路焊盤的示例性公知實施例的前視圖和側(cè)視圖。
圖2A-B分別示出了根據(jù)本發(fā)明在襯底上設(shè)置的具有分路傳輸線分支的芯片上電路焊盤的示例性實施例的前視圖和側(cè)視圖。
圖3示出了為差分焊盤結(jié)構(gòu)結(jié)合兩個電路焊盤的本發(fā)明的一個示例性實施例。
圖4示出了使用引線接合技術(shù)在示例性半導(dǎo)體集成電路封裝中集成的根據(jù)本發(fā)明的一個示例性實施例的示例性襯底。
圖5示出了使用倒裝芯片接合技術(shù)在又一示例性半導(dǎo)體集成電路封裝中集成的根據(jù)本發(fā)明的一個示例性實施例的示例性襯底。
圖6說明根據(jù)本發(fā)明的示例性實施例消除寄生電容的示例性方法的流程圖。
具體實施例方式
圖2A-B分別示出了根據(jù)本發(fā)明的示例性實施例，在襯底上設(shè)置的示例性芯片上電路焊盤和與其連接的傳輸線分支的前視圖和側(cè)視圖。更具體地說，圖2A和2B說明設(shè)置在有損耗襯底200上的示例性芯片上電路焊盤210和傳輸線分支220，其中圖2A示意地說明襯底200的頂平面圖，圖2B是沿線I-I′圖2A的襯底200的示意性剖面圖。
現(xiàn)在參考圖2A和2B，基于圖1A-B的示例性框架，在襯底200上設(shè)置電路焊盤210。應(yīng)該意識到襯底200可以包括任意適合的材料，包括例如介質(zhì)/絕緣材料，如熔融的硅石(SiO2)、氧化鋁、聚苯乙烯、陶瓷、聚四氟乙烯基襯底、FR4等，或半導(dǎo)體材料，如低或高電阻率的硅或砷化鎵(GaAs)、磷化銦(InP)等。
應(yīng)該意識到根據(jù)本發(fā)明的各個示例性實施例，有損耗襯底可以被用作襯底200，由于無損耗襯底將不需要屏蔽件。因此，該示例性實施例能夠使用廉價的有損耗襯底。
還應(yīng)該意識到，根據(jù)本發(fā)明的各個示例性實施例，電路焊盤210可以是非常寬的頻帶，不在極低的頻率，如DC至100GHz，但是在足夠?qū)捯愿采w一般通信系統(tǒng)的工作頻帶的頻帶范圍內(nèi)。例如，在各個實施例中，帶寬可以覆蓋50至70GHz。
如圖2A-B所示，電路焊盤210設(shè)有與其連接的傳輸線分支220。在圖2A-B所示的示例性實施例中，在電路焊盤210和傳輸線分支220下設(shè)置金屬屏蔽件212。金屬屏蔽件212被設(shè)置在電路焊盤210和傳輸線分支220下，間隔h2，以減小由有損耗襯底200引起的電路焊盤210的損耗。電路焊盤210和傳輸線分支220連同金屬屏蔽件212一起可以形成為襯底200的頂金屬層的一部分。
由于傳輸線分支220的增加，代替圖1A-B中的作為屏蔽件120的正方形形狀的屏蔽件，使用圖2A-B的屏蔽件212，其包括傳輸線分支220下的突出部分。但是，應(yīng)該意識到根據(jù)本發(fā)明的各個示例性實施例，屏蔽件212不局限于圖2A-B所示的示例性形狀，可以使用提供屏蔽功能以屏蔽電路焊盤210和傳輸線分支220的任意形狀。
如圖2A所示，設(shè)置饋電線214，以提供到電路焊盤210的芯片上饋電。饋電線214被設(shè)置為將焊盤結(jié)構(gòu)連接到作為輸入緩沖器或輸出驅(qū)動器的芯片上電路。在一般的通信系統(tǒng)中，該焊盤結(jié)構(gòu)可以是低噪聲放大器或功率放大器。在毫米波頻率下，饋電線214可以由具有特性阻抗(Z0)的傳輸線制成，以使信號分散或不需要的反射最小?？梢赃x擇饋電線214的尺寸，如長度和寬度，以與焊盤電容結(jié)合，獲得外部芯片外電源與集成的芯片上電路的最佳阻抗匹配。應(yīng)該意識到對于特定的電路，為了獲得阻抗匹配，可能需要附加的匹配元件，如電容器、電感器或傳輸線。
根據(jù)本發(fā)明的各個示例性實施例，傳輸線分支220被分路，以消除不需要的寄生電容，從而減小由有損耗襯底引起的損耗。由此，寄生電容可以被消除，與電路焊盤210和屏蔽件212之間的間隔h2無關(guān)。因此，間隔h2可以被最小化，以在半導(dǎo)體后段制程的金屬疊層內(nèi)實現(xiàn)有效的屏蔽。例如，可以選擇更靠近電路焊盤210的較厚的金屬層，如銅層，以提供較低的電阻性接地屏蔽。
如圖2B所示，在端部傳輸線分支220可以通過電容器230或直過孔，被短路至接地屏蔽件212。應(yīng)該意識到在輸入和輸出信號被AC耦合的應(yīng)用中可以使用簡單的過孔，以及在DC耦合輸入/輸出信號的情況下，為了防止短路，分路電容器是希望的。
如所述，通過使傳輸線分支220短路，在毫米波頻率下，不需要的寄生電容被減小至零或被消除。在這種毫米波頻率下，分路傳輸線分支220的長度可以被選擇為在具有足夠帶寬的工作的中心頻率下該結(jié)構(gòu)具有真正的阻抗。該調(diào)諧(tuning)使電路焊盤210在中心頻率下電透明。該頻率進(jìn)一步遠(yuǎn)離其中心頻率，電路焊盤210將更不透明。但是，由于焊盤和分支電容具有極低的品質(zhì)因子，因此該組合結(jié)構(gòu)可以具有非常寬的帶寬。因此具有相似特性阻抗的芯片上傳輸線可以被連接到電路焊盤210，以將輸入/輸出信號傳送到芯片上任意位置，而不需要重新匹配該阻抗。
根據(jù)本發(fā)明的各個示例性實施例，獲得用于毫米波應(yīng)用的受控阻抗。亦即，由于調(diào)諧電路焊盤210表示高阻抗節(jié)點，在工作的頻帶中電路焊盤210可以被認(rèn)為是電透明的。因此芯片外負(fù)載或電源阻抗不以任何方式改變以及在至饋電線214的輸入處將被看到。
在各種應(yīng)用中，外部芯片外電源或負(fù)載阻抗可以被選為50Ω。如果以這樣的方式選擇芯片上饋電線214，以使芯片上饋電線214具有與芯片外電源或負(fù)載阻抗相同的50Ω特性線路阻抗，那么芯片外電源或負(fù)載阻抗在它被連接到芯片上電路的饋電線214的另一端處也可以看見。該阻抗將與饋電線214的長度無關(guān)，如果傳輸線的輸入是如在現(xiàn)有技術(shù)焊盤中的電容性的，通常不是該情況。因此饋電線214的長度無關(guān)緊要和不必考慮任意阻抗匹配網(wǎng)絡(luò)。在實際芯片布圖中，由于饋電線214的長度可以具有將芯片上電路連接到電路焊盤210需要的任意長度，因此該設(shè)計是非常方便的。
應(yīng)該意識到，根據(jù)本發(fā)明的各個示例性實施例，選擇傳輸線分支220的長度，以使焊盤電容諧振(resonated)。亦即，不同的電路焊盤210需要較長的或較短的分支220。
圖3示出了兩個電路焊盤被結(jié)合以形成差分焊盤結(jié)構(gòu)的本發(fā)明的示例性實施例。在圖3所示的示例性實施例中，差分電路設(shè)有接地-信號-接地結(jié)構(gòu)，廣泛的用于毫米波應(yīng)用。但是，應(yīng)該意識到本發(fā)明的實施例不局限于該接地-信號-接地結(jié)構(gòu)，根據(jù)本發(fā)明可以應(yīng)用其他結(jié)構(gòu)。
如圖3所示，在襯底300上設(shè)置電路焊盤310和350，具有分別與其連接的分路分支320和360。傳輸線可以通過分別在其處設(shè)置的電容器330和370在端部短路。在圖3所示的示例性實施例中，分支320和360被彎曲，以減小空間使用。但是，應(yīng)該意識到本發(fā)明的示例性實施例不局限于任意特定的結(jié)構(gòu)。
在電路焊盤310和350以及分支320和360下分別設(shè)置金屬屏蔽件312和352。如圖3所示，屏蔽312和352的形狀由電路焊盤310和350以及分支320和360的形狀決定。
在圖3所示的示例性實施例中，在接地-信號-接地結(jié)構(gòu)中設(shè)置電路焊盤310和350，其中在接地焊盤342，344和346之間另外地設(shè)置電路焊盤310和350。
為了說明，將特別參考半導(dǎo)體集成電路封裝中的襯底和這種襯底的集成描述本發(fā)明的示例性實施例。但是，應(yīng)當(dāng)理解，本發(fā)明更廣泛地用于適合于給定應(yīng)用和/或工作頻率的襯底的任意集成。
更具體地說，圖4說明在半導(dǎo)體集成電路封裝中集成的根據(jù)本發(fā)明的示例性實施例的示例性襯底的集成。如圖4所示，襯底400是通過引線接合集成在電路封裝中的芯片。通常，在半導(dǎo)體制造中通常使用接合，用于使芯片與襯底互連，以提供用于功率和信號分配的電子路徑。如圖4所示，提供引線接合，以將襯底400上的電路焊盤410和450以及接地焊盤442，444和446連接到引線框4000。
在圖4所示的示例性實施例中，接地焊盤442，444和446分別通過引線元件481，483和485連接到接地的引線框4000，以提供接地連接。電路焊盤410和450分別通過引線元件482和486連接到連接焊盤4800和4810，以分別提供正和負(fù)電子路徑。
在圖4所示的示例性實施例中，引線元件481-486在一端連接到襯底400的表面和在另一端連接到引線框4000的表面。應(yīng)當(dāng)理解本發(fā)明不局限于圖4所示的引線接合結(jié)構(gòu)，可以使用其他結(jié)構(gòu)，如倒裝芯片球接合。
例如，圖5說明在半導(dǎo)體集成電路封裝中的根據(jù)本發(fā)明的示例性實施例的襯底的又一種集成。
更具體地說，圖5說明通過倒裝芯片球接合在電路封裝中集成的作為芯片的襯底500，以提供用于功率和信號分配的電子路徑。如圖5所示，提供倒裝芯片球接合，以將襯底500上的電路焊盤510和550以及接地焊盤542，544和546連接到引線框5000(圖中未示出)。
在圖5所示的示例性實施例中，接地焊盤542，544和546分別通過接地球581，583和585連接到接地引線框5000，以提供接地連接。電路焊盤510和550分別連接到正和負(fù)信號球582和586，以分別提供正和負(fù)電子路徑。
應(yīng)當(dāng)意識到根據(jù)本發(fā)明的示例性實施例的襯底可以被封裝作為在相對較小的封裝中集成的集成電路芯片，以構(gòu)成射頻(RF)或無線通信芯片。例如，圖4和5可以是集成地封裝天線和集成電路芯片、芯片到另一芯片或僅僅一個芯片到其封裝的示意性透視圖。在此情況下，電路焊盤能夠?qū)⑻炀€如偶極天線連接到集成天線饋電網(wǎng)絡(luò)如連接到集成電路芯片的集成電路的差分饋電。饋電網(wǎng)絡(luò)框架根據(jù)例如給定應(yīng)用希望的阻抗和/或?qū)⑴c芯片連接的器件的類型而改變。
應(yīng)當(dāng)理解，圖4-5的示例性實施例僅僅是說明封裝襯底的實施例，基于在此的教導(dǎo)，所屬領(lǐng)域的普通技術(shù)人員可以容易地想到其他框架。
圖6說明根據(jù)本發(fā)明的示例性實施例消除寄生電容的示例性方法的流程圖。從步驟600開始，控制進(jìn)行至步驟610，其中電路焊盤被輸入到用于消除寄生電容的調(diào)諧系統(tǒng)。接下來，在步驟620中，確定焊盤電容。應(yīng)該意識到焊盤電容可以通過電磁模擬或測量來確定。然后控制進(jìn)行至步驟630。
在步驟630中，確定被連接到電路焊盤所需的分支長度。應(yīng)該意識到，根據(jù)本發(fā)明的各個示例性實施例，可以使用分析計算或模擬器中的電傳輸線模型來發(fā)現(xiàn)所需的分支長度。應(yīng)該意識到，根據(jù)本發(fā)明的各個示例性實施例，選擇傳輸線分支的長度，以使焊盤電容諧振。
接下來，在步驟640中，輸入外部電源或負(fù)載阻抗。如上所述，在各個應(yīng)用中，外部芯片外電源或負(fù)載阻抗可以被選為50Ω。然后，在步驟650中，提供外部電源或負(fù)載阻抗作為用于芯片上饋電線的阻抗。因此，如果以這樣的方式選擇芯片上饋電線，以使芯片上饋電線具有與芯片外電源或負(fù)載阻抗相同的50Ω特性線阻抗，那么芯片外電源或負(fù)載阻抗在它被連接到芯片上電路的饋電線的另一端處可以看到。該阻抗將與饋電線的長度無關(guān)，因此饋電線的長度無關(guān)緊要以及在任意阻抗匹配網(wǎng)絡(luò)中不必考慮。
然后控制進(jìn)行至步驟660，工序結(jié)束。
應(yīng)該理解根據(jù)本發(fā)明的封裝中的襯底和襯底的集成能夠用于大量的應(yīng)用，如集相控陣列系統(tǒng)、個人區(qū)域網(wǎng)絡(luò)、雷達(dá)饋電、由于冗余的高可靠性、點對點系統(tǒng)等。而且，根據(jù)本發(fā)明的集成電路芯片封裝的使用節(jié)省大量空間、尺寸、成本和重量，這些是任意民用或軍用的實際額外支出。
盡管在此參考用于說明的附圖描述了示例性實施例，但是應(yīng)當(dāng)理解本發(fā)明不局限于那些精確的實施例，在不脫離本發(fā)明的范圍的情況下，所屬領(lǐng)域的技術(shù)人員在此可以實現(xiàn)多種其他改變和改進(jìn)。
權(quán)利要求
1.一種器件，包括襯底；所述襯底上的電路焊盤；所述電路焊盤下的屏蔽件；以及連接到所述電路焊盤的分路傳輸線分支。
2.根據(jù)權(quán)利要求1的器件，其中所述襯底包括有損耗襯底。
3.根據(jù)權(quán)利要求1的器件，其中所述器件在毫米波應(yīng)用中提供。
4.根據(jù)權(quán)利要求1的器件，其中所述分路傳輸線分支消除寄生電容。
5.根據(jù)權(quán)利要求4的器件，其中所述分路傳輸線分支被短路到所述屏蔽件。
6.根據(jù)權(quán)利要求5的器件，其中所述分路傳輸線分支通過電容器或直過孔之一被短路到所述屏蔽件。
7.根據(jù)權(quán)利要求1的器件，還包括在所述電路焊盤和所述屏蔽件之間的間隔，其中所述間隔被最小化。
8.根據(jù)權(quán)利要求1的器件，還包括受控阻抗。
9.根據(jù)權(quán)利要求8的器件，還包括至所述電路焊盤的饋電線，其中所述饋電線包括與芯片外負(fù)載阻抗相同的特性線阻抗。
10.根據(jù)權(quán)利要求1的器件，還包括第二襯底，所述第二襯底上的第二電路焊盤，所述第二電路焊盤下的第二屏蔽件，以及連接到所述第二電路焊盤的第二分路傳輸線分支，其中所述器件包括差分焊盤結(jié)構(gòu)。
11.一種集成電路封裝，包括集成芯片；所述集成芯片上的接地焊盤；所述集成芯片上的電路焊盤；所述電路焊盤下的屏蔽件；連接到所述電路焊盤的分路傳輸線分支；以及連接到所述集成芯片上的所述電路焊盤和所述接地焊盤的引線框。
12.根據(jù)權(quán)利要求11的集成電路芯片，其中所述引線框通過引線接合和倒裝芯片球接合之一連接到所述電路焊盤和所述接地焊盤。
13.一種方法，包括以下步驟提供電路焊盤；確定將要連接到所述電路焊盤的傳輸線分支的長度；以及確定至所述電路焊盤的饋電線的阻抗，其中芯片上饋電線具有與芯片外負(fù)載阻抗相同的特性線阻抗。
14.根據(jù)權(quán)利要求13的方法，還包括確定所述電路焊盤的電容的步驟。
15.根據(jù)權(quán)利要求14的方法，其中選擇所述傳輸線分支的長度，以使所述電路焊盤的電容諧振。
16.根據(jù)權(quán)利要求13的方法，其中所述芯片外負(fù)載阻抗在連接到芯片上電路的饋電線的端部可以看到。
17.根據(jù)權(quán)利要求13的方法，其中消除了寄生電容。
18.根據(jù)權(quán)利要求13的方法，其中所述饋電線的阻抗與所述饋電線的長度無關(guān)。
19.根據(jù)權(quán)利要求13的方法，其中應(yīng)用毫米波應(yīng)用。
20.根據(jù)權(quán)利要求13的方法，還包括在所述電路焊盤下提供屏蔽件，以及最小化所述電路焊盤和所述屏蔽件之間的間隔。
全文摘要
本發(fā)明提供了屏蔽的電路焊盤，其中通過包括分路傳輸線分支消除了寄生電容，分路傳輸線分支減小了毫米波應(yīng)用中的襯底感應(yīng)損耗。電路焊盤位于襯底上，屏蔽件位于電路焊盤下，以及分路傳輸線分支連接到電路焊盤。由此，獲得用于毫米波應(yīng)用的受控阻抗。然后最小化了電路焊盤和屏蔽件之間的間隔。
文檔編號H01L23/522GK1819167SQ200610000320
公開日2006年8月16日 申請日期2006年1月4日 優(yōu)先權(quán)日2005年1月5日
發(fā)明者B·A·弗洛伊德, U·R·法伊弗, S·K·雷諾茲 申請人:國際商業(yè)機(jī)器公司