專利名稱：半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，特別涉及一種互補金屬氧化物半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件為了達到更快的運算速度、更大的數(shù)據(jù)存儲量以及更多的功能，半導(dǎo)體晶片朝向更高的元件密度、高集成度方向發(fā)展，CMOS器件的柵極變得越來越細且長度變得較以往更短。為了避免短溝效應(yīng)和得到最大漏極電流，柵極氧化層的厚度通常做得越來越薄。采用較薄的柵極氧化層的厚度，可以增強柵電極與溝道載流子的耦合，使得晶體管特性更接近長溝器件。由于漏極電流和柵電容大約成正比，所以減薄柵氧化層厚度也有利于深亞微米工藝。例如在65nm及以下的工藝技術(shù)中，柵極氧化層的厚度已經(jīng)達到了大約10～12左右。
申請?zhí)枮?00310102359.1的中國專利申請介紹了一種場效應(yīng)晶體管的柵極結(jié)構(gòu)制造方法。CMOS器件的制造工藝首先是在硅襯底上形成場氧化絕緣層，例如氧化硅膜和氮化硅膜，圖案化絕緣層并通過光刻和刻蝕工藝在絕緣層上形成開口，開口具有與界定出有源區(qū)的隔離區(qū)相對應(yīng)的形狀。通過利用氮化硅膜作為掩膜，刻蝕硅襯底以形成隔離溝槽，然后利用化學(xué)氣相淀積(CVD)等方法沉積如氧化硅膜的絕緣層，以將該絕緣層埋入或者嵌入隔離溝槽中。利用化學(xué)機械研磨方法(CMP)將沉積在氮化硅膜上的不必要的絕緣膜去除。在接下來的工藝步驟中，去除用作掩膜的氮化硅膜，并且進行必要的離子注入。之后，在有源區(qū)的表面上形成柵極氧化膜和多晶硅膜。利用光刻膠圖案通過各向異性刻蝕工藝將柵極氧化膜和多晶硅膜圖案化，以形成被絕緣的柵電極。通過高精度的圖案化能夠形成具有極短柵極長度的柵電極。在離子被注入柵電極兩側(cè)的區(qū)中以形成擴展區(qū)之后，沉積如氧化硅膜的絕緣膜并進行各向異性刻蝕以形成側(cè)壁間隔層。通過利用柵電極和側(cè)壁間隔層作為掩膜，進行離子注入以形成高雜質(zhì)濃度的或深的源/漏極區(qū)和防止短溝道效應(yīng)的LDD(低摻雜漏區(qū))，然后進行退火以激活注入的雜質(zhì)離子形成源極和漏極。
在柵極氧化層的刻蝕中通常采用等離子體刻蝕工藝，在反應(yīng)室內(nèi)通入刻蝕氣體，例如氧氣和氬氣的混合氣體。在一定的溫度和壓力下，利用高頻功率源以一定的功率提供高頻電壓，在等離子體生成空間中使氧氣電離生成高能量氧等離子體，由高能氧等離子體轟擊晶片表面的柵極氧化層，達到刻蝕柵極氧化層的目的。在傳統(tǒng)的多晶硅柵極的刻蝕工藝中，由于高頻功率源以連續(xù)的方式輸出高頻電壓，氧離子連續(xù)轟擊柵極氧化層，極易使氧離子穿過柵極氧化層，進入到有源區(qū)和LDD區(qū)域，使柵極氧化層以下的硅也變成了氧化硅，在后續(xù)的濕法HF清洗工藝中被去除，從而不可避免地產(chǎn)生凹陷。圖2為傳統(tǒng)刻蝕工藝產(chǎn)生凹陷的示意圖。如圖2所示，襯底100上的有源區(qū)和LDD區(qū)域產(chǎn)生了凹陷，這種凹陷大約為20-40的深度。對傳統(tǒng)的技術(shù)節(jié)點，例如0.13um器件，柵極氧化層厚度大約70-200，該20-40的凹陷對于0.13um的CMOS器件來說不會影響器件的性能。然而，對于65nm乃至45nm的制造工藝，柵極氧化層的厚度只有10左右，氧等離子體不客避免地會穿透柵極氧化層而使下面的有源區(qū)和LDD區(qū)域產(chǎn)生大約20的凹陷深度，器件性能將嚴重降低，LDD的深度將難以控制。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法，通過在刻蝕柵極氧化層時等離子源采用脈沖輸出功率的方式對柵極氧化層的進行刻蝕，以解決現(xiàn)有技術(shù)中等離子體穿透柵極氧化層而使其下面的有源區(qū)和LDD區(qū)域產(chǎn)生凹陷的問題。
為達到上述目的，本發(fā)明提供的半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法，包括e.在反應(yīng)室內(nèi)提供一半導(dǎo)體襯底，在襯底上形成柵極介質(zhì)層；f.在柵極介質(zhì)層上形成柵極層，在柵電極層上形成掩膜層，g.通入刻蝕氣體刻蝕多晶硅柵極層；h.等離子源采用脈沖輸出功率的方式刻蝕柵極介質(zhì)層。
所述等離子源的輸出功率范圍為200-2000W。
所述等離子源輸出功率的時間范圍占整個刻蝕時間范圍的百分比為5％-90％。
所述反應(yīng)室內(nèi)的壓力為5mT-100mT。
保持所述襯底的溫度在20-80℃之間。
所述所述柵極層為多晶硅柵極層。
所述柵極介質(zhì)層至少包括氧化硅或氮氧化硅。
所述刻蝕氣體至少包括下列氣體中的一種氧氣O2、氮氣N2、氬氣Ar、氦氣He和氖氣Ne。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明的柵極結(jié)構(gòu)的制造方法在刻蝕柵極氧化層時，等離子源采用脈沖輸出功率的方式對柵極氧化層的進行刻蝕，使得等離子體在柵極氧化層上的刻蝕作用得到控制和緩沖。在對極薄柵極氧化層進行刻蝕的過程中，能夠精確控制刻蝕的深度，在柵極氧化層刻蝕中能夠完全消除在有源區(qū)和LDD區(qū)域產(chǎn)生凹陷的現(xiàn)象。本發(fā)明的柵極結(jié)構(gòu)的制造方法通過使用脈沖等離子刻蝕的方式，等離子源輸出功率的時間寬度占整個脈沖周期的比例可以任意調(diào)整，也就是說在整個刻蝕階段，等離子體刻蝕柵極氧化層的時間間隔可以任意設(shè)置。本發(fā)明的柵極結(jié)構(gòu)的制造方法對于在65nm及以下的工藝節(jié)點精確控制柵極氧化層的厚度非常有效，刻蝕深度能夠完美地停止在柵極氧化層表面而不會對有源區(qū)表面造成任何凹陷。


圖1為半導(dǎo)體器件柵極結(jié)構(gòu)示意圖；圖2為采用現(xiàn)有刻蝕工藝刻蝕后的柵極結(jié)構(gòu)示意圖；圖3為采用本發(fā)明柵極結(jié)構(gòu)的制造方法刻蝕后的柵極結(jié)構(gòu)示意圖；圖4為等離子體脈沖輸出方式示意圖。
具體實施例方式
本發(fā)明揭示了一種半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法。對于65nm及以下的柵極氧化層的刻蝕具有很高的精度。本方法可以用來制作超大規(guī)模集成電路(ULSI)柵極氧化層極薄的半導(dǎo)體器件。
本發(fā)明也包括場效應(yīng)晶體管的制作方法，比如互補型金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體管，這種場效應(yīng)晶體管包含金屬柵電極和超薄柵極介質(zhì)層(比如10-20)。圖1為半導(dǎo)體器件柵極結(jié)構(gòu)示意圖。如圖1所示，在襯底100上形成柵極氧化層110和柵電極層120。工藝流程包含了在柵極制作工藝過程中，在薄膜層上所做的工藝。光刻工藝及其子工藝(比如曝光、涂膠、清洗基片等)都屬于常規(guī)工藝。首先在襯底100上生長場效應(yīng)晶體管的結(jié)構(gòu)層，生長完晶體管結(jié)構(gòu)層后利用離子注入的方法形成的有源區(qū)，其中有源區(qū)中包括源區(qū)和輕摻雜漏區(qū)(LDD)，用于防止短溝效應(yīng)。每個晶體管的源區(qū)和漏區(qū)都由溝道隔開。結(jié)構(gòu)層包括多晶硅柵電極120和柵極介質(zhì)層110。一般，柵電極層120采用摻雜多晶硅材料，厚度500-6000。柵電極層120可至少包括一種金屬(比如鈦Ti，鉭Ta，鎢w等)以及金屬化合物(比如氮化鈦TiN，氮化鉭TaN，氮化鎢WN等)。柵極介質(zhì)層110通常采用二氧化硅(SiO2)、氮氧化硅SiON等材料或其組合。作為選擇，介質(zhì)層110可包括高K材料。在本文中，介電常數(shù)超過4.0的介質(zhì)是指高K材料。本實施例中柵極介質(zhì)層110采用二氧化硅材料，厚度10-20。值得注意的是，在不同的實施例中，柵極介質(zhì)層110可以采用不同的材料，采用不同的厚度。柵極介質(zhì)層110的生長方法可以是任何常規(guī)真空鍍膜技術(shù)，比如原子沉積(ALD)、物理氣相淀積(PVD)、化學(xué)氣相淀積(CVD)、等離子體增強型化學(xué)氣相淀積(PECVD)等等。
在柵電極層120上形成掩模層用作刻蝕阻擋層，刻蝕并去除柵電極層120。柵極介質(zhì)層110被用作腐蝕停止層。采用等離子體刻蝕工藝，工藝的持續(xù)時間根據(jù)刻蝕時間，等離子體的特定反射波長，激光干涉，以及其它技術(shù)來控制。為刻蝕柵電極層120，刻蝕劑采用氣體混合物，混合氣體可以包括比如氯氣Cl2、氧氣O2、氮氣N2、氦氣He和氧氣O2的混合氣體，或者氦氣-氧氣He-O2，以及惰性氣體或其混合氣體(比如氫氣Ar、氖氣Ne、氦氣He等等)，或其組合。這種刻蝕柵電極用的刻蝕劑對于柵極介質(zhì)110(比如SiO2、SiON、高K介質(zhì))而言，具有很高的腐蝕選擇性。在刻蝕期間，刻蝕的方向性可以通過控制陰極(也就是襯底)偏壓功率來實現(xiàn)。通過控制偏壓功率可以控制柵電極120的刻蝕時間。在本實施例中，反應(yīng)室內(nèi)通入刻蝕劑氣體流量50-400sccm，襯底溫度控制在20℃和90℃之間，腔體壓力為4-80mTorr，等離子源輸出功率1000W。
柵極介質(zhì)層110采用氧化硅材料，刻蝕時的刻蝕劑包括氯氣Cl2、氧氣O2、氮氣N2、氦氣He和氧氣O2的混合氣體，或者氦氣一氧氣He-O2，以及惰性氣體或其混合氣體(比如氫氣Ar、氖氣Ne、氦氣He等等)，或其組合。流量為40-80sccm，等離子源輸出功率200-2000W，襯底溫度控制在20℃和80℃之間，腔體壓力為5-50mTorr。在傳統(tǒng)的刻蝕工藝中，柵極氧化層110在刻蝕時，等離子源的輸出功率是連續(xù)的，也就是說等離子對襯底表面的刻蝕是連續(xù)的。等離子體極易穿透柵極氧化層110而進入柵極氧化層下面的硅襯底100中的有源區(qū)和LDD區(qū)域，經(jīng)刻蝕后的HF清洗工藝，不可避免的會在硅襯底100表面的有源區(qū)和LDD區(qū)域出現(xiàn)凹陷的剖面輪廓(如圖2所示)，這種凹陷會達到20-40。對于90nm和以上的工藝，20的凹陷對器件性能的影響并不顯著。然而，對于65nm及以下的工藝來說，柵極氧化層110的厚度只有大約10～12。20的凹陷將導(dǎo)致輕摻雜漏區(qū)(LDD)深度的變化和導(dǎo)致短溝道效應(yīng)，降低器件的性能。本發(fā)明的柵極結(jié)構(gòu)制造方法在刻蝕柵極氧化層110時，等離子源采用脈沖輸出功率的方式，在刻蝕過程中是間斷而不是連續(xù)地輸出等離子對襯底表面的柵極氧化層110進行刻蝕。圖4為等離子體脈沖輸出方式示意圖。如圖4所示，圖4的橫坐標軸表示刻蝕過程所需的時間，縱坐標表示等離子源的輸出功率。在刻蝕階段的周期T中，等離子源的輸出功率采用脈沖輸出的方式，包括輸出周期和停止周期。在輸出周期等離子源輸出等離子體對襯底表面的柵極氧化層進行刻蝕，在停止周期等離子源停止輸出等離子體。而且，輸出周期占整個周期T的百分比可以控制在5-90％，可根據(jù)柵極氧化層的厚度隨意調(diào)整輸出周期所占比例，這樣就可以精確控制等離子源的輸出功率和對柵極氧化層的刻蝕強度，達到控制柵極氧化層刻蝕厚度的目的。
圖3為采用本發(fā)明柵極結(jié)構(gòu)的制造方法刻蝕后的柵極結(jié)構(gòu)示意圖。如圖5所示，本發(fā)明的柵極結(jié)構(gòu)的制造方法在襯底100上刻蝕完成柵極120后，在刻蝕柵極氧化層110時，等離子源采用脈沖輸出功率的方式，輸出等離子對柵極氧化層110的進行刻蝕，使得等離子體在柵極氧化層110上的刻蝕作用得到控制。在對極薄柵極氧化層的刻蝕時，采用如圖4所示的等離子刻蝕方式，使得刻蝕厚度能夠得到精確控制，在柵極氧化層刻蝕中能夠完全消除在有源區(qū)和LDD區(qū)域產(chǎn)生的凹陷現(xiàn)象。對于在65nm及以下的工藝節(jié)點精確控制柵極氧化層的厚度非常有效?？涛g深度能夠完美地停止在柵極氧化層表面而不會對有源區(qū)表面造成任何凹陷。
雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法，包括a.在反應(yīng)室內(nèi)提供一半導(dǎo)體襯底，在襯底上形成柵極介質(zhì)層；b.在柵極介質(zhì)層上形成柵極層，在柵電極層上形成掩膜層，c.通入刻蝕氣體刻蝕多晶硅柵極層；d.等離子源采用脈沖輸出功率的方式刻蝕柵極介質(zhì)層。
2.如權(quán)利要求1所述的方法，其特征在于所述等離子源的輸出功率范圍為200-2000W。
3.如權(quán)利要求1或2所述的方法，其特征在于所述等離子源輸出功率的時間范圍占整個刻蝕時間范圍的百分比為5％-90％。
4.如權(quán)利要求3所述的方法，其特征在于所述反應(yīng)室內(nèi)的壓力為5mT-100mT。
5.如權(quán)利要求3所述的方法，其特征在于保持所述襯底的溫度在20-80℃之間。
6.如權(quán)利要求1所述的方法，其特征在于所述所述柵極層為多晶硅柵極層。
7.如權(quán)利要求1所述的方法，其特征在于所述柵極介質(zhì)層至少包括氧化硅或氮氧化硅。
8.如權(quán)利要求1所述的方法，其特征在于所述刻蝕氣體至少包括下列氣體中的一種氧氣O2、氮氣N2、氬氣Ar、氦氣He和氖氣Ne。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法，包括在反應(yīng)室內(nèi)提供一半導(dǎo)體襯底，在襯底上形成柵極介質(zhì)層；在柵極介質(zhì)層上形成柵電極層，在柵電極層上形成掩膜層，通入刻蝕氣體，利用等離子源輸出等離子體刻蝕多晶硅柵電極層；等離子源采用脈沖輸出功率方式刻蝕柵極介質(zhì)層。本發(fā)明的半導(dǎo)體器件柵極結(jié)構(gòu)的制造方法對于在65nm及以下的工藝節(jié)點精確控制柵極氧化層的厚度非常有效，刻蝕深度能夠完美地停止在柵極氧化層表面而不會對有源區(qū)表面造成任何凹陷。
文檔編號H01L21/311GK101038870SQ20061002466
公開日2007年9月19日 申請日期2006年3月14日 優(yōu)先權(quán)日2006年3月14日
發(fā)明者吳漢明 申請人:中芯國際集成電路制造(上海)有限公司