專利名稱：具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件，尤其涉及一種具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片。
背景技術(shù)：
作為市場上最炙手可熱的半導體材料，氮化鎵材料的應(yīng)用已經(jīng)得到迅猛的發(fā)展。目前，在氮化鎵芯片的制作工藝中，焊接電極直接制作于氮化鎵半導體或者電流擴散層上，其缺點是電極焊接的沖擊力會對氮化鎵芯片結(jié)構(gòu)造成破壞，從而破壞或者影響了整個氮化鎵芯片的功能。為了減少電極焊接的沖擊力對氮化鎵芯片結(jié)構(gòu)造成的影響，業(yè)界采用的一種方式是使用金作為P電極材料，此方案成本較高。另一種方案是增加電極的厚度，希望可以減輕電極焊接對氮化鎵芯片結(jié)構(gòu)的沖擊力，這種方法也增加了制造成本，而且作用不明顯。

發(fā)明內(nèi)容本發(fā)明的目的是解決現(xiàn)有技術(shù)中電極焊接的沖擊力對氮化鎵芯片結(jié)構(gòu)造成破壞的問題，提出一種具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片。
為解決上述問題，本發(fā)明提出的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片包括基層、N型氮化鎵層、有源區(qū)、P型氮化鎵層、電流擴散層、P電極和位于N型氮化鎵層上面的N電極。所述的電流擴散層和P電極之間還設(shè)有可使電流擴散層和P電極導通的第一緩沖層，N型氮化鎵層和N電極之間設(shè)有可使N型氮化鎵層和N電極導通的第二緩沖層。
在本發(fā)明的一個實施例中，所述的基層、N型氮化鎵層、有源區(qū)、P型氮化鎵層、電流擴散層、第一緩沖層和P電極以及N型氮化鎵層、第二緩沖層和N電極分別依次層疊。
所述的第一、第二緩沖層上分別至少設(shè)有一個通孔，所述的P電極通過所述的通孔與電流擴散層接觸，所述的N電極穿過所述的通孔與N型氮化鎵接觸。
也可以在所述的第一緩沖層和第二緩沖層上均勻分布多個通孔，在一較佳實施例中，均勻分布有三個通孔。
所述的第一緩沖層和第二緩沖層材料可以采用二氧化硅也可以采用氮化硅。
作為上述技術(shù)方案的一種變形所述的第一緩沖層與P電極之間還可以設(shè)置有一引導層，該引導層和第一緩沖層將P電極與所述的電流擴散層、P型氮化鎵層和有源區(qū)疊層隔開，并使得P電極位于所述的電流擴散層、P型氮化鎵層和有源區(qū)疊層的一側(cè)，所述的P電極通過該引導層與電流擴散層導通。此時，所述的第一緩沖層被引導至N型氮化鎵層上。
與現(xiàn)有技術(shù)相比，本發(fā)明提出的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片結(jié)構(gòu)，將大部分焊線電極放置于緩沖層之上，使得焊線時大部分溫度和壓力沖擊由緩沖層吸收，提高了焊接可靠性和焊接后的良品率，并可使用鋁合金作為電極，大大降低了芯片制造的成本，而且降低了后段封裝的成本。

下面結(jié)合附圖和實施例對本發(fā)明作詳細的說明，其中圖1是現(xiàn)有技術(shù)氮化鎵半導體芯片截面的示意圖；圖2是本發(fā)明氮化鎵半導體芯片的一個實施例的截面示意圖；圖3是本發(fā)明氮化鎵半導體芯片的另一個實施例的截面示意圖。
具體實施方式請參閱圖1，現(xiàn)有的氮化鎵半導體芯片包括順序疊加的基層1、N型氮化鎵層2、有源區(qū)3、P型氮化鎵層4、電流擴散層5、P電極6和位于N型氮化鎵層2上面的N電極7，此種結(jié)構(gòu)在使用鋁線焊接鋁電極時容易損壞芯片的內(nèi)部結(jié)構(gòu)。
圖2示出了本發(fā)明的一實施例的結(jié)構(gòu)，其主體結(jié)構(gòu)與現(xiàn)有氮化鎵半導體芯片的基本相同，所不同的是本發(fā)明在電流擴散層5和P電極6之間增設(shè)了第一緩沖層8，在N型氮化鎵層2和N電極7之間增設(shè)了第二緩沖層9。
在該實施例中第一緩沖層上設(shè)有一個通孔，P電極6穿過該通孔與電流擴散層5接觸，第二緩沖層9上也設(shè)有一個通孔，N電極7穿過該通孔與N型氮化鎵接觸。
第一、第二緩沖層上也可以設(shè)置多個均勻分布的通孔。在另一實施例中，第一緩沖層和第二緩沖層上可以均勻分布三個通孔。
如圖3所示，在本發(fā)明的又一實施例中，所述的第一緩沖層8與P電極6之間還設(shè)置有一引導層10，該引導層和第一緩沖層8將P電極6與所述的電流擴散層5、P型氮化鎵層4和有源區(qū)3疊層隔開，并使得P電極位于所述的電流擴散層5、P型氮化鎵層4和有源區(qū)3疊層的一側(cè)，所述的P電極通過該引導層10與電流擴散層導通。
此時，第一緩沖層8、引導層10和P電極依次疊加位于N型氮化鎵層2上。這種方案更有效地避免了焊接時對電流擴散層5、P型氮化鎵層4和有源區(qū)疊層內(nèi)部結(jié)構(gòu)的損壞。
本發(fā)明中提出的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其第一緩沖層和第二緩沖層的材料可以采用二氧化硅，也可以采用氮化硅。
經(jīng)實驗證明，本發(fā)明提出的新型結(jié)構(gòu)，大大降低了焊接過程中對芯片的損壞，提高了產(chǎn)品的質(zhì)量；而且P、N電極使用的材料大有擴展，使得氮化鎵半導體芯片的制造成本下降10％以上。
權(quán)利要求
1.一種具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，包括基層、N型氮化鎵層、有源區(qū)、P型氮化鎵層、電流擴散層、P電極以及與N型氮化鎵層連接的N電極，其特征在于所述的電流擴散層和P電極之間還設(shè)有可使電流擴散層和P電極導通的第一緩沖層，N型氮化鎵層和N電極之間設(shè)有可使N型氮化鎵層和N電極導通的第二緩沖層。
2.如權(quán)利要求1所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的第一、第二緩沖層上分別至少設(shè)有一個通孔，所述的P電極通過所述的通孔與電流擴散層接觸，所述的N電極穿過所述的通孔與N型氮化鎵接觸。
3.如權(quán)利要求2所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的第一、第二緩沖層上分別均布有三個通孔。
4.如權(quán)利要求1至3任一項所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的基層、N型氮化鎵層、有源區(qū)、P型氮化鎵層、電流擴散層、第一緩沖層和P電極以及N型氮化鎵層、第二緩沖層和N電極分別依次層疊。
5.如權(quán)利要求1至3任一項所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的第一緩沖層與P電極之間還設(shè)置有一引導層，該引導層和第一緩沖層將P電極與所述的電流擴散層、P型氮化鎵層和有源區(qū)隔開，并使得P電極位于所述的電流擴散層、P型氮化鎵層和有源區(qū)的一側(cè)，所述的P電極通過該引導層與電流擴散層導通。
6.如權(quán)利要求5所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的第一緩沖層位于N型氮化鎵層上。
7.如權(quán)利要求1所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的第一緩沖層和第二緩沖層材料采用二氧化硅。
8.如權(quán)利要求1所述的具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，其特征在于所述的第一緩沖層和第二緩沖層材料采用氮化硅。
全文摘要
本發(fā)明公開了一種具有緩沖電極結(jié)構(gòu)的氮化鎵半導體芯片，包括基層、N型氮化鎵層、有源區(qū)、P型氮化鎵層、電流擴散層、P電極以及與N型氮化鎵層連接的N電極。所述的電流擴散層和P電極之間還設(shè)有可使電流擴散層和P電極導通的第一緩沖層，N型氮化鎵層和N電極之間設(shè)有可使N型氮化鎵層和N電極導通的第二緩沖層。將大部分焊線電極放置于緩沖層之上，使得焊線時大部分溫度和壓力沖擊由緩沖層吸收，提高了焊接可靠性和焊接后的良品率，并可使用鋁合金作為電極，大大降低了芯片制造的成本，而且降低了后段封裝的成本。
文檔編號H01L33/00GK1828955SQ20061003336
公開日2006年9月6日 申請日期2006年1月24日 優(yōu)先權(quán)日2006年1月24日
發(fā)明者吳質(zhì)樸, 馬學進 申請人:吳質(zhì)樸