專利名稱：類平面及類鰭式場(chǎng)效電晶體的電晶體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種鰭式場(chǎng)效電晶體(Fin Field-effect transistor；FinFET)，且特別是有關(guān)于一種類平面互補(bǔ)金氧半導(dǎo)體，與一種具有加強(qiáng)驅(qū)動(dòng)電流與抑制短通道效應(yīng)特性，并位于塊狀硅材上的類鰭式場(chǎng)效電晶體的電晶體元件(被稱為塊狀鰭式場(chǎng)效電晶體或塊狀硅材上覆鰭式場(chǎng)效電晶體)，及其制造方法。
背景技術(shù)：
一般而言，不論是塊狀硅材或絕緣層上覆硅結(jié)構(gòu)上的電晶體，各個(gè)世代間的互補(bǔ)金氧半導(dǎo)體集成電路的效能強(qiáng)化通常是藉由讓電晶體的閘極長(zhǎng)度變短，并讓其閘極氧化層的厚度變薄而達(dá)成。這通常被稱為金氧半導(dǎo)體電晶體的縮放(Scaling)。
應(yīng)用于集成電路元件的金氧半導(dǎo)體場(chǎng)效電晶體(Metal-Oxide-Semiconductor-Field-Effect-transistors；MOSFETs)一般具有源極、汲極及具有閘極氧化層的閘極電極。隨著閘極氧化層的厚度變薄，電晶體即可以較低的電壓驅(qū)動(dòng)，進(jìn)而避免電崩潰及穿透閘極氧化層的漏電流。
此外，隨著制造于塊狀硅材上的互補(bǔ)金氧半導(dǎo)體電晶體的通道長(zhǎng)度已經(jīng)縮小至100nm以下，應(yīng)用習(xí)知的互補(bǔ)金氧半導(dǎo)體電晶體結(jié)構(gòu)將使得通道區(qū)、接合區(qū)及閘介電層產(chǎn)生漏電流，此將使電晶體的效能下降。特別是在于互補(bǔ)金氧半導(dǎo)體元件的源極與汲極間的交互作用，這種交互作用一般會(huì)導(dǎo)致臨界電壓下降，并造成不佳的次臨界電壓震蕩，進(jìn)而讓電晶體無論在開啟或關(guān)閉狀態(tài)的閘極控制能力下降。這種現(xiàn)象通常被稱為短通道效應(yīng)。
為了克服制造互補(bǔ)金氧半導(dǎo)體于塊狀硅材上的缺點(diǎn)，互補(bǔ)金氧半導(dǎo)體現(xiàn)在也可制造于絕緣層上覆硅結(jié)構(gòu)上。
在產(chǎn)生布局的過程中，金氧半導(dǎo)體場(chǎng)效電晶體通常會(huì)定義出一個(gè)硅主動(dòng)區(qū)，此硅主動(dòng)區(qū)中穿插有單一或多條由多晶硅組成的線圖案。此外，主動(dòng)區(qū)通常是由硅組成的二維平面層。
于絕緣層上覆硅結(jié)構(gòu)上的金氧半導(dǎo)體場(chǎng)效電晶體，其元件主動(dòng)區(qū)下方通常具有絕緣層(通常是氧化硅，并被稱為埋入氧化物層)；此與習(xí)知的塊狀金氧半導(dǎo)體場(chǎng)效電晶體不同，習(xí)知的塊狀金氧半導(dǎo)體場(chǎng)效電晶體是直接制造于硅基材上，因此其主動(dòng)區(qū)下方是為硅材質(zhì)。由于在絕緣層上覆硅結(jié)構(gòu)上的金氧半導(dǎo)體場(chǎng)效電晶體具有較于塊狀硅材上的互補(bǔ)金氧半導(dǎo)體更小的次臨界電壓震蕩(換言之，較佳關(guān)閉效能)，因此在絕緣層上覆硅結(jié)構(gòu)上的金氧半導(dǎo)體場(chǎng)效電晶體將具有較快的元件速度。此外，由于通道區(qū)及源/汲極下的埋入氧化物層的阻擋，因此在絕緣層上覆硅結(jié)構(gòu)上的金氧半導(dǎo)體場(chǎng)效電晶體的源極與汲極間的電耦合將降低。然而隨著元件尺寸的縮小，這種理想情況也變得日益艱難；由于源極與汲極間的尺寸縮小，源/汲極與通道區(qū)的作用將會(huì)增加，因此使得控制閘極的能力下降，并使短通道效應(yīng)增強(qiáng)。
請(qǐng)參閱圖1及圖2所示，位于絕緣層上覆硅結(jié)構(gòu)10上的鰭式場(chǎng)效電晶體，其具有薄通道區(qū)或鰭狀區(qū)域于絕緣層上覆硅結(jié)構(gòu)上。鰭12是由硅所制成，并形成于絕緣層上覆硅結(jié)構(gòu)10上，此絕緣層上覆硅結(jié)構(gòu)10具有埋入氧化物層16及硅基材14，上述的鰭12是垂直地延展于基材的平面上。鰭沿著垂直方向的兩端(連同頂平面部分)是可應(yīng)用來形成場(chǎng)效電晶體的通道區(qū)。這些具有鰭狀結(jié)構(gòu)的場(chǎng)效電晶體也被稱為鰭式場(chǎng)效電晶體(通常也被稱為雙閘鰭式場(chǎng)效電晶體或三閘電晶體)。請(qǐng)參閱美國專利6,413,802 B1號(hào)，露許多有關(guān)于在絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體的實(shí)施例被。
位于絕緣層上覆硅結(jié)構(gòu)10上的鰭式場(chǎng)效電晶體具有至少一垂直走向的鰭12以及包裹或覆蓋鰭兩側(cè)及頂面的自動(dòng)對(duì)準(zhǔn)閘極18。此垂直走向的薄鰭可導(dǎo)致眾所周知的薄體效應(yīng)(thin-body effect)，例如增強(qiáng)遷移率及反轉(zhuǎn)體積。由于閘極18是完全或幾乎完全包裹著鰭12或通道區(qū)，其將提供絕佳的閘極開關(guān)控制能力，并同時(shí)具有已知薄體效應(yīng)所具備的優(yōu)點(diǎn)。此外，短通道效應(yīng)也將因元件主動(dòng)區(qū)下的埋入氧化物層削除了源極與汲極間的靜電耦合效應(yīng)而改善。
如圖3所繪示，較理想的狀況為藉由多個(gè)彼此平行的鰭21與單一共同閘極23來構(gòu)成具有較寬通道區(qū)的電晶體19。
不論是圖1、圖2A-2E或圖3所繪示的互補(bǔ)金氧半導(dǎo)體場(chǎng)效電晶體及絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體均已證實(shí)其具有較于塊狀硅材上的平面互補(bǔ)金氧半導(dǎo)體更好的效能，特別是在于抑制短通道效應(yīng)及降低漏電流方面的功效。
于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體的習(xí)知方法與在塊狀硅材上制造平面互補(bǔ)金氧半導(dǎo)體的方法類似。圖1是繪示位于絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體，其具有由硅制成的鰭。此鰭12的厚度(或?qū)挾?W是約10nm，并可藉由一些已知的技術(shù)來制造，例如電子束曝光。
一般而言，每一個(gè)由硅所制成的鰭的厚度W是介于10nm-40nm之間。此外，鰭的高度H是介于30-100nm之間。而鰭的高寬比值或外觀比值是介于1-3之間，此數(shù)值是高于一般平面互補(bǔ)金氧半導(dǎo)體。
一般來說，所有鰭的高度及厚度(或?qū)挾?均應(yīng)一致。而較寬的電晶體可藉由多個(gè)彼此平行的鰭與單一共同閘極來構(gòu)成(如圖3所繪示)。
如圖2A-2E所繪示，于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體的方法與習(xí)知在塊狀硅材上制造平面互補(bǔ)金氧半導(dǎo)體的方法類似。
圖2A-2E是繪示于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體的流程。
圖2A是繪示制造鰭的部分步驟，其包括圖案化、蝕刻及臨界電壓摻雜制程而形成。由硅所制成的鰭12是首先藉由良好的曝光(例如電子束曝光)，然后再對(duì)硅進(jìn)行蝕刻，并選擇性地實(shí)施臨界電壓摻雜制程。如圖2A所繪示，于對(duì)硅進(jìn)行蝕刻后可選擇性地實(shí)施臨界電壓植入24，此臨界電壓植入24是可根據(jù)組成閘極的材料來調(diào)整臨界電壓。
與在塊狀硅材上制造平面互補(bǔ)金氧半導(dǎo)體不同的是，由于絕緣層上覆硅結(jié)構(gòu)中的埋入氧化物層已經(jīng)提供了良好的絕緣，故形成淺溝隔離(Shallow Trench Isolation；STI)的制程也就不再需要。
如圖2B所繪示，于圖案化制程后，鰭12的表面將氧化以形成閘極氧化層。接著在閘極氧化層形成后，閘極導(dǎo)體薄膜亦將沉積于鰭12上，并圖案化為閘極18，此閘極導(dǎo)體薄膜的材料較佳包括多晶硅、鉬及氮化鈦其中至少一者。閘極最好是利用蝕刻制程來形成對(duì)準(zhǔn)良好，并跨坐于鰭的兩側(cè)壁的閘極。藉由上述制程所產(chǎn)生的通道區(qū)的寬度約為每一鰭的鰭高的兩倍，其中鰭高是恰為于絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體的硅層厚度。
元件的臨界電壓可藉由使用不同的閘極材料來調(diào)整，利如使用耐火材料、化合物(如氮化鈦)或合金(如硅鍺合金)來制成閘極。臨界電壓是可由閘極材料及開啟狀態(tài)時(shí)鰭中的載體密度來決定，其中的機(jī)制為公知的知識(shí)，在此不再贅述。
圖2C是繪示用以形成輕摻雜汲極的具有選擇能力的植入制程，其針對(duì)基材的選定表面實(shí)施大傾角的植入28，以提供均勻的輕摻雜汲極。于圖2C中所繪示的不同角度的箭頭是表示于此植入制程的大角度傾斜。光阻圖案20是利用一般罩幕制程而形成。具有選擇性的輕摻雜汲極植入物將分別形成N型通道及P型通道。
如圖2D所繪示，間隙壁30是利用沉積及化學(xué)移除制程(如回蝕技巧)而形成于閘極18的側(cè)壁及鰭(不隸屬于閘極)上。此間隙壁的材料一般為二氧化硅或氮化硅。
于間隙壁形成后，鰭的含硅部分將暴露出來，以利用罩幕來進(jìn)行重劑量的N型或P型摻雜物的植入，進(jìn)而形成源極及汲極(如圖1所繪示的源極22與汲極25)。
如圖2E所繪示，薄薄的一層金屬硅化物32將藉由習(xí)知的自動(dòng)對(duì)準(zhǔn)金屬硅化技術(shù)來形成。此金屬硅化制程將于源極及汲極消耗少量的硅?？尚械慕饘俟杌锇ü杌嚰肮杌Z，然在此并不限于習(xí)知常用的金屬硅化物，例如硅化鈦及硅化鈷。
或者制造者亦可實(shí)施另外一種具選擇性的導(dǎo)體沉積制程，以取代圖2E所繪示的金屬硅化物32，此導(dǎo)體沉積制程是可為具選擇性的金屬沉積、多晶硅沉積或單晶硅沉積。
絕緣層上覆硅技術(shù)進(jìn)一步地改善電路的速度，并降低電路的操作電壓。埋入氧化物層不僅僅是降低源/汲極接合區(qū)的電容，以加速其操作速度，時(shí)也消除源/汲極間的電耦合；在塊狀硅材上的互補(bǔ)金氧半導(dǎo)體中，源/汲極間的電耦合將使得電晶體的效能降低(例如導(dǎo)致臨界電壓下降、次臨界電壓震蕩較差及漏電流變高的短通道效應(yīng))。
于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體的技術(shù)一般是優(yōu)于平面互補(bǔ)金氧半導(dǎo)體，然于絕緣層上覆硅結(jié)構(gòu)上制造具有類平面表面的鰭式場(chǎng)效電晶體將遭遇以下數(shù)個(gè)嚴(yán)峻的挑戰(zhàn)，包括如何提供一個(gè)適合的絕緣層上覆硅基材；如何實(shí)施一個(gè)良好的微影制程；如何實(shí)施一個(gè)具高度外觀比值的蝕刻制程；如何利用大傾角植入制程來產(chǎn)生一個(gè)均勻摻雜的源/汲極及輕摻雜汲極。事實(shí)上，鰭式場(chǎng)效電晶體的源極與汲極均位于通道區(qū)的最低處上方，因此鰭式場(chǎng)效電晶體的源極與汲極是屬于升高的源極與汲極，升高的源極與汲極具有一些公知的優(yōu)點(diǎn)，如降低源/汲之間穿透通道區(qū)的電耦合。
此外，如同其他金氧半導(dǎo)體電晶體一般，當(dāng)鰭式場(chǎng)效電晶體制造于絕緣層上覆硅結(jié)構(gòu)時(shí)將遭受浮體效應(yīng)的影響。當(dāng)電晶體啟動(dòng)或關(guān)閉時(shí)，浮動(dòng)通道區(qū)將可依電壓的不同而帶有電荷，浮體效應(yīng)也就因此而發(fā)生。浮體效應(yīng)將使電晶體行為的再現(xiàn)性較差。反的，由于塊狀硅材上的金氧半導(dǎo)體電晶體，其通道區(qū)是電性連接基材，故浮體效應(yīng)將不會(huì)發(fā)生。
因此，本發(fā)明的一方面就在于克服制造平面互補(bǔ)金氧半導(dǎo)體及鰭式場(chǎng)效電晶體于絕緣層上覆硅結(jié)構(gòu)上所遭遇的缺點(diǎn)。
由此可見，上述現(xiàn)有的電晶體元件顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決電晶體元件存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的類平面及類鰭式場(chǎng)效電晶體的電晶體元件及其制造方法，便成了當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的電晶體元件存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的類平面及類鰭式場(chǎng)效電晶體的電晶體元件，能夠改進(jìn)一般現(xiàn)有的電晶體元件，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的電晶體元件存在的缺陷，而提供一種新型結(jié)構(gòu)的類平面及類鰭式場(chǎng)效電晶體的電晶體元件，使其結(jié)合類平面互補(bǔ)金氧半導(dǎo)體及類鰭式場(chǎng)效電晶體的電晶體元件的技術(shù)，并使其制造于塊狀硅材上，用以克服目前平面互補(bǔ)金氧半導(dǎo)體在元件尺寸縮小時(shí)所遭遇的短通道效應(yīng)的問題，以及未來于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體所遭遇的浮體效應(yīng)的問題，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，而提供一種新的類平面及類鰭式場(chǎng)效電晶體的電晶體元件的制造方法所要解決的技術(shù)問題是使其于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種類平面鰭式場(chǎng)效電晶體元件的電晶體元件，其包括半導(dǎo)體基材，具有一頂壁及至少一凹陷區(qū)，中該凹陷區(qū)具有一側(cè)壁及一底部；絕緣層的一部分，形成于該凹陷區(qū)中；一摻雜區(qū)，位于該凹陷區(qū)的該側(cè)壁；閘介電層，位于該半導(dǎo)體基材的該頂壁及該凹陷區(qū)的該側(cè)壁上，其中該閘介電層的介電常數(shù)約大于4；以及一閘極電極，位于該半導(dǎo)體基材的該頂壁及該凹陷區(qū)的該側(cè)壁上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。
前述的類平面鰭式場(chǎng)效電晶體元件的電晶體元件，其更包括一第二凹陷區(qū)。
前述的類平面鰭式場(chǎng)效電晶體元件的電晶體元件，其中該側(cè)壁包括一含氮層。
一種類平面鰭式場(chǎng)效電晶體的電晶體元件，其包括一半導(dǎo)體基材，有一頂壁及至少一第一凹陷區(qū)，其中該第一凹陷區(qū)具有一側(cè)壁及一底部；絕緣層，部分地位于該第一凹陷區(qū)中；至少一第二凹陷區(qū)，與該第一凹陷區(qū)的該側(cè)壁的一頂邊并列，其中該第二凹陷區(qū)的深度小于該第一凹陷區(qū)；一閘介電層，位于該半導(dǎo)體基材的該頂壁、該第一凹陷區(qū)的該側(cè)壁與該第二凹陷區(qū)上，其中該閘介電層的介電常數(shù)約大于4；以及一閘極電極，位于該半導(dǎo)體基材的該頂壁、該第一凹陷區(qū)的該側(cè)壁與該第二凹陷區(qū)上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。
其更包括一硅化金屬層，形成于該第二凹陷區(qū)上方。
前述的類平面鰭式場(chǎng)效電晶體的電晶體元件，其更包括一摻雜區(qū)，于該第一凹陷區(qū)及該第二凹陷區(qū)上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種形成類平面的集成電路的方法，其包括下列步驟提供一硅基材，其中該硅基材具有一頂表面；于該硅基材中形成至少一凹陷區(qū)，中該凹陷區(qū)具有一側(cè)壁及一底部，而該底部具有一底部，該凹陷區(qū)的深度是指該底部至該硅基材的該頂表面的距離；于該凹陷區(qū)的該底部形成一絕緣層；及于該凹陷區(qū)的該側(cè)壁形成一摻雜區(qū)。
前述的形成類平面的集成電路的方法，其更包括部蝕刻該絕緣層，暴露出該凹陷區(qū)的一頂部，進(jìn)而在位于該頂部的該側(cè)壁上定義出一通道區(qū)；及將一臨界電壓摻雜物植入位于該頂部的該側(cè)壁。
前述的形成類平面的集成電路的方法，其更包括于該硅基材的該頂表面及該凹陷區(qū)的該側(cè)壁上形成一閘介電層，其中該閘介電層的厚度是介于約10～70，而該閘介電層的介電常數(shù)約大于4。
前述的形成類平面的集成電路的方法，更包括于該硅基材的該頂表面及該凹陷區(qū)的該側(cè)壁上形成厚度約400～800的一第一含硅閘極電極沉積層。
前述的形成類平面的集成電路的方法，其更包括依照一最小化設(shè)計(jì)準(zhǔn)則于該凹陷區(qū)內(nèi)沉積厚度約400～800的一第二含硅閘極電極沉積層。
前述的形成類平面的集成電路的方法，其更包括藉由一化學(xué)移除制程以于該凹陷區(qū)中局部移除該絕緣層。
前述的形成類平面的集成電路的方法，其更包括于該凹陷區(qū)的該側(cè)壁上提供一含氮摻雜物，以抑制一氧化物生長(zhǎng)速率，其中該含氮摻雜物的劑量范圍是介于1E14-1E15atoms/cm2。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種制造類平面電晶體的電晶體元件的方法，其包括以下步驟提供一硅基材，其中該硅基材具有一頂表面；于該硅基材中形成至少一第一凹陷區(qū)，其中該第一凹陷區(qū)具一頂壁、一側(cè)壁及一底部，而該底部具有一底部，該第一凹陷區(qū)的深度是指該底部至該第一凹陷區(qū)的一頂端的距離；于該第一凹陷區(qū)的該底部形成一絕緣層；以及于該硅基材中形成一間隔凹陷區(qū)，該間隔凹陷區(qū)具有并列于該間隔凹陷區(qū)兩邊的至少兩邊鰭。
前述的制造類平面電晶體的電晶體元件的方法，其更包括局部移除該絕緣層，以暴露出該第一凹陷區(qū)的一頂部，進(jìn)而在位于該頂部的該側(cè)壁上定義出一通道區(qū)；以及將一臨界電壓摻雜物植入位于該頂部的該側(cè)壁。
前述的制造類平面電晶體的電晶體元件的方法，其更包括沿著該電晶體元件的一主動(dòng)區(qū)的至少二邊界提供至少二間隙壁，其中每一間隙壁的寬度是介于10nm～40nm之間。
前述的制造類平面電晶體的電晶體元件的方法，其更包括利用非等向性的一干蝕刻制程形成該些間隙壁；以及對(duì)該間隔凹陷區(qū)實(shí)施回火制程。
前述的制造類平面電晶體的電晶體元件的方法，其更包括沿著該硅基材的該頂表面及該第一凹陷區(qū)的該側(cè)壁上形成一閘介電層，其中該閘介電層的介電常數(shù)約大于4。
前述的制造類平面電晶體的電晶體元件的方法，其更包括于該硅基材及該第一凹陷區(qū)的該側(cè)壁上沉積厚度約400～800的一第一含硅閘極電極沉積層。
前述的制造類平面電晶體的電晶體元件的方法，其更包括依照一最小化設(shè)計(jì)準(zhǔn)則于該第一凹陷區(qū)內(nèi)沉積厚度約400～800的一第二含硅閘極電極沉積層。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明一方面就是在提供一種結(jié)合類平面互補(bǔ)金氧半導(dǎo)體及類鰭式場(chǎng)效電晶體的電晶體元件的技術(shù)，并使其制造于塊狀硅材上，用以克服目前平面互補(bǔ)金氧半導(dǎo)體在元件尺寸縮小時(shí)所遭遇的短通道效應(yīng)的問題，以及未來于絕緣層上覆硅結(jié)構(gòu)上制造鰭式場(chǎng)效電晶體所遭遇的浮體效應(yīng)的問題。
依照本發(fā)明的一較佳實(shí)施例，本發(fā)明的元件是提供具有頂表面或頂壁，及至少一凹陷區(qū)(通常被稱為淺溝隔離區(qū))的半導(dǎo)體基材，其中凹陷區(qū)具有側(cè)壁及底部；部分的絕緣層是形成于凹陷區(qū)(或淺溝隔離區(qū))的底部中；及位于凹陷區(qū)的側(cè)壁的摻雜區(qū)。
依照本發(fā)明的另一較佳實(shí)施例，用以制造類平面電晶體的電晶體元件的方法包括首先提供一半導(dǎo)體基材；以及于部分深度的淺溝隔離區(qū)中填充氧化物(被稱為淺溝隔離氧化物)，如此即暴露出淺溝隔離區(qū)中含硅的側(cè)壁，定義了電晶體的通道區(qū)，此通道區(qū)將具有適當(dāng)?shù)呐R界電壓摻雜物。
或者，在形成淺溝隔離區(qū)并填充氧化物后，接著是可對(duì)半導(dǎo)體基材實(shí)施化學(xué)移除制程(例如反應(yīng)離子蝕刻或化學(xué)性的濕式蝕刻)，以于主動(dòng)區(qū)的兩邊上形成小型的含硅間隙壁；以及蝕刻部分深度的位于淺溝隔離區(qū)中的氧化物，以暴露出含硅的側(cè)壁，其中側(cè)壁及含硅間隙壁將定義出電晶體的通道區(qū)，并將接受臨界電壓植入制程。
在本發(fā)明的另一實(shí)施例中，類平面電晶體的電晶體元件，其通道區(qū)是形成于兩淺溝隔離區(qū)間狹窄且未摻雜的含硅區(qū)，如此將讓類平面電晶體的電晶體元件如同鰭式場(chǎng)效電晶體一般具有薄體效應(yīng)。升高的源極與汲極結(jié)構(gòu)所提供的優(yōu)點(diǎn)包括降低源極與汲極間的電耦合效應(yīng)，但源極與汲極通往塊狀硅材的路徑上仍具有額外的漏電流。也就是說，應(yīng)用本發(fā)明將不會(huì)如絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體一般發(fā)生浮體效應(yīng)。
此外，若有需要得話，在本發(fā)明的又一實(shí)施例中，額外的罩幕亦可應(yīng)用來讓傳統(tǒng)的電晶體與類鰭式場(chǎng)效電晶體的電晶體元件一同制造于塊狀硅材上。
借由上述技術(shù)方案，本發(fā)明類平面及類鰭式場(chǎng)效電晶體的電晶體元件至少具有下列優(yōu)點(diǎn)本發(fā)明提供了多種類平面電晶體的電晶體元件，其具有加寬的摻雜通道寬度，且不會(huì)增加接合漏電流?？缱谶咑捈皽\溝隔離區(qū)的側(cè)壁上的閘極將可提供絕佳的通道控制。
另外，由于本發(fā)明的電晶體的源極與汲極較淺溝隔離區(qū)的側(cè)壁(換言之，通道區(qū))高，故可讓于源極與汲極穿透塊狀硅材的電耦合效應(yīng)減弱，進(jìn)而有效地改善短通道效應(yīng)。
綜上所述，本發(fā)明特殊的類平面及類鰭式場(chǎng)效電晶體的電晶體元件具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品及制造方法中未見有類似的結(jié)構(gòu)設(shè)計(jì)及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的類平面及類鰭式場(chǎng)效電晶體的電晶體元件具有增進(jìn)的多項(xiàng)功效，而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1是繪示位于絕緣層上覆硅結(jié)構(gòu)上的習(xí)知鰭式場(chǎng)效電晶體，其具有由硅制成的鰭。
圖2A是繪示習(xí)知技術(shù)的鰭圖案化、蝕刻及臨界電壓植入制程。
圖2B是繪示習(xí)知技術(shù)的閘極圖案化制程。
圖2C是繪示習(xí)知技術(shù)的大傾角的植入制程，其用以于選定區(qū)(如N型通道或P型通道)形成輕摻雜汲。
圖2D是繪示習(xí)知技術(shù)的形成間隙壁的制程。
圖2E是繪示在習(xí)知技術(shù)中，于源極與汲極上實(shí)施金屬硅化制程或?qū)w層沉積制程。
圖3是繪示習(xí)知技術(shù)的于絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體，其具有一對(duì)含硅的鰭，以及一共同閘極。
圖4是繪示依照本發(fā)明于塊狀基材上的類鰭式場(chǎng)效電晶體的電晶體的部分透視圖，其中電晶體具有摻雜的通道區(qū)。
圖5是繪示依照本發(fā)明的類鰭式場(chǎng)效電晶體的電晶體的部分透視圖，其中電晶體具有摻雜的通道區(qū)及邊鰭。
圖6是繪示依照本發(fā)明的類鰭式場(chǎng)效電晶體的電晶體的部分透視圖，其中電晶體具有未摻雜的通道區(qū)及邊鰭。
圖7是繪示依照本發(fā)明的類鰭式場(chǎng)效電晶體的電晶體的部分透視圖，其中電晶體具有未摻雜的通道區(qū)，以及頂層為金屬硅化物的升高的源極與汲極。
圖8A是繪示于硅基材上形成淺溝隔離區(qū)。
圖8B是繪示選擇性場(chǎng)摻雜制程，其目的在于加強(qiáng)絕緣。
圖8C是繪示凹陷的淺溝隔離氧化物。
圖8D是繪示于淺溝隔離區(qū)的側(cè)壁上實(shí)施大傾角的植入制程。
圖8E是繪示第一含硅層的沉積制程。
圖8F是繪示第二含硅層的沉積制程。
圖9A是繪示在淺溝隔離區(qū)形成并填充氧化物后可選擇性地加入場(chǎng)摻雜物以加強(qiáng)絕緣。
圖9B是繪示移除于硅基材的主動(dòng)區(qū)上的氮化物與氧化物襯墊層。
圖9C是繪示形成含硅之間隔凹陷區(qū)及邊鰭。
圖9D是繪示令淺溝隔離氧化物凹陷以暴露出淺溝隔離區(qū)的側(cè)壁。
圖9E是繪示第一多晶硅層的沉積制程。
圖9F是繪示第二多晶硅層的沉積制程。
W厚度 H高度10絕緣層上覆硅結(jié)構(gòu)12鰭14硅基材 16埋入氧化物層18閘極19電晶體20光阻圖案21鰭22源極23閘極24臨界電壓植入25汲極28大傾角的植入30間隙壁32金屬硅化物 34類平面電晶體的電晶體元件36硅基材 38頂表面40淺溝隔離區(qū) 42淺溝隔離區(qū)44側(cè)壁46側(cè)壁48底部50底部52汲極54源極56閘極電極58絕緣層60金屬硅化物層62第二含硅層66電晶體 67硅基材68邊界69頂表面
70間隔凹陷區(qū) 72邊界74淺溝隔離區(qū) 76淺溝隔離區(qū)77邊鰭78邊鰭80側(cè)壁82側(cè)壁84底部86底部88淺溝隔離氧化物 90源極92汲極94閘極電極96金屬硅化物層100第一多晶硅層102第二多晶硅層 104硬式罩幕層108場(chǎng)摻雜物具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的類平面及類鰭式場(chǎng)效電晶體的電晶體元件其具體實(shí)施方式
、結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細(xì)說明如后。
本發(fā)明一方面就是在提供一種結(jié)合類平面互補(bǔ)金氧半導(dǎo)體及鰭式場(chǎng)效電晶體的電晶體元件的技術(shù)，并令其制造于塊狀硅材上，用以一并改善平面互補(bǔ)金氧半導(dǎo)體，以及絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體的特性與效能。
一般而言，首先需提供半導(dǎo)體基材。此半導(dǎo)體基材的材料較佳為硅。基材具有至少一凹陷區(qū)或淺溝隔離區(qū)，而凹陷區(qū)或淺溝隔離區(qū)的數(shù)量較佳為二；其中每一凹陷區(qū)或淺溝隔離區(qū)具有側(cè)壁及底部，而每一凹陷區(qū)或淺溝隔離區(qū)的底部具有底部。兩淺溝隔離區(qū)之間是藉由半導(dǎo)體基材的頂表面(或頂壁)來區(qū)隔，其中半導(dǎo)體基材的頂表面及每一淺溝隔離區(qū)的兩側(cè)壁將定義出主動(dòng)區(qū)的通道區(qū)，其中每一淺溝隔離區(qū)的兩側(cè)壁是并列于電晶體的主動(dòng)區(qū)的一邊。
電晶體元件的源極與汲極是位于半導(dǎo)體基材的頂表面上，且位于兩淺溝隔離區(qū)之間。閘極導(dǎo)體層是沿著半導(dǎo)體基材的頂表面形成，并與定義出通道區(qū)的每一淺溝隔離區(qū)部分重迭。淺溝隔離區(qū)的側(cè)壁的形成方法與在金氧半導(dǎo)體電晶體技術(shù)領(lǐng)域中所使用的形成方法相同。
此外，具有間隙壁或鰭的含硅凹陷區(qū)亦可選擇性地沉積于兩淺溝隔離區(qū)之間。
另外，在本發(fā)明的一實(shí)施例中，本發(fā)明的類平面電晶體的電晶體元件所提供的源極與汲極是凸起于淺溝隔離區(qū)的側(cè)壁上方。
參照?qǐng)D4，其繪示本發(fā)明的一較佳實(shí)施例。更具體地說，圖4所繪示的類平面電晶體的電晶體元件34包括塊狀硅基材36，其具有定義出電晶體元件的主動(dòng)區(qū)的頂表面38；定義出淺溝隔離區(qū)40的第一凹陷區(qū)，其具有至少一側(cè)壁44及底部48，如此側(cè)壁44即座落在硅基材36的頂表面38之間，并自頂表面38延伸至底部48，其中淺溝隔離區(qū)40的側(cè)壁44將定義出電晶體的通道區(qū)。
較佳的情況是再提供一個(gè)具有側(cè)壁46及底部50的淺溝隔離區(qū)42(也稱為第二凹陷區(qū))，此第二凹陷區(qū)是可距第一凹陷區(qū)一預(yù)定距離。
如圖4所繪示，于本發(fā)明的一實(shí)施例中，類平面電晶體的電晶體元件是可藉由以下步驟形成提供一塊狀半導(dǎo)體基材；形成具有側(cè)壁的至少一凹陷區(qū)或淺溝隔離區(qū)；以及于部分深度的淺溝隔離區(qū)中填入淺溝隔離氧化物，如此淺溝隔離區(qū)的含硅側(cè)壁將定義出電晶體的通道區(qū)，其中電晶體的通道區(qū)具有適當(dāng)?shù)呐R界電壓摻雜物。
圖4所繪示的類平面互補(bǔ)金氧半導(dǎo)體的電晶體元件具有摻雜通道區(qū)，且此摻雜通道區(qū)是由淺溝隔離區(qū)的側(cè)壁所組成。
參照?qǐng)D4，首先形成至少一淺溝隔離區(qū)，其使用的方法包括首先形成氧化物襯墊層(未繪示)，此氧化物襯墊層的較佳厚度是介于約50～150；接著于基材表面上形成圖案化的光阻；之后再蝕穿氧化物襯墊層并進(jìn)入到基材的表面里。
于每一淺溝隔離區(qū)中形成絕緣層58，此絕緣層僅位于每一淺溝隔離區(qū)40、42的底部，因此每一淺溝隔離區(qū)40、42的頂部的側(cè)壁將暴露出來。此絕緣層可填滿淺溝隔離區(qū)80％的深度。然而，在本發(fā)明的一較佳實(shí)施例中，絕緣層僅填滿淺溝隔離區(qū)20％的深度?；蛘咴诒景l(fā)明的另一較佳實(shí)施例中，絕緣層將填滿淺溝隔離區(qū)10％～30％的深度；此外在本發(fā)明的再一較佳實(shí)施例中，絕緣層將填滿淺溝隔離區(qū)10％～50％的深度。絕緣層的材料較佳為氧化物。由氧化物組成的絕緣層是可藉由熱成長(zhǎng)制程或沉積制程以形成，其中熱成長(zhǎng)制程是可為熱爐管或快速熱制程(Rapid Thermal Process；RTP)，例如應(yīng)用現(xiàn)場(chǎng)蒸汽產(chǎn)生技術(shù)的快速熱制程或快速熱氧化制程(Rapid ThermalOxidation；RTO)，而沉積制程是可為化學(xué)氣相沉積或次大氣壓化學(xué)氣相沉積。此外，溝渠填充技術(shù)如高密度電漿亦可應(yīng)用來形成絕緣層。習(xí)知技藝者當(dāng)知，高密度電漿沉積制程的填溝能力較佳，故可提供具有厚度較均勻的絕緣層。在高密度電漿沉積制程后可利用濕式蝕刻來回蝕。若利用高密度電漿沉積制程來沉積氧化物至淺溝隔離區(qū)中，將使得氧化物于淺溝隔離區(qū)的底部48、50上的沉積速度較側(cè)壁44、46快，因此于側(cè)壁44、46上的氧化物可在隨后完全清除，且不會(huì)因此而耗盡垂直方向的氧化物。
如圖4所繪示，絕緣層58是填滿淺溝隔離區(qū)約50％的深度。而通道區(qū)的臨界電壓是可藉由大傾角的植入制程來調(diào)整以植入適當(dāng)?shù)膿诫s物。
淺溝隔離區(qū)40、42的側(cè)壁44、46及頂表面將構(gòu)成電流通過的通道區(qū)。因此，本發(fā)明的金氧半導(dǎo)體電晶體的通道寬度是為兩側(cè)壁的通道寬度外加頂表面的通道寬度(在某些文獻(xiàn)中也被稱為三閘電晶體)。而傳統(tǒng)平面金氧半導(dǎo)體電晶體的通道寬度僅為頂表面的通道寬度。填充于淺溝隔離區(qū)中的氧化物的量將決定側(cè)壁的通道寬度。沿著頂表面及兩側(cè)壁形成的閘極將對(duì)電晶體通道具有絕佳的閘極控制，在相關(guān)文獻(xiàn)中已將類似的控制方法應(yīng)用于絕緣層上覆硅結(jié)構(gòu)上的雙閘電晶體。
參照?qǐng)D4及圖8A-8F，根據(jù)本發(fā)明的一較佳實(shí)施例，互補(bǔ)金氧半導(dǎo)體電晶體是可利用結(jié)點(diǎn)尺寸為90nm的互補(bǔ)金氧半導(dǎo)體布局的制程技術(shù)來形成。對(duì)于結(jié)點(diǎn)尺寸為90nm的互補(bǔ)金氧半導(dǎo)體而言，淺溝隔離區(qū)的深度約為0.35μm。當(dāng)絕緣層填滿淺溝隔離區(qū)50％的深度時(shí)，與兩側(cè)壁相關(guān)的通道寬度亦約等于0.35μm。因此，假設(shè)應(yīng)用本發(fā)明的結(jié)構(gòu)制作頂表面的通道寬度為0.35μm的靜態(tài)隨機(jī)存取記憶體，其記憶體單元的通道寬度可較應(yīng)用習(xí)知結(jié)構(gòu)的記憶體單元的通道寬度寬三倍。具有相同閘極長(zhǎng)度但通道寬度更寬的電晶體將可導(dǎo)通更多的電流，且這樣的電晶體將較其他電晶體的反應(yīng)速度更快。
本發(fā)明的一較佳實(shí)施例所揭露的制造方法將在以下描述，請(qǐng)一并參照?qǐng)D8。圖8A是繪示于淺溝隔離區(qū)形成后的剖面圖。殘留的氮化物及氧化物襯墊層(未繪示)仍覆蓋于由硅組成的主動(dòng)區(qū)上。如圖8B所繪示，在淺溝隔離區(qū)形成后，制造者可選擇性地加入場(chǎng)摻雜物108以加強(qiáng)絕緣。如圖8C所繪示，淺溝隔離氧化物是可填入淺溝隔離區(qū)內(nèi)，較佳地是填滿淺溝隔離區(qū)50％的深度，此淺溝隔離氧化物是可利用自對(duì)準(zhǔn)氧化物沉積或利用氮化物形成的硬式罩幕層104來填充至淺溝隔離區(qū)內(nèi)。氮化物所形成的硬式罩幕層104的厚度是介于100～500。如圖8D所繪示，于淺溝隔離區(qū)的側(cè)壁上是可實(shí)施大傾角的植入制程，此大傾角的植入制程將定義通道區(qū)，以允許對(duì)臨界電壓進(jìn)行調(diào)整。
制造者可選擇性地于淺溝隔離區(qū)的側(cè)壁上植入含氮摻雜物，以抑制氧化物于側(cè)壁上的生長(zhǎng)速率，如此即可讓后續(xù)于淺溝隔離區(qū)的側(cè)壁及硅基材的頂表面沉積的閘介電層具有相同的厚度，其中含氮摻雜物的植入能量是約10Kev，而植入劑量是介于1E14-1E15atoms/cm2。
接著，氮化物所形成的硬式罩幕層較佳地是藉由濕磷酸來移除。緊接著將氧化物襯墊層移除，然后再對(duì)半導(dǎo)體基材進(jìn)行氧化制程，以具體地在主動(dòng)區(qū)上形成氧化物犧牲層，此氧化物犧牲層的厚度是介于約50～100。上述的氧化制程通常在植入制程前實(shí)施。
在氧化物犧牲層形成后，P型井及N型井亦將藉由摻雜制程形成。在P型井及N型井形成后，氧化物犧牲層將被移除。接著形成閘介電層，此閘介電層的介電常數(shù)是約大于4，且其厚度是介于約10～70。
如圖8E所繪示，緊接著沉積一層厚度約400～800的第一含硅層(例如摻雜多晶硅層或金屬硅化物閘極電極層)或金屬硅化物層60，以減少對(duì)淺溝隔離區(qū)的側(cè)壁的消耗。對(duì)于金氧半導(dǎo)體而言，多晶硅是理想的閘極電極材料。
如圖8F所繪示，接著將沉積一層厚度約400～800的第二含硅層62(例如未摻雜的多晶硅層)。
然后閘極電極56(多晶硅)將藉由圖案化罩幕及電漿蝕刻制程以形成。在此亦將定義出源極54及汲極52。
參照?qǐng)D7，在本發(fā)明的另一實(shí)施例中，一個(gè)較窄且未摻雜的硅通道將使類平面電晶體的電晶體元件如同類鰭式場(chǎng)效電晶體的電晶體元件一般具有薄體效應(yīng)的優(yōu)點(diǎn)。此外，升高的源極與汲極將使額外的漏電流自源極與汲極流向塊狀硅材，故本發(fā)明將沒有絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體所具有的浮體效應(yīng)。
圖7所繪示的元件結(jié)構(gòu)上與圖4所繪示的元件結(jié)構(gòu)類似，惟圖7所繪示的硅通道較窄且未摻雜。此外，圖7所繪示的源極54與汲極52是升高至淺溝隔離區(qū)的側(cè)壁44與46上方(與圖4類似)，且圖7所繪示的元件結(jié)構(gòu)包括應(yīng)用金屬硅化制程所形成的金屬硅化物層96。
隨著元件尺寸不斷地縮小，在結(jié)點(diǎn)尺寸65nm的互補(bǔ)金氧半導(dǎo)體技術(shù)中，主動(dòng)區(qū)的最小寬度可能縮小至80nm，這樣的尺寸已經(jīng)足以產(chǎn)生薄體效應(yīng)來強(qiáng)化遷移率及反轉(zhuǎn)體積。圖7是繪示于塊狀硅材上制造的類鰭式場(chǎng)效電晶體的電晶體元件，其淺溝隔離區(qū)具有未摻雜的側(cè)壁，以及最小寬度的硅通道區(qū)(在結(jié)點(diǎn)尺寸65nm的互補(bǔ)金氧半導(dǎo)體技術(shù)中，硅通道區(qū)的寬度可小至約80nm)，如此即可享有薄體效應(yīng)的優(yōu)點(diǎn)及其他類平面電晶體的電晶體元件所擁有的優(yōu)點(diǎn)(例如減少短通道效應(yīng)，以及肇因于良好閘極控制能力的絕佳開關(guān)特性)。
圖7是繪示在金屬硅化制程后的類鰭式場(chǎng)效電晶體的電晶體元件，其是位于塊狀硅材上。如圖7所繪示，金屬硅化后的源極與汲極(圖7所繪示的金屬硅化物層96)是位于側(cè)壁上方，以減少源極與汲極間穿透塊狀硅材的電耦合效應(yīng)。
從概念上來說，本發(fā)明于塊狀硅材上的類鰭式場(chǎng)效電晶體的電晶體元件是可由絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體推知，只要將其埋入氧化物層的厚度降為零即可。然而本發(fā)明所揭示的結(jié)構(gòu)仍具有自源極與汲極接合區(qū)通往塊狀硅材的漏電流，但此漏電流的量遠(yuǎn)小于習(xí)知平面互補(bǔ)金氧半導(dǎo)體中的漏電流。漏電流會(huì)減少的主因?yàn)殚l極引發(fā)的汲極漏電流較少，而閘極引發(fā)的汲極漏電流較少的原因?yàn)樽罴鸦R界電壓降(Vt roll-off)所需的口袋摻雜物較少。
此外，大部分的源極與汲極是高于淺溝隔離區(qū)的側(cè)壁(換言之，通道區(qū))，也就是說部分的源極與汲極是升高以抑制源極與汲極間穿透塊狀硅材的電耦合效應(yīng)，進(jìn)而抑制了短通道效應(yīng)。本發(fā)明所揭示的類鰭式場(chǎng)效電晶體的電晶體，由于其位于塊狀硅材上，故不像位于絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體一般具有浮體效應(yīng)，這是因?yàn)楸景l(fā)明的類鰭式場(chǎng)效電晶體的電晶體元件，其通道區(qū)或主體是電性連接硅基材。
本發(fā)明的另一實(shí)施例所揭示的類平面電晶體的電晶體元件是繪示于第5-6圖。
參照?qǐng)D5-圖6，其繪示應(yīng)用本發(fā)明所揭露的方法而形成的另一類平面電晶體的電晶體元件，此方法包括首先針對(duì)部分的硅基材實(shí)施非等向性蝕刻以于主動(dòng)區(qū)的邊界上形成由硅構(gòu)成之間隙壁，并接著填充淺溝隔離氧化物。窄或者說是薄之間隙壁是類似絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體的鰭，其功能是提供一個(gè)導(dǎo)體通道。依照本實(shí)施例所制造的類平面電晶體的電晶體元件可增強(qiáng)窄電晶體的驅(qū)動(dòng)電流，但不會(huì)增加接合漏電流。窄電晶體技術(shù)常用來制造靜態(tài)記憶體的記憶單元，用以最小化記憶單元的尺寸。
更具體地說，圖5是繪示本發(fā)明的一類平面電晶體的電晶體元件66，其具有塊狀硅基材67；定義出電晶體的主動(dòng)區(qū)的頂表面69；定義出淺溝隔離區(qū)74的第一凹陷區(qū)，此淺溝隔離區(qū)74具有至少一側(cè)壁80及底部84，如此側(cè)壁80即可座落于硅基材67的頂表面69之間，并自頂表面69延伸至底部84，其中淺溝隔離區(qū)74的側(cè)壁80將定義出電晶體元件66的通道區(qū)。
較佳的情況是再提供一個(gè)具有側(cè)壁82及底部86的淺溝隔離區(qū)76(也稱為第二凹陷區(qū))，此第二凹陷區(qū)是可距第一凹陷區(qū)一預(yù)定距離。
此外，電晶體具有由硅所組成之間隔凹陷區(qū)70，此間隔凹陷區(qū)70是座落于淺溝隔離區(qū)74與淺溝隔離區(qū)76之間。間隔凹陷區(qū)具有至少兩邊鰭77、78，且此二邊鰭77、78之間隔距離是可至少小于100nm、80nm、60nm、40nm、20nm或10nm。每一邊鰭77、78具有狹窄的寬幅，并與元件主動(dòng)區(qū)的邊界68、72對(duì)齊。
根據(jù)本發(fā)明的一較佳實(shí)施例，類平面電晶體的電晶體元件是可藉由在部分深度的淺溝隔離區(qū)中填充淺溝隔離氧化物來形成，如此淺溝隔離區(qū)中由硅組成的側(cè)壁即可扮演導(dǎo)體通道的角色。
另外，多晶硅閘極是可沿著由硅組成的頂表面及淺溝隔離區(qū)的側(cè)壁形成，以讓電晶體的通道區(qū)具有絕佳的控制力，類似的機(jī)制也在絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體發(fā)生。
隨著元件尺寸不斷地縮小，應(yīng)用本發(fā)明所揭示的類平面電晶體的電晶體元件將可在單一基材上結(jié)合更多數(shù)量的元件，并可同時(shí)具備絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體所擁有的優(yōu)點(diǎn)；此外，本發(fā)明所揭示的類平面電晶體的電晶體元件亦可具有薄體效應(yīng)及升高的源汲極結(jié)構(gòu)所具備的優(yōu)點(diǎn)。
另外，由本發(fā)明所揭示的類平面電晶體的電晶體元件是設(shè)置于塊狀硅材上，故源/汲極與塊狀硅材間將具有漏電流，因此于絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體中所發(fā)生的浮體效應(yīng)將不會(huì)在本發(fā)明所揭示的類平面電晶體的電晶體元件中發(fā)生。
圖6所繪示的類平面電晶體的電晶體元件具有一個(gè)未摻雜且狹窄的通道；在結(jié)點(diǎn)尺寸為90nm的互補(bǔ)金氧半導(dǎo)體技術(shù)領(lǐng)域中，此通道的寬度是約120nm(如圖5所繪示)；而在結(jié)點(diǎn)尺寸為65nm的互補(bǔ)金氧半導(dǎo)體技術(shù)領(lǐng)域中，此通道的寬度是約80nm(如圖5所繪示)。此狹窄的通道具有邊鰭及側(cè)壁。邊鰭屬于簡(jiǎn)單且小型的硅間隔凹陷區(qū)。在結(jié)點(diǎn)尺寸為90nm的互補(bǔ)金氧半導(dǎo)體技術(shù)領(lǐng)域中，未摻雜的邊鰭的寬度為40nm，而在結(jié)點(diǎn)尺寸為65nm的互補(bǔ)金氧半導(dǎo)體技術(shù)領(lǐng)域中，未摻雜的邊鰭的寬度為30nm。所有的鰭最好都具有一樣的寬度。制造者可藉由設(shè)置復(fù)數(shù)個(gè)彼此平行的鰭，并于鰭上設(shè)置一個(gè)共通閘極來制造通道寬度更寬的電晶體。制造圖5-6所繪示的電晶體的方法類似于圖4及圖8A-8F所繪示的方法，惟圖5-6所繪示的通道區(qū)并未摻雜。因此，在本實(shí)施例中并不需要實(shí)施臨界電壓摻雜制程。
制造圖6所繪示的電晶體的方法類似于圖4及圖8A-8F所繪示的方法，惟在圖6所繪示的電晶體具有未摻雜之間隔凹陷區(qū)及淺溝隔離區(qū)74、76。如圖6所繪示，于淺溝隔離區(qū)74、76形成后，硅基材將些微凹陷，凹陷的深度約為淺溝隔離區(qū)深度的25％。這些凹陷的硅基材將最好形成兩間隙壁78、77，其分別代表電晶體主動(dòng)區(qū)的兩個(gè)邊界68、72。接著，部分深度的淺溝隔離區(qū)將填充淺溝隔離氧化物，較佳是填滿淺溝隔離區(qū)10％～50％的深度。由硅組成之間隙壁或邊鰭是沿著電晶體主動(dòng)區(qū)的兩邊形成。狹窄的邊鰭是可用以做為電晶體的通道區(qū)。此電晶體的通道區(qū)的通道寬度較佳為0.4μm，其可能藉由復(fù)數(shù)個(gè)狹窄的邊鰭組成，而每一邊鰭的寬度小于0.2μm。
理想之間隙壁是為窄或者薄的，其類似絕緣層上覆硅結(jié)構(gòu)上的鰭式場(chǎng)效電晶體的鰭，如此電晶體即可擁有薄體效應(yīng)的優(yōu)點(diǎn)。
多晶硅金屬閘極是與邊鰭與淺溝隔離區(qū)的側(cè)壁部分重迭，以對(duì)電晶體的通道區(qū)提供絕佳的控制，此機(jī)制類似于絕緣層上覆硅結(jié)構(gòu)上的雙閘電晶體所提供的控制。而源極與汲極亦高于每一淺溝隔離區(qū)的側(cè)壁，如此即可改善短通道效應(yīng)，這是因?yàn)樵礃O與汲極間透過塊狀硅材的電耦合效應(yīng)減弱的緣故。
圖9A-9F是繪示圖5-6圖所繪示的電晶體的制造流程圖，其具有含邊鰭與側(cè)壁的類平面通道。圖9A-9F所繪示的制程是與圖8A-8F所繪示的制程類似，首先形成淺溝隔離區(qū)，然后在其中填充氧化物。如圖9A所繪示，在淺溝隔離區(qū)形成后，制造者可選擇性地加入場(chǎng)摻雜物以加強(qiáng)絕緣。
接著，移除于硅基材的主動(dòng)區(qū)上的氮化物與氧化物襯墊層。于氧化物襯墊層移除后，硅基材將凹陷以形成間隔凹陷區(qū)70。如圖9C所繪示，凹陷的深度是約淺溝隔離區(qū)深度的25％。另外，制造者可額外實(shí)施熱回火制程(如快速熱回火制程)，以修復(fù)間隙壁凹陷區(qū)域及淺溝隔離區(qū)的傷害與缺陷。
接著如圖9D所繪示，淺溝隔離氧化物88將藉由干蝕刻而凹陷于淺溝隔離區(qū)中。淺溝隔離氧化物88的凹陷深度較佳為淺溝隔離區(qū)深度的50％。但此并不限制本發(fā)明，淺溝隔離氧化物的凹陷深度是可介于淺溝隔離區(qū)深度的20％-80％之間。接著，于基材上藉由熱成長(zhǎng)制程來形成薄薄的一層氧化物犧牲層，用以去除由電漿干蝕刻氧化物及硅所造成的缺陷。
在氧化物犧牲層形成后，P型井及N型井亦將藉由摻雜制程形成。在P型井及N型井形成后，氧化物犧牲層將被移除。接著形成閘介電層(例如氧化硅)，此閘介電層的厚度是介于約10～70。
如圖9E所繪示，緊接著沉積一層厚度約400～800的第一多晶硅層100，此多晶硅層是預(yù)先摻雜過，以減少消耗淺溝隔離區(qū)的側(cè)壁的多晶硅。對(duì)于金氧半導(dǎo)體而言，多晶硅是理想的閘極電極材料。
如圖9F所繪示，接著將依照最小化設(shè)計(jì)準(zhǔn)則沉積一層厚度約400～800的第二多晶硅層102，以填滿每一淺溝隔離區(qū)。
然后閘極電極94(多晶硅)將藉由圖案化罩幕及電漿蝕刻制程來形成(如圖9F所繪示)。緊接著將進(jìn)行一些習(xí)知的互補(bǔ)金氧半導(dǎo)體制程，例如定義源極90及汲極92、植入制程、金屬硅化制程及其他制程。
另外，在本發(fā)明的另一實(shí)施例中，額外的罩幕亦可應(yīng)用來打開部分類鰭式場(chǎng)效電晶體的電晶體元件，進(jìn)而讓以上的制程結(jié)合至類鰭式場(chǎng)效電晶體的電晶體元件，例如淺溝隔離氧化物的蝕刻制程，及用以形成間隙壁的硅蝕刻制程。如此一來，傳統(tǒng)的電晶體與類鰭式場(chǎng)效電晶體的電晶體元件是可一同制造于塊狀硅材上。
此額外的罩幕亦可應(yīng)用來保護(hù)類鰭式電晶體的電晶體元件的源極與汲極，使其免受后續(xù)對(duì)硅基材進(jìn)行的蝕刻制程的影響。同樣地，此將使得源極與汲極相對(duì)于通道區(qū)的高度進(jìn)一步地抬高，進(jìn)而讓升高的源極與汲極結(jié)構(gòu)所擁有的優(yōu)點(diǎn)更佳地顯著。
如以上所述，本發(fā)明已揭露數(shù)個(gè)類平面并類鰭式場(chǎng)效電晶體的元件及其制造方法。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種類平面鰭式場(chǎng)效電晶體元件的電晶體元件，其特征在于其包括一半導(dǎo)體基材，具有一頂壁及至少一凹陷區(qū)，其中該凹陷區(qū)具有一側(cè)壁及一底部；一絕緣層的一部分，形成于該凹陷區(qū)中；一摻雜區(qū)，位于該凹陷區(qū)的該側(cè)壁；一閘介電層，位于該半導(dǎo)體基材的該頂壁及該凹陷區(qū)的該側(cè)壁上，其中該閘介電層的介電常數(shù)約大于4；以及一閘極電極，位于該半導(dǎo)體基材的該頂壁及該凹陷區(qū)的該側(cè)壁上。
2.根據(jù)權(quán)利要求1所述的類平面鰭式場(chǎng)效電晶體元件的電晶體元件，其特征在于其更包括一第二凹陷區(qū)。
3.根據(jù)權(quán)利要求1所述的類平面鰭式場(chǎng)效電晶體元件的電晶體元件，其特征在于其中該側(cè)壁包括一含氮層。
4.一種類平面鰭式場(chǎng)效電晶體的電晶體元件，其特征在于其包括一半導(dǎo)體基材，具有一頂壁及至少一第一凹陷區(qū)，其中該第一凹陷區(qū)具有一側(cè)壁及一底部；一絕緣層，部分地位于該第一凹陷區(qū)中；至少一第二凹陷區(qū)，與該第一凹陷區(qū)的該側(cè)壁的一頂邊并列，其中該第二凹陷區(qū)的深度小于該第一凹陷區(qū)；一閘介電層，位于該半導(dǎo)體基材的該頂壁、該第一凹陷區(qū)的該側(cè)壁與該第二凹陷區(qū)上，其中該閘介電層的介電常數(shù)約大于4；以及一閘極電極，位于該半導(dǎo)體基材的該頂壁、該第一凹陷區(qū)的該側(cè)壁與該第二凹陷區(qū)上。
5.根據(jù)權(quán)利要求4所述的類平面鰭式場(chǎng)效電晶體的電晶體元件，其特征在于其更包括一硅化金屬層，形成于該第二凹陷區(qū)上方。
6.根據(jù)權(quán)利要求4所述的類平面鰭式場(chǎng)效電晶體的電晶體元件，其特征在于其更包括一摻雜區(qū)，位于該第一凹陷區(qū)及該第二凹陷區(qū)上。
7.一種形成類平面的集成電路的方法，其特征在于其包括下列步驟提供一硅基材，其中該硅基材具有一頂表面；于該硅基材中形成至少一凹陷區(qū)，其中該凹陷區(qū)具有一側(cè)壁及一底部，而該底部具有一底部，該凹陷區(qū)的深度是指該底部至該硅基材的該頂表面的距離；于該凹陷區(qū)的該底部形成一絕緣層；以及于該凹陷區(qū)的該側(cè)壁形成一摻雜區(qū)。
8.根據(jù)權(quán)利要求7項(xiàng)所述形成類平面的集成電路的方法，其特征在于其更包括局部蝕刻該絕緣層，以暴露出該凹陷區(qū)的一頂部，進(jìn)而在位于該頂部的該側(cè)壁上定義出一通道區(qū)；以及將一臨界電壓摻雜物植入位于該頂部的該側(cè)壁。
9.根據(jù)權(quán)利要求7所述的形成類平面的集成電路的方法，其特征在于其更包括于該硅基材的該頂表面及該凹陷區(qū)的該側(cè)壁上形成一閘介電層，其中該閘介電層的厚度是介于約10～70，而該閘介電層的介電常數(shù)約大于4。
10.根據(jù)權(quán)利要求7所述的形成類平面的集成電路的方法，更包括于該硅基材的該頂表面及該凹陷區(qū)的該側(cè)壁上形成厚度約400～800的一第一含硅閘極電極沉積層。
11.根據(jù)權(quán)利要求7項(xiàng)所述形成類平面的集成電路的方法，其特征在于其更包括依照一最小化設(shè)計(jì)準(zhǔn)則于該凹陷區(qū)內(nèi)沉積厚度約400～800的一第二含硅閘極電極沉積層。
12.根據(jù)權(quán)利要求7所述的形成類平面的集成電路的方法，其特征在于其更包括藉由一化學(xué)移除制程以于該凹陷區(qū)中局部移除該絕緣層。
13.根據(jù)權(quán)利要求7所述的形成類平面的集成電路的方法，其特征在于其更包括于該凹陷區(qū)的該側(cè)壁上提供一含氮摻雜物，以抑制一氧化物生長(zhǎng)速率，其中該含氮摻雜物的劑量范圍是介于1E14-1E15atoms/cm2。
14.一種制造類平面電晶體的電晶體元件的方法，其特征在于其包括以下步驟提供一硅基材，其中該硅基材具有一頂表面；于該硅基材中形成至少一第一凹陷區(qū)，其中該第一凹陷區(qū)具一頂壁、一側(cè)壁及一底部，而該底部具有一底部，該第一凹陷區(qū)的深度是指該底部至該第一凹陷區(qū)的一頂端的距離；于該第一凹陷區(qū)的該底部形成一絕緣層；以及于該硅基材中形成一間隔凹陷區(qū)，該間隔凹陷區(qū)具有并列于該間隔凹陷區(qū)兩邊的至少兩邊鰭。
15.根據(jù)權(quán)利要求14所述的制造類平面電晶體的電晶體元件的方法，其特征在于其更包括局部移除該絕緣層，以暴露出該第一凹陷區(qū)的一頂部，進(jìn)而在位于該頂部的該側(cè)壁上定義出一通道區(qū)；以及將一臨界電壓摻雜物植入位于該頂部的該側(cè)壁。
16.根據(jù)權(quán)利要求15所述的制造類平面電晶體的電晶體元件的方法，其特征在于其更包括沿著該電晶體元件的一主動(dòng)區(qū)的至少二邊界提供至少二間隙壁，其中每一間隙壁的寬度是介于10nm～40nm之間。
17.根據(jù)權(quán)利要求16所述的制造類平面電晶體的電晶體元件的方法，其特征在于其更包括利用非等向性的一干蝕刻制程形成該些間隙壁；以及對(duì)該間隔凹陷區(qū)實(shí)施回火制程。
18.根據(jù)權(quán)利要求15所述的制造類平面電晶體的電晶體元件的方法，其特征在于其更包括沿著該硅基材的該頂表面及該第一凹陷區(qū)的該側(cè)壁上形成一閘介電層，其中該閘介電層的介電常數(shù)約大于4。
19.根據(jù)權(quán)利要求15所述的制造類平面電晶體的電晶體元件的方法，其特征在于其更包括于該硅基材及該第一凹陷區(qū)的該側(cè)壁上沉積厚度約400～800的一第一含硅閘極電極沉積層。
20.根據(jù)權(quán)利要求14所述的制造類平面電晶體的電晶體元件的方法，其特征在于其更包括依照一最小化設(shè)計(jì)準(zhǔn)則于該第一凹陷區(qū)內(nèi)沉積厚度約400～800的一第二含硅閘極電極沉積層。
全文摘要
本發(fā)明是有關(guān)于一種類平面及類鰭式場(chǎng)效電晶體的電晶體元件，本發(fā)明揭露了于塊狀硅材上的類平面互補(bǔ)金氧半導(dǎo)體及鰭式場(chǎng)效電晶體的電晶體元件。第一電晶體具有摻雜且凹陷的通道區(qū)，此通道區(qū)是形成于淺溝隔離區(qū)的側(cè)壁上。第二電晶體則具有摻雜且凹陷的通道區(qū)，且其具有復(fù)數(shù)個(gè)邊鰭并列于元件的主動(dòng)區(qū)的邊界上。第三電晶體具有未摻雜且凹陷的通道區(qū)于淺溝隔離區(qū)的側(cè)壁上，其中通道區(qū)具有復(fù)數(shù)個(gè)邊鰭于其上。此外，上述的每一元件均可附加額外的罩幕，以讓傳統(tǒng)電晶體及本發(fā)明的類鰭式場(chǎng)效電晶體的電晶體元件共同制造于塊狀硅材上。另外，數(shù)個(gè)用以制造以上各個(gè)元件的方法亦將在本發(fā)明中揭露。
文檔編號(hào)H01L21/822GK1855542SQ20061006693
公開日2006年11月1日 申請(qǐng)日期2006年3月30日 優(yōu)先權(quán)日2005年3月30日
發(fā)明者季明華, 江文銓, 江木吉 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司