專利名稱：具有穩(wěn)定靜電放電保護(hù)能力的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體器件，更具體而言，涉及一種具有穩(wěn)定的ESD保護(hù)能力的半導(dǎo)體器件，其包括形成在阱區(qū)內(nèi)部的晶體管以及形成在阱區(qū)周邊的保護(hù)性二極管。
這樣的半導(dǎo)體器件用于所謂的電源和控制集成電路(power control IC，功率控制IC)，其適用于調(diào)壓器、電壓檢測(cè)器、用于驅(qū)動(dòng)LCD(液晶顯示器)裝置的DC/DC轉(zhuǎn)換器、以及用于提供高電壓功率的驅(qū)動(dòng)器IC。
背景技術(shù)：
隨著功率控制IC的使用變得越發(fā)廣泛并且其趨勢(shì)從比如調(diào)壓器和電壓檢測(cè)器的單一功能IC器件朝向比如大規(guī)模IC的集成器件發(fā)展，關(guān)于器件需求已經(jīng)遇到了各種問題。
也就是說，除了以高電壓和大電流驅(qū)動(dòng)并控制電路的常規(guī)能力之外，功率控制IC不得不在一個(gè)單一基板上的板上包含各種部件，比如VLSI(超大規(guī)模集成)邏輯電路、存儲(chǔ)器和CPU(中央處理器)。
為了用于正確地處理高電壓和大電流，DMOS(雙擴(kuò)散金屬氧化物半導(dǎo)體)晶體管是最重要的驅(qū)動(dòng)器器件之一，并且已知特別是LDMOS(橫向DMOS)晶體管非常適于與VLSI電路結(jié)合的板上安裝。
LDMOS(橫向DMOS)晶體管的主要特點(diǎn)在于其品質(zhì)因數(shù)，比如晶體管耐受電壓和導(dǎo)通電阻。
晶體管耐受電壓是功率控制IC的使用中的首要因素。與耐受電壓一致，晶體管的基本結(jié)構(gòu)在很大程度上取決于以下方面例如，(1)設(shè)置在結(jié)區(qū)中的雜質(zhì)的濃度和深度，以及(2)柵極氧化物膜的厚度。
導(dǎo)通電阻是表示每單位面積驅(qū)動(dòng)電流能力的參數(shù)，并且對(duì)于LDMOS晶體管而言，優(yōu)選的是其值盡可能小。
與集成度和高電壓能力增大的上述趨勢(shì)同時(shí)發(fā)生的是，所述器件的應(yīng)用已經(jīng)拓寬到板上(onboard)電子設(shè)備的領(lǐng)域。在該應(yīng)用領(lǐng)域，必須滿足嚴(yán)格的器件需要，尤其是在用于控制ESD(靜電放電)和噪聲的苛刻的電學(xué)環(huán)境中。
在靜態(tài)充電的人體或物體與靜電放電敏感器件接觸的情況下，存在靜電放電通過器件中的敏感電路泄放的可能性。如果所述靜電放電具有足夠的能量，則會(huì)由于局部過熱而在器件中造成損壞。通常，具有較精細(xì)結(jié)構(gòu)的器件更易于由于ESD而損壞。
因此，集成電路在某種程度上對(duì)ESD敏感。用于保護(hù)電路的一種方法是在內(nèi)部元器件與輸出端子之間引入保護(hù)性電阻器，以降低電勢(shì)。
然而，這種方法對(duì)于本質(zhì)上具有低導(dǎo)通電阻的上述LDMOS晶體管并不利，因此，之前已經(jīng)使用保護(hù)性二極管來保護(hù)包含在功率IC中的元件。
由于保護(hù)性二極管所需的高耐受電壓，通過寄生二極管不能實(shí)現(xiàn)足夠的ESD保護(hù)能力，而是必須形成具有高耐受電壓的特定的二極管。這通常迫使在用于形成二極管的器件上留出相對(duì)大的面積，這有可能導(dǎo)致器件成本的增大。
關(guān)于保護(hù)性二極管的器件特性，所希望的是其擊穿電壓等于或高于二極管的額定電壓并且等于或低于高耐受電壓器件的擊穿電壓。同時(shí)希望二極管結(jié)構(gòu)能夠在抽取電荷期間防止結(jié)擊穿。
為了確保這樣的特性，先前已經(jīng)形成了具有雜質(zhì)擴(kuò)散層的保護(hù)性二極管，所述雜質(zhì)擴(kuò)散層具有為所述二極管特別設(shè)計(jì)的雜質(zhì)濃度。
結(jié)果，工藝變得更加復(fù)雜并且工藝步驟的數(shù)目增大。而且，二極管占據(jù)了半導(dǎo)體器件的相對(duì)大部分的面積，這導(dǎo)致芯片尺寸不利的增大。
已經(jīng)公開了用于克服上述困難的一種方法，以下將對(duì)其簡(jiǎn)要地描述。
根據(jù)該公開，在P型半導(dǎo)體襯底上形成N型高電壓區(qū)，在N型阱區(qū)周邊附近半導(dǎo)體襯底的表面上形成N型保護(hù)環(huán)區(qū)，并且也在半導(dǎo)體襯底的表面上與所述保護(hù)環(huán)區(qū)相對(duì)地形成P型襯底拾取區(qū)(pickup region)。
保護(hù)性二極管由這樣形成的N型保護(hù)環(huán)區(qū)、N型高電壓區(qū)、P型半導(dǎo)體襯底和P型襯底拾取區(qū)組成，由此形成了保護(hù)性二極管。此外，可以通過改變保護(hù)環(huán)區(qū)與襯底拾取區(qū)之間的距離來調(diào)整該保護(hù)性二極管的擊穿電壓(例如，日本特開專利申請(qǐng)No.2003-17694)。
圖20是示出已知的保護(hù)性二極管的剖面圖，其中形成了在P型半導(dǎo)體襯底(Psub)102上的N型阱區(qū)(NW)104，在N型阱區(qū)(NW)104內(nèi)部的半導(dǎo)體襯底102表面上的N型保護(hù)環(huán)區(qū)(N+)167，以及在半導(dǎo)體襯底102的表面上與保護(hù)環(huán)區(qū)167相對(duì)的P型襯底拾取區(qū)(P+)169。
然而，在申請(qǐng)No.2003-17694所公開的方法中，這種所嘗試的器件結(jié)構(gòu)的缺點(diǎn)在于，由在保護(hù)環(huán)區(qū)167和阱區(qū)104上執(zhí)行的掩模定位所致的位置變化顯著影響了所得的保護(hù)性二極管擊穿電壓的變化，并且耐受電壓很難以穩(wěn)定的(或者可再現(xiàn)的)方式達(dá)到特別是40V或更低。
雖然保護(hù)環(huán)區(qū)167和襯底拾取區(qū)169兩者都利用使用LOCOS氧化物膜的自對(duì)準(zhǔn)技術(shù)穩(wěn)定地形成，但阱區(qū)104的位置易通過掩模定位的工藝步驟而變化。
由于保護(hù)環(huán)區(qū)167與阱區(qū)104之間的交疊程度對(duì)保護(hù)性二極管的擊穿電壓具有相當(dāng)大的影響，所以盡管在申請(qǐng)No.2003-17694中所公開的器件結(jié)構(gòu)，通過掩模定位的變化所引起的ESD耐受性(ESD tolerance)的波動(dòng)仍是尚待解決的難點(diǎn)。
由于對(duì)于保護(hù)性二極管而言，不能容許低于額定電壓的擊穿電壓，所以在考慮通過掩模定位所致的阱區(qū)2位置的變化時(shí)，實(shí)際上必須將擊穿電壓設(shè)定得更高。而這又使保護(hù)性二極管的擊穿電壓高于高耐受電壓器件的擊穿電壓。因此，進(jìn)一步的困難導(dǎo)致要確保適當(dāng)?shù)腅SD耐受性。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體器件，其具有如果不是全部起碼是大部分的類似使用的器件的優(yōu)點(diǎn)和特征，同時(shí)減少或消除了許多上述的缺點(diǎn)。
另一目的是提供一種具有穩(wěn)定的ESD保護(hù)能力的半導(dǎo)體器件，所述器件引入晶體管和保護(hù)性二極管以形成功率控制IC，所述半導(dǎo)體器件適用于電壓產(chǎn)生器、電壓檢測(cè)器、用于驅(qū)動(dòng)LCD裝置的DC/DC轉(zhuǎn)換器以及用于提供高電壓功率的驅(qū)動(dòng)器IC。
以下的描述僅為所選取的本公開的特征和特性的提要。在以下名為“具體實(shí)施方式
”的部分中，將對(duì)其進(jìn)行更完整的描述。
通過提供一種半導(dǎo)體器件來實(shí)現(xiàn)本發(fā)明的以上和其他目的。
所述半導(dǎo)體器件包括第一導(dǎo)電類型的半導(dǎo)體襯底；
形成在所述半導(dǎo)體襯底中的與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的阱區(qū)；形成在所述阱區(qū)中的晶體管；形成在所述阱區(qū)周邊之內(nèi)的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)的邊界分開的所述第二導(dǎo)電類型的保護(hù)環(huán)區(qū)，所述保護(hù)環(huán)區(qū)具有比所述阱區(qū)更高的雜質(zhì)濃度；形成在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊的所述第一導(dǎo)電類型的襯底拾取區(qū)，所述襯底拾取區(qū)具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度；形成在所述保護(hù)環(huán)區(qū)與所述襯底拾取區(qū)之間的所述半導(dǎo)體襯底的表面上的厚氧化物膜；以及由所述阱區(qū)、所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成的保護(hù)性二極管。
此外，所述晶體管是LDMOS晶體管，其包括所述第一導(dǎo)電類型的溝道擴(kuò)散層，該溝道擴(kuò)散層形成在所述阱區(qū)中，所述阱區(qū)用作漏極；以及，形成在所述溝道擴(kuò)散層中的所述第二導(dǎo)電類型的源極，其中直接在柵電極下方的所述半導(dǎo)體襯底表面上的溝道擴(kuò)散層部分用作溝道區(qū)。
此外，所述保護(hù)性二極管形成為使得所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)在空間上彼此分開，所述保護(hù)性二極管具有高于其標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。
在本發(fā)明的另一方面中，提供了另外的一種半導(dǎo)體器件，其具有與上述半導(dǎo)體器件類似的器件結(jié)構(gòu)，除了在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊形成雜質(zhì)濃度高于所述阱區(qū)的所述第二導(dǎo)電類型的保護(hù)環(huán)區(qū)；并且，在所述阱區(qū)周邊之外的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)分開地形成雜質(zhì)濃度高于所述半導(dǎo)體襯底的所述第一導(dǎo)電類型的襯底拾取區(qū)。
此外，上述半導(dǎo)體器件的每個(gè)所述阱區(qū)可以電連接到裝置的源端子，所述裝置用于向外圍電路提供源電壓。因此，本發(fā)明的晶體管和保護(hù)性二極管適用于恒定電壓產(chǎn)生電路，其能夠以改善的精度提供功率輸出。
從結(jié)合附圖所提供的對(duì)于本發(fā)明的以下詳細(xì)描述中，將更清楚的了解本發(fā)明的這些和其他特征和優(yōu)點(diǎn)。


在以下的附圖中，相同的附圖標(biāo)記將用于指示相同的元件，其中圖1A和1B示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件，其中圖1A是剖面圖而圖1B是半導(dǎo)體器件的頂視圖；圖2A至2E是剖面圖，示出了根據(jù)本發(fā)明第一實(shí)施例的在制造過程中不同階段的半導(dǎo)體器件；圖3繪制了圖1的保護(hù)性二極管的縱軸上的耐受電壓與橫軸上的LOCOS氧化物層的尺寸A，該LOCOS氧化物層位于N型保護(hù)環(huán)區(qū)與P型高濃度擴(kuò)散層之間；圖4A是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第一修改例的頂視圖；圖4B是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第二修改例的頂視圖；圖5A和5B是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第三修改例的圖，其中圖5A是剖面圖而圖5B是半導(dǎo)體器件的頂視圖；圖6A和6B是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第四修改例的圖；其中圖6A是剖面圖而圖6B是半導(dǎo)體器件的頂視圖；圖7是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第五修改例的剖面圖；圖8是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第六修改例的剖面圖；圖9A至9E是剖面圖，示出了根據(jù)圖8所示的第六修改例的制造過程中不同階段的半導(dǎo)體器件；圖10是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第七修改例的剖面圖；圖11A至11E是剖面圖，示出了根據(jù)圖10所示的第七修改例的制造過程中不同階段的半導(dǎo)體器件；圖12A是示出半導(dǎo)體器件的剖面圖，其中在圖8的晶體管中引入了掩蔽LDD(mask LDD)結(jié)構(gòu)；圖12B是示出另一半導(dǎo)體器件的剖面圖，其中在圖8的晶體管中引入了一側(cè)LOCOS偏移型結(jié)構(gòu)；圖12C是示出又一半導(dǎo)體器件的剖面圖，其中在圖8的晶體管中引入了一側(cè)掩蔽LDD結(jié)構(gòu)；
圖13是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第八修改例的剖面圖；圖14是示出對(duì)于圖1A和1B所示的第一實(shí)施例的第九修改例的剖面圖；圖15A和15B示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件，其中圖15A是剖面圖而圖15B是半導(dǎo)體器件的頂視圖；圖16是示出對(duì)于圖15A和15B所示的第二實(shí)施例的第一修改例的剖面圖；圖17是示出對(duì)于圖15A和15B所示的第二實(shí)施例的第二修改例的剖面圖；圖18是示出對(duì)于圖15A和15B所示的第二實(shí)施例的第三修改例的剖面圖；圖19是示出應(yīng)用了恒定電壓產(chǎn)生電路的半導(dǎo)體裝置的概略性電路圖，所述恒定電壓產(chǎn)生電路引入了本發(fā)明的晶體管和二極管，其中所述恒定電壓產(chǎn)生電路用于從DC電源向負(fù)載提供穩(wěn)定的功率；以及圖20是示出已知保護(hù)性二極管的剖面圖。
具體實(shí)施例方式
在以下的詳細(xì)說明中，對(duì)于具有穩(wěn)定的ESD保護(hù)能力的半導(dǎo)體器件描述了特定的實(shí)施例，該器件引入形成在阱區(qū)內(nèi)部的晶體管以及形成在阱區(qū)周邊的保護(hù)性二極管。
然而，應(yīng)理解的是，本公開不限于這些實(shí)施例。例如，應(yīng)理解的是，該半導(dǎo)體器件及其結(jié)構(gòu)也可適用于各種器件。本領(lǐng)域技術(shù)人員在閱讀以下說明時(shí)，其他實(shí)施例對(duì)其而言也是明顯的。
此外，為清楚起見，在許多情況下使用了遵循特定術(shù)語(yǔ)的說明。然而，本專利說明書的公開并非意于受限于所選擇的特定術(shù)語(yǔ)，應(yīng)理解的是，每個(gè)特定元件包括以類似方式運(yùn)行的所有技術(shù)等同物。
根據(jù)本發(fā)明的第一實(shí)施例，半導(dǎo)體器件至少包括半導(dǎo)體襯底、阱區(qū)、晶體管、保護(hù)環(huán)區(qū)、襯底拾取區(qū)、厚氧化物膜以及保護(hù)性二極管。
在第一導(dǎo)電類型的半導(dǎo)體襯底中，用與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型形成所述阱區(qū)；所述晶體管形成在所述阱區(qū)中；所述第二導(dǎo)電類型的保護(hù)環(huán)區(qū)形成在所述阱區(qū)周邊之內(nèi)的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)的邊界分開，所述保護(hù)環(huán)區(qū)具有比所述阱區(qū)更高的雜質(zhì)濃度；所述第一導(dǎo)電類型的所述襯底拾取區(qū)形成在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊，所述襯底拾取區(qū)具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度；所述厚氧化物膜形成在所述保護(hù)環(huán)區(qū)與所述襯底拾取區(qū)之間的所述半導(dǎo)體襯底的表面上；并且，形成所述保護(hù)性二極管，其包括所述阱區(qū)、所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)。
所述襯底拾取區(qū)由第一雙擴(kuò)散層形成，該第一雙擴(kuò)散層包括第一導(dǎo)電類型的低濃度擴(kuò)散層和第一導(dǎo)電類型的高濃度擴(kuò)散層，所述低濃度擴(kuò)散層利用厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成且具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度。
所述晶體管是LDMOS晶體管，其至少包括所述第一導(dǎo)電類型的溝道擴(kuò)散層，該溝道擴(kuò)散層形成在所述阱區(qū)中，所述阱區(qū)用作漏極；以及，所述第二導(dǎo)電類型的源極，其形成在所述溝道擴(kuò)散層中并且其直接在柵電極下方的半導(dǎo)體襯底表面上的部分適于用作溝道區(qū)，所述溝道區(qū)與所述低濃度擴(kuò)散層同時(shí)形成。
所述晶體管可選擇地可以為L(zhǎng)DMOS晶體管，其至少包括溝道擴(kuò)散層和源極，其中該LDMOS晶體管還包括第二導(dǎo)電類型的漏極接觸擴(kuò)散層，其形成在與保護(hù)環(huán)區(qū)鄰接形成的阱區(qū)中。
所述保護(hù)環(huán)區(qū)利用所述厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式由第二雙擴(kuò)散層形成。所述第二雙擴(kuò)散層包括雜質(zhì)濃度高于所述阱區(qū)的第二導(dǎo)電類型的低濃度擴(kuò)散層以及具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度的第二導(dǎo)電類型的高濃度擴(kuò)散層。
所述保護(hù)性二極管形成為具有高于標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。
所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成為在空間上彼此分開。
此外，所述晶體管設(shè)置有與上述厚氧化物膜同時(shí)形成的第二厚氧化物膜，從而形成柵電極使其延伸覆蓋所述第二厚氧化物膜的至少一部分。在本發(fā)明中，所述第二厚氧化物膜由LOCOS氧化物形成。
可以可選擇地形成第二厚氧化物膜，使其不嵌入到半導(dǎo)體襯底中，并在從厚度方向觀看時(shí)具有近似梯形形狀的截面。
所述阱區(qū)電連接到裝置的源端子，所述裝置用于向外圍電路提供源電壓。
因此，本發(fā)明的晶體管和保護(hù)性二極管適用于恒定電壓產(chǎn)生電路，其能夠以改善的精度提供功率輸出。
可注意到的是，在圖20的上述已知的半導(dǎo)體器件中，P型襯底拾取區(qū)169直接形成在半導(dǎo)體襯底的表面上，在抽取電荷期間，該結(jié)構(gòu)相對(duì)容易地遇到結(jié)擊穿的困難。在這種情況下，P型襯底拾取區(qū)169形成在擴(kuò)散層中，所述擴(kuò)散層與晶體管的源極和漏極區(qū)(未示出)同時(shí)設(shè)置。
這一困難被認(rèn)為是由于以下事實(shí)引起，即，隨著周邊區(qū)域中其他晶體管的小型化的增加，以具有相對(duì)淺且濃密的雜質(zhì)分布的結(jié)形成了源極和漏極區(qū)的擴(kuò)散層，并且包圍阱區(qū)4的半導(dǎo)體襯底2部分形成有低的雜質(zhì)濃度(即，高電阻)。
相反，在根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件中(圖1A)，襯底拾取區(qū)如此形成使其包括第一雙擴(kuò)散層，該第一雙擴(kuò)散層包括第一導(dǎo)電類型的低濃度擴(kuò)散層和第一導(dǎo)電類型的高濃度擴(kuò)散層，所述低濃度擴(kuò)散層利用厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成且具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度。
此外，在所述晶體管是LDMOS晶體管的情況下，所述LDMOS晶體管至少包括所述第一導(dǎo)電類型的溝道擴(kuò)散層，該溝道擴(kuò)散層形成在所述阱區(qū)中，所述阱區(qū)用作漏極；以及，所述第二導(dǎo)電類型的源極，其形成在所述溝道擴(kuò)散層中并且其直接在柵電極下方的半導(dǎo)體襯底表面上的部分適于用作溝道區(qū)；并且，所述溝道區(qū)優(yōu)選與所述低濃度擴(kuò)散層同時(shí)形成。
所述晶體管可選擇地可以為L(zhǎng)DMOS晶體管，其至少包括溝道擴(kuò)散層和源極，其中該LDMOS晶體管還包括第二導(dǎo)電類型的漏極接觸擴(kuò)散層，其形成在與保護(hù)環(huán)區(qū)鄰接形成的阱區(qū)中。
此外，所述保護(hù)環(huán)區(qū)可以形成為包括另一雙擴(kuò)散層，該雙擴(kuò)散層利用所述厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成，并包括雜質(zhì)濃度高于所述阱區(qū)的第二導(dǎo)電類型的低濃度擴(kuò)散層以及具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度的第二導(dǎo)電類型的高濃度擴(kuò)散層。
根據(jù)本發(fā)明的第二實(shí)施例，提供另一半導(dǎo)體器件使其具有與根據(jù)第一實(shí)施例的前面提到的半導(dǎo)體器件類似的器件結(jié)構(gòu)，除了在與阱區(qū)和半導(dǎo)體襯底接觸的阱區(qū)的周邊形成雜質(zhì)濃度高于所述阱區(qū)的第二導(dǎo)電類型的保護(hù)環(huán)區(qū)；并且，雜質(zhì)濃度高于所述半導(dǎo)體襯底的第一導(dǎo)電類型的襯底拾取區(qū)形成在所述阱區(qū)周邊之外的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)分開。
此外，所述晶體管是LDMOS晶體管，其至少包括第二導(dǎo)電類型的溝道擴(kuò)散層，該溝道擴(kuò)散層形成在所述阱區(qū)中并且其直接在柵電極下方的半導(dǎo)體襯底表面上的部分適于用作溝道區(qū)；第一導(dǎo)電類型的低雜質(zhì)濃度漏極，其形成在與所述溝道擴(kuò)散層接觸的所述半導(dǎo)體襯底表面上的阱區(qū)中；第一導(dǎo)電類型的源極，其形成在所述溝道擴(kuò)散層中；以及，第一導(dǎo)電類型的漏極接觸擴(kuò)散層，其形成在所述低雜質(zhì)濃度漏極中，其中所述溝道區(qū)與所述保護(hù)環(huán)區(qū)同時(shí)形成。
已經(jīng)大體上描述了本公開，以下將參照?qǐng)D1至18描述根據(jù)本發(fā)明的半導(dǎo)體器件的幾個(gè)優(yōu)選實(shí)施例。
圖1A和1B示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件，其中圖1A是剖面圖而圖1B是半導(dǎo)體器件的頂視圖。
盡管在圖1A和1B中僅示出了用于形成N溝道型LDMOS(橫向擴(kuò)散MOS)晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中也可以包括其他元器件，包括CMOS(互補(bǔ)MOS)晶體管和其他元件。
參照?qǐng)D1A和1B，在P型半導(dǎo)體襯底(Psub)2上形成用于形成LDMOS的N型阱區(qū)(NW)4。在襯底上除N阱區(qū)之外的區(qū)域中，形成P型阱區(qū)(PW)6。本實(shí)施例中的N阱區(qū)4構(gòu)成了LDMOS晶體管的漏極。
在N阱區(qū)4中，P型溝道擴(kuò)散層(Pbody)8和N型漏極(N+)10形成為在空間上彼此分開。
此外，在P溝道擴(kuò)散層8中，形成有N型源極(N+)12和P型溝道擴(kuò)散拾取區(qū)(P+)14，P型溝道擴(kuò)散拾取區(qū)(P+)14位于關(guān)于N源極12與N漏極10相對(duì)的區(qū)域中。
柵電極18與下層的柵極氧化物層16一起形成在半導(dǎo)體襯底2上N源極12與N漏極10之間。
如此形成該柵電極18，使其覆蓋在柵極氧化物層16之上并延伸覆蓋LOCOS(硅的局部氧化)氧化物層20a的一部分，所述LOCOS氧化物層20a形成在P溝道擴(kuò)散層8和在空間上與擴(kuò)散層8分開的N型漏極10之間的N阱區(qū)4上。
此外，通過LOCOS氧化物層20a的插入部分，面對(duì)N漏極10的柵電極18的側(cè)面之一形成為在空間上與N漏極10分開。
P溝道擴(kuò)散層8和N源極12均相對(duì)于面對(duì)N源極12的柵電極18的側(cè)面以自對(duì)準(zhǔn)的方式形成。
在如此構(gòu)造的LDMOS晶體管中，直接在柵電極18下方的P溝道擴(kuò)散層8的表面區(qū)域構(gòu)成了溝道區(qū)域。
包圍LDMOS晶體管形成區(qū)域，在N阱區(qū)4的周邊之內(nèi)并且在空間上與N阱區(qū)4的邊界分開地以框架的形狀形成N型保護(hù)環(huán)區(qū)22。
N型保護(hù)環(huán)區(qū)22具有比N阱區(qū)4更高的N型雜質(zhì)濃度。
在N型保護(hù)環(huán)區(qū)22與N型漏極10之間的N型阱區(qū)4上形成另一LOCOS氧化物層20b。利用LOCOS氧化物層20b和20c作為掩模，形成N型保護(hù)環(huán)區(qū)22。
包圍N型保護(hù)環(huán)區(qū)22，在N阱區(qū)4的周邊以框架的形狀形成P型低濃度擴(kuò)散層(Pbody)24，使其與N阱區(qū)4和P阱區(qū)6兩者接觸。該P(yáng)型低濃度擴(kuò)散層24具有比P阱區(qū)6更高的雜質(zhì)濃度。
此外，在P型低濃度擴(kuò)散層24中形成框架形狀的P型高濃度擴(kuò)散層(P+)26。P型高濃度擴(kuò)散層26具有比P型低濃度擴(kuò)散層24更高的雜質(zhì)濃度。
P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26構(gòu)成了第一實(shí)施例的半導(dǎo)體器件中的襯底拾取區(qū)。
上述LOCOS氧化物層20c形成在N型保護(hù)環(huán)區(qū)22與N阱區(qū)4表面區(qū)域上的P型高濃度擴(kuò)散層26和P型低濃度擴(kuò)散層24之間。
LOCOS氧化物層20d形成在關(guān)于P型高濃度擴(kuò)散層26與N型保護(hù)環(huán)區(qū)22相對(duì)的P阱區(qū)6和P型低濃度擴(kuò)散層24的表面區(qū)域上。
利用LOCOS氧化物層20c和20d作為掩模，形成P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26。
包圍N溝道LDMOS形成區(qū)域，形成保護(hù)性二極管，其由N型保護(hù)環(huán)區(qū)22、N阱區(qū)4、P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26形成。
圖2A至2E是剖面圖，示出了根據(jù)本發(fā)明第一實(shí)施例的在制造過程中不同階段的半導(dǎo)體器件。該制造過程主要涉及與額定在30V的LDMOS晶體管結(jié)合的35V保護(hù)性二極管的形成。
盡管除了LDMOS晶體管之外，在用于外圍電路的工藝期間也形成了CMOS晶體管，但為了清楚起見，在此省略了對(duì)于CMOS工藝的描述。
以下參照?qǐng)D1A至2E描述制造過程。
(1)在厚度約為25nm的P型半導(dǎo)體襯底2的表面上通過熱氧化形成氧化硅膜。
然后通過光刻方法形成第一抗蝕劑膜，以暴露將要形成N阱的區(qū)域。利用如此制備的第一抗蝕劑膜作為掩模，在約30keV的加速電壓和(2.0～4.0)×1013cm-2的劑量條件下注入作為N型雜質(zhì)的磷離子。
在去除第一抗蝕劑膜之后，形成第二抗蝕劑膜以暴露P阱形成區(qū)域。利用第二抗蝕劑膜作為掩模，在約30keV的加速電壓和1.0×1013cm-2的劑量條件下注入作為P型雜質(zhì)的硼離子。
在去除第二抗蝕劑膜之后，所得結(jié)構(gòu)在約1150℃下經(jīng)受熱擴(kuò)散工藝，以形成具有(4.0～8.0)×1015磷離子/cm-3的表面雜質(zhì)濃度和(4～6)μm深度的N阱區(qū)4，以及P阱區(qū)6。
根據(jù)將要形成的LDMOS晶體管的耐受電壓，適當(dāng)?shù)貎?yōu)化N阱區(qū)4的表面雜質(zhì)濃度和擴(kuò)散深度。此外，根據(jù)將被組合加載的外圍Nch晶體管的特性，優(yōu)化作為除N阱區(qū)4之外的部分的P阱區(qū)6的表面雜質(zhì)濃度(圖2A)。
(2)在從半導(dǎo)體襯底2的表面去除氧化硅膜之后，通過熱氧化形成厚度約為25nm的另一氧化硅膜。
此外，通過LP-CVD(低壓化學(xué)氣相沉積)法在其上設(shè)置氮化硅膜，并且利用光刻和蝕刻技術(shù)使所得結(jié)構(gòu)經(jīng)受構(gòu)圖工藝使得僅留下覆蓋有源區(qū)的氮化硅膜部分未被去除。
在執(zhí)行用于防止寄生MOS溝道導(dǎo)通的注入之后，在約1000℃下生長(zhǎng)相對(duì)厚的氧化物膜，使其厚度在600至800nm的范圍內(nèi)，由此形成LOCOS氧化物膜20a、20b、20c和20d。
之后，去除氮化硅膜和下層的氧化硅膜兩者(圖2B)。
(3)在通過熱氧化將柵極氧化物層16生長(zhǎng)至約25nm的厚度之后，通過CVD方法在其上形成多晶硅膜，將作為N型雜質(zhì)的磷離子擴(kuò)散到所述多晶硅膜中至相對(duì)高的濃度以形成N+多晶硅膜，并且利用光刻和蝕刻技術(shù)使所得結(jié)構(gòu)經(jīng)受構(gòu)圖工藝以形成預(yù)定形狀，由此形成柵電極18、18(圖2C)。
(4)通過利用柵電極18、18作為掩模注入作為P型雜質(zhì)的硼離子并通過執(zhí)行熱擴(kuò)散工藝，形成用作LDMOS晶體管溝道的P溝道擴(kuò)散層。
根據(jù)要形成的LDMOS晶體管的耐受電壓和閾值電壓，優(yōu)化所述離子的注入量和熱擴(kuò)散。
在本實(shí)施例中，通過注入約3.5×1013cm-2的離子并在約1100℃下熱擴(kuò)散約120分鐘，來形成P溝道擴(kuò)散層8。
同時(shí)，利用LOCOS氧化物層20c和20d作為掩模以自對(duì)準(zhǔn)方式在要形成保護(hù)性二極管的區(qū)域中形成P型低濃度擴(kuò)散層24。
在N阱區(qū)4的周邊上形成P型低濃度擴(kuò)散層24，其雜質(zhì)濃度約等于襯底拾取區(qū)8中雙擴(kuò)散層中的低濃度部分的雜質(zhì)濃度(圖2D)。
(5)N型漏極10、N型源極12和N型保護(hù)環(huán)區(qū)22與形成包括在外圍電路中的CMOS晶體管的源極和漏極同時(shí)形成。這通過利用抗蝕劑層和LOCOS氧化物膜20a、20b和20c作為掩模將作為N型雜質(zhì)的砷離子注入至高濃度并使所得結(jié)構(gòu)在約950℃下經(jīng)受熱處理來進(jìn)行。
利用LOCOS氧化物層20a和20b形成N型漏極10；N型源極12相對(duì)于柵電極18以自對(duì)準(zhǔn)的方式形成；并且，利用LOCOS氧化物層20b和20c作為掩模形成N型保護(hù)環(huán)區(qū)22(圖2E)。
(6)之后，通過利用抗蝕劑層和LOCOS氧化物膜20c和20d作為掩模將用于產(chǎn)生P型雜質(zhì)的BF2注入至相對(duì)高的濃度并使所得結(jié)構(gòu)在約900℃下經(jīng)受熱處理，形成P溝道擴(kuò)散層8中的P型溝道擴(kuò)散拾取區(qū)(P+)14以及P型低濃度擴(kuò)散層24中的P型高濃度擴(kuò)散層26(圖1)。
上述熱處理可以與BPSG(硼磷硅酸鹽玻璃)膜的回流工藝結(jié)合進(jìn)行，所述回流工藝在形成層間絕緣體之后進(jìn)行。
為完成器件的制造，之后進(jìn)行常規(guī)的CMOS工藝步驟(未示出)，比如形成BPSG膜的層間絕緣體、用于電連接和布線的接觸孔以及鈍化膜的工藝。
在圖1A和1B所示的第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)中，P阱區(qū)6、作為襯底拾取區(qū)的P型低濃度擴(kuò)散層24和N阱區(qū)4之間的結(jié)位于P型低濃度擴(kuò)散層24(襯底拾取區(qū))之下。
結(jié)果，能夠減小由掩模定位所致的N阱區(qū)4的位置變化引起的保護(hù)性二極管的閾值電壓的分散，并且通過改變N型保護(hù)環(huán)區(qū)22與包括P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的襯底拾取區(qū)之間的距離，能夠適當(dāng)?shù)卣{(diào)整閾值電壓的值。
此外，由于N型保護(hù)環(huán)區(qū)22、P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26均利用LOCOS氧化物層20c作為掩模來形成，所以N型保護(hù)環(huán)區(qū)22與P型低濃度擴(kuò)散層24或者與P型高濃度擴(kuò)散層26之間的距離如預(yù)定的那樣形成，而不受到掩模定位所導(dǎo)致的位置偏差的較大影響，由此能夠形成具有穩(wěn)定的或可再現(xiàn)的耐受電壓的保護(hù)性二極管。
圖3對(duì)于根據(jù)本發(fā)明第一實(shí)施例形成的保護(hù)性二極管(圖1)，繪制了縱軸上的耐受電壓(V)與橫軸上的LOCOS氧化物層22c的尺寸A(μm)，該LOCOS氧化物層位于N型保護(hù)環(huán)區(qū)與P型高濃度擴(kuò)散層之間。
由于LDMOS的耐受電壓通常約為46V，所以通過將其耐受電壓在包括質(zhì)量分散的30至46V的范圍內(nèi)調(diào)整得盡可能低，具有30V產(chǎn)品額定值(product rating)的保護(hù)性二極管能夠被適當(dāng)?shù)亟Y(jié)合使用。
從圖3所示的結(jié)果中(以虛線表示)，通過在N型保護(hù)環(huán)區(qū)與P型高濃度擴(kuò)散層之間將LOCOS氧化物層22c的尺寸A優(yōu)選地設(shè)定成2.3μm，能夠獲得保護(hù)性二極管的該耐受電壓。
也就是說，通過將尺寸A設(shè)定為包括制造過程中的分散的(2.3±0.2)μm，能夠形成擊穿電壓在32～39V范圍內(nèi)的保護(hù)性二極管。
結(jié)果，由于在確保所述30V的產(chǎn)品額定值低于LDMOS晶體管的耐受電壓的同時(shí)，能夠調(diào)整保護(hù)性二極管的擊穿電壓，所以通過ESD(靜電放電)或電噪聲積累在LDMOS晶體管漏極中的電荷能夠被有效地去除，由此能夠防止對(duì)于LDMOS晶體管和連接到其上的其他器件的損壞。
在額定電壓或LDMOS耐受電壓改變的情況下，能夠通過修改進(jìn)行優(yōu)化而不添加特定的工藝步驟，設(shè)計(jì)出用于形成具有預(yù)期擊穿電壓的保護(hù)性二極管的方法。
此外，在本實(shí)施例中將LOCOS氧化物膜用作厚氧化物膜，并且用于形成所述LOCOS膜的工藝具有極佳的尺寸可控性。結(jié)果，能夠減小保護(hù)性二極管的閾值電壓的分散。
另外，由于LDMOS晶體管中的LOCOS氧化物層20a設(shè)置在柵電極18的漏極側(cè)之下，所以能夠提高LDMOS晶體管的漏極耐受電壓。
此外，襯底拾取區(qū)由包括P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的雙擴(kuò)散層形成，所述P型低濃度擴(kuò)散層24具有比P型半導(dǎo)體襯底2更高的P型雜質(zhì)濃度，所述P型高濃度擴(kuò)散層26具有比P型低濃度擴(kuò)散層24更高的P型雜質(zhì)濃度。
結(jié)果，能夠在抽取電荷期間防止結(jié)擊穿。例如，由于通過上述方法形成P型低濃度擴(kuò)散層24，使其具有300至700(Ω/□)范圍內(nèi)的薄層電阻和1.0至1.5μm范圍內(nèi)的雜質(zhì)深度，所以能夠防止抽取電荷期間的結(jié)擊穿。
此外，由于P型低濃度擴(kuò)散層24與P溝道擴(kuò)散層8同時(shí)形成，所以能夠形成前者而不增大工藝步驟的數(shù)目。
而且，由于在本實(shí)施例中，保護(hù)性二極管形成在LDMOS晶體管形成區(qū)域的整個(gè)周邊上，所以為了形成所述保護(hù)性二極管，不需要另外還需具有相對(duì)大的面積的特定區(qū)域。
與以上提到的結(jié)構(gòu)相反，保護(hù)性二極管可以不必形成于LDMOS晶體管形成區(qū)域的整個(gè)周邊上，而是可以可選地如以下那樣形成。
例如，相對(duì)于形成保護(hù)性二極管的對(duì)于第一實(shí)施例的第一和第二修改例，分別示于圖4A和4B中。
參照?qǐng)D4A，根據(jù)對(duì)于第一實(shí)施例的第一修改例的保護(hù)性二極管可以這樣形成，使得作為襯底拾取區(qū)的組成層的P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的部分對(duì)應(yīng)于四邊形N阱區(qū)4的四條邊設(shè)置。
可選擇地，如圖4B所示，根據(jù)第二修改例的保護(hù)性二極管可以這樣形成，使得P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的部分對(duì)應(yīng)于四邊形N阱區(qū)4的兩條對(duì)邊設(shè)置。
此外，可以可選地形成保護(hù)性二極管，使得P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的一個(gè)部分對(duì)應(yīng)于N阱區(qū)4的一條邊設(shè)置。
因此，用于在半導(dǎo)體器件中設(shè)置保護(hù)性二極管的位置可以任意選擇，例如，在LDMOS晶體管形成區(qū)域的部分外圍。
N型漏極10形成在上述結(jié)構(gòu)中并在空間上與N型保護(hù)環(huán)區(qū)22分開?？蛇x擇地，如圖5A和5B中所示，可以根據(jù)第三修改例形成保護(hù)性二極管使得N型漏極10和N型保護(hù)環(huán)區(qū)22在溝道長(zhǎng)度方向上彼此連接從而形成單一的N型擴(kuò)散層(N+)28。
此外，可以根據(jù)第四修改例可選地形成保護(hù)性二極管，使得N型漏極10和N型保護(hù)環(huán)區(qū)22連接以形成一另外的N型擴(kuò)散層(N+)30，如圖6A和6B所示。
如上所述，通過利用連接的N型漏極和N型保護(hù)環(huán)區(qū)形成LDMOS，由LDMOS晶體管和保護(hù)性晶體管所占據(jù)的面積減小，而這又減小了半導(dǎo)體器件的芯片面積。
并且在上述結(jié)構(gòu)中，形成LOCOS氧化物膜20a、20b、20c和20d以用于厚氧化物膜。
可選擇地，如圖7所示，根據(jù)第五修改例的半導(dǎo)體器件的結(jié)構(gòu)可以這樣形成，使得設(shè)置厚氧化物膜32a、32b、32c和32d以代替LOCOS氧化物膜20a、20b、20c和20d，所述厚氧化物膜32a、32b、32c和32d中的每一個(gè)在從厚度方向觀察時(shí)都呈梯形形狀并且未嵌入到半導(dǎo)體襯底2中。
通過在半導(dǎo)體襯底2的整個(gè)表面上設(shè)置厚度為300至500nm的氧化物膜并通過光刻和蝕刻技術(shù)執(zhí)行構(gòu)圖工藝以形成預(yù)定形狀，來形成厚氧化物膜32a、32b、32c和32d。
通過在根據(jù)本結(jié)構(gòu)的LDMOS晶體管中利用厚氧化物膜32a、32b、32c和32d，與LOCOS氧化物膜的情況相比，能夠形成晶體管使其具有減小的導(dǎo)通電阻。
圖8是示出根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第六修改例的半導(dǎo)體器件的剖面圖。
盡管在圖8中僅示出了用于形成P溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖8的半導(dǎo)體器件中與之前參照?qǐng)D1A描述的器件的部件類似的部件。
參照?qǐng)D8，在P型半導(dǎo)體襯底(Psub)2上形成N型阱區(qū)(NW)4和P型阱區(qū)(PW)6。
在N阱區(qū)4中，N型溝道擴(kuò)散層(Nbody)34和P型低濃度漏極(P-)36形成為彼此相鄰。
在P型低濃度漏極(P-)36中形成P型漏極(P+)38。
此外，在N型溝道擴(kuò)散層34中，形成有P型源極(P+)40和N型溝道擴(kuò)散拾取區(qū)(N+)42，N型溝道擴(kuò)散拾取區(qū)(N+)42位于關(guān)于P型源極40與P漏極38相對(duì)的區(qū)域中。
柵電極18與下層的柵極氧化物層16一起形成在半導(dǎo)體襯底2上P源極40與P漏極38之間。
如此形成該柵電極18，使其覆蓋在柵極氧化物層16之上并延伸覆蓋LOCOS氧化物層20a的一部分，所述LOCOS氧化物層20a形成在P型低濃度漏極36的表面上，所述P型低濃度漏極36在N溝道擴(kuò)散層34和在空間上與擴(kuò)散層34分開的P型漏極38之間。
面對(duì)P漏極38的柵電極18的側(cè)面之一形成為在空間上通過LOCOS氧化物層20a的插入部分與P漏極38分開。
N溝道擴(kuò)散層34和P源極40均相對(duì)于面對(duì)P源極40的柵電極18的側(cè)面以自對(duì)準(zhǔn)的方式形成。
在由此構(gòu)造的LDMOS晶體管中，直接在柵電極18下方的N溝道擴(kuò)散層34的表面區(qū)域構(gòu)成了溝道區(qū)域。
包圍LDMOS晶體管形成區(qū)域，在N阱區(qū)4的周邊之內(nèi)并且在空間上與N阱區(qū)4的邊界分開地以框架的形狀形成N型保護(hù)環(huán)區(qū)22。
在N型保護(hù)環(huán)區(qū)22與P漏極38之間的N阱區(qū)4上形成另一LOCOS氧化物層20b。
包圍N型保護(hù)環(huán)區(qū)22，在N阱區(qū)4的周邊以框架的形狀形成P型低濃度擴(kuò)散層(Pbody)24，使其與N阱區(qū)4和P阱區(qū)6兩者接觸。
此外，在P型低濃度擴(kuò)散層24中形成框架形狀的P型高濃度擴(kuò)散層(P+)26。
LOCOS氧化物層20c形成在N阱區(qū)4和P型低濃度擴(kuò)散層24表面區(qū)域上的N型保護(hù)環(huán)區(qū)22與P型高濃度擴(kuò)散層26之間。
另一LOCOS氧化物層20d形成在關(guān)于P型高濃度擴(kuò)散層26與N型保護(hù)環(huán)區(qū)22相對(duì)的P阱區(qū)6和P型低濃度擴(kuò)散層24的表面區(qū)域上。
包圍P溝道LDMOS形成區(qū)域，形成保護(hù)性二極管，保護(hù)性二極管由N型保護(hù)環(huán)區(qū)22、N阱區(qū)4、P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26形成。
圖9A至9E是剖面圖，示出了根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第六修改例的在制造過程中不同階段的半導(dǎo)體器件。該制造過程主要涉及與額定在50V的LDMOS晶體管結(jié)合的58V保護(hù)性二極管的形成。
盡管除了LDMOS晶體管之外，在用于外圍電路的工藝期間也形成了CMOS晶體管，但為了清楚起見，在此省略了對(duì)于CMOS工藝的描述。
以下參照?qǐng)D8至9E描述制造過程。
(1)在厚度約為25nm的P型半導(dǎo)體襯底2的表面上通過熱氧化形成氧化硅膜。
然后通過光刻方法形成第一抗蝕劑膜，以暴露將要形成N阱的區(qū)域。利用如此制備的第一抗蝕劑膜作為掩模，在約150keV的加速電壓和(2.0～4.0)×1012cm-2的劑量條件下注入作為N型雜質(zhì)的磷離子。
在去除第一抗蝕劑膜之后，形成第二抗蝕劑膜以遮掩N阱形成區(qū)域。利用第二抗蝕劑膜作為掩模，在約30keV的加速電壓和約1.0×1013cm-2的劑量條件下注入作為P型雜質(zhì)的硼離子。
在去除第二抗蝕劑膜之后，所得結(jié)構(gòu)在約1180℃下經(jīng)受熱處理，以形成具有(3.0～7.0)×1015磷離子/cm-3的表面雜質(zhì)濃度和(9～13)μm深度的N阱區(qū)4，以及P阱區(qū)6。
根據(jù)要形成的LDMOS晶體管的耐受電壓，適當(dāng)?shù)貎?yōu)化N阱區(qū)4的表面雜質(zhì)濃度和擴(kuò)散深度。此外，根據(jù)將被組合加載的外圍Nch晶體管的特性，優(yōu)化作為除N阱區(qū)4之外的部分的P阱區(qū)6的表面雜質(zhì)濃度。
在從半導(dǎo)體襯底2的表面去除氧化硅膜之后，通過熱氧化形成厚度約為25nm的另一氧化硅膜。
在約30keV的加速電壓和(4.0～6.0)×1013cm-2的劑量條件下用硼離子向LDMOS晶體管形成區(qū)域中進(jìn)行另一離子注入，之后在約1100℃下進(jìn)行熱處理以形成P型低濃度漏極36。(圖9A)(2)通過LP-CVD方法設(shè)置氮化硅膜并且利用光刻和蝕刻技術(shù)使其經(jīng)受構(gòu)圖工藝，使得僅留下覆蓋有源區(qū)的氮化硅膜部分未被去除。
在執(zhí)行用于防止寄生MOS溝道導(dǎo)通的另一注入之后，在約1000℃下生長(zhǎng)相對(duì)厚的氧化物膜，使其厚度在600至800nm的范圍內(nèi)，由此形成LOCOS氧化物膜20a、20b、20c和20d。
之后，去除氮化硅膜和下層的氧化硅膜兩者(圖9B)。
(3)去除用于形成LOCOS氧化物膜的氮化硅膜和下層的氧化硅膜兩者；通過熱氧化將柵極氧化物層16形成至約40nm的厚度；通過CVD方法在其上形成多晶硅膜；以及利用光刻和蝕刻技術(shù)使所得結(jié)構(gòu)經(jīng)受構(gòu)圖工藝以形成預(yù)定形狀，由此形成柵電極18、18(圖9C)。
(4)為形成用作LDMOS晶體管溝道的N溝道擴(kuò)散層，在目前的工藝過程中以3.5×1013cm-2的劑量利用柵電極18、18作為掩模注入作為N型雜質(zhì)的磷離子。
之后，利用LOCOS氧化物膜20c和20d作為掩模，以約1×1013cm-2的劑量向用于形成保護(hù)性晶體管的區(qū)域中進(jìn)行利用硼離子的另一注入。
之后，通過使所得結(jié)構(gòu)在約1100℃下經(jīng)受熱擴(kuò)散工藝約120分鐘，在N阱區(qū)4中形成N溝道擴(kuò)散層34，并在要形成保護(hù)性二極管的N阱區(qū)4的周邊形成P型低濃度擴(kuò)散層24。
根據(jù)要形成的LDMOS晶體管的耐受電壓和閾值電壓，優(yōu)化所述離子的注入量和熱擴(kuò)散(圖9D)。
(5)P型低濃度擴(kuò)散層24和N型保護(hù)環(huán)區(qū)22與形成包括在外圍電路中的CMOS晶體管的源極和漏極時(shí)同時(shí)形成。這通過利用抗蝕劑層和LOCOS氧化物膜20b和20c作為掩模將作為N型雜質(zhì)的砷離子注入至高濃度并使所得結(jié)構(gòu)在約950℃下經(jīng)受熱處理來進(jìn)行。
利用LOCOS氧化物層20b和20c作為掩模，形成N型保護(hù)環(huán)區(qū)22(圖9E)。
(6)之后，通過利用抗蝕劑層和LOCOS氧化物膜20a、20b、20c和20d作為掩模將用于產(chǎn)生P型雜質(zhì)的BF2注入至相對(duì)高的濃度并使所得結(jié)構(gòu)在約900℃下經(jīng)受熱處理，相對(duì)于柵電極18以自對(duì)準(zhǔn)的方式形成N溝道擴(kuò)散層34中的P源極40，并利用LOCOS氧化物膜20c和20d作為掩模形成P型低濃度擴(kuò)散層24中的P型高濃度擴(kuò)散層26(圖8)。
上述熱處理可以與BPSG膜的回流工藝結(jié)合進(jìn)行，所述回流工藝在形成層間絕緣體之后進(jìn)行。
為完成器件的制造，之后進(jìn)行常規(guī)的CMOS工藝步驟(未示出)，比如形成BPSG膜的層間絕緣體、用于電連接和布線的接觸孔以及鈍化膜的工藝。
除了P型低濃度擴(kuò)散層24與晶體管形成區(qū)域同時(shí)形成之外，根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第六修改例的半導(dǎo)體器件(圖8)能夠提供與第一實(shí)施例的器件(圖1)類似的優(yōu)點(diǎn)。此外，通過將P型低濃度擴(kuò)散層24與P型漏極36同時(shí)形成，能夠形成層24而不添加另外的工藝步驟。
圖10是示出根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第七修改例的半導(dǎo)體器件的剖面圖。
盡管在圖10中僅示出了用于形成P溝道型LDCOS偏移晶體管(offsettransistor)和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括N溝道型LOCOS偏移晶體管和其他元件。
用相同的數(shù)字表示符來示出圖10的半導(dǎo)體器件中與之前參照?qǐng)D1A描述的器件的部件類似的部件。
參照?qǐng)D10，在P型半導(dǎo)體襯底(Psub)2上形成N型阱區(qū)(NW)4和P型阱區(qū)(PW)6。
在N阱區(qū)4中，在空間上彼此分開地形成兩個(gè)P型低濃度擴(kuò)散層(P-)44、44。
在每個(gè)擴(kuò)散層44中形成P型高濃度擴(kuò)散層46。P型低濃度擴(kuò)散層44和P型高濃度擴(kuò)散層46構(gòu)成了源極或漏極。
在P型高濃度擴(kuò)散層46、46之間的P型低濃度擴(kuò)散層44的表面上形成LOCOS氧化物層20a。
柵電極18與下層的柵極氧化物層16一起，形成在P型低濃度擴(kuò)散層44和N型阱區(qū)4表面上的P型高濃度擴(kuò)散層46、46之間。
如此形成該柵電極18，使其覆蓋在柵極氧化物層16之上并延伸覆蓋LOCOS氧化物層20a，20a的一部分。柵電極18的每個(gè)側(cè)面設(shè)置成在空間上通過LOCOS氧化物層20a的插入部分與P型高濃度擴(kuò)散層46分開。
包圍LOCOS偏移晶體管形成區(qū)域，在N阱區(qū)4的周邊之內(nèi)并且在空間上與N阱區(qū)4的邊界分開地以框架的形狀形成N型保護(hù)環(huán)區(qū)22。
在N型保護(hù)環(huán)區(qū)22與P漏極46之間的N阱區(qū)4的表面上形成另一LOCOS氧化物層20b。
包圍N型保護(hù)環(huán)區(qū)22，在N阱區(qū)4的周邊以框架的形狀形成P型低濃度擴(kuò)散層(Pbody)24，使其與N阱區(qū)4和P阱區(qū)6兩者接觸。
此外，在P型低濃度擴(kuò)散層24中形成框架形狀的P型高濃度擴(kuò)散層(P+)26。
LOCOS氧化物層20c形成在N阱區(qū)4和P型低濃度擴(kuò)散層24表面區(qū)域上的N型保護(hù)環(huán)區(qū)22與P型高濃度擴(kuò)散層26之間。
LOCOS氧化物層20d形成在關(guān)于P型高濃度擴(kuò)散層26與N型保護(hù)環(huán)區(qū)22相對(duì)的P阱區(qū)6和P型低濃度擴(kuò)散層24的表面區(qū)域上。
包圍P溝道LDMOS形成區(qū)域，形成保護(hù)性二極管，保護(hù)性二極管由N型保護(hù)環(huán)區(qū)22、N阱區(qū)4、P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26形成。
圖11A至11E是剖面圖，示出了根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第七修改例的在制造過程中不同階段的半導(dǎo)體器件。該制造過程主要涉及與額定在30V的P溝道LOCOS偏移晶體管結(jié)合的35V保護(hù)性二極管的形成。
盡管除了P溝道LOCOS偏移晶體管之外，在工藝期間也形成了N溝道LOCOS偏移晶體管，但為了清楚起見，在此省略了對(duì)于N溝道LOCOS偏移晶體管的描述。
以下參照?qǐng)D10至11E描述制造過程。
(1)在厚度約為25nm的P型半導(dǎo)體襯底2的表面上通過熱氧化形成氧化硅膜。
然后通過光刻方法形成第一抗蝕劑膜，以暴露將要形成N阱的區(qū)域。利用由此制備的第一抗蝕劑膜作為掩模，在約150keV的加速電壓和(5.0～8.0)×1012cm-2的劑量條件下注入作為N型雜質(zhì)的磷離子。
在去除第一抗蝕劑膜之后，形成第二抗蝕劑膜以遮掩N阱形成區(qū)域。利用第二抗蝕劑膜作為掩模，在約30keV的加速電壓和約(2.0～5.0)×1013cm-2的劑量條件下注入作為P型雜質(zhì)的硼離子。
在去除第二抗蝕劑膜之后，所得結(jié)構(gòu)在約1150℃下經(jīng)受熱處理，以形成具有(5.0～10.0)×1015磷離子/cm-3的表面雜質(zhì)濃度和(6～8)μm深度的N阱區(qū)4，以及P阱區(qū)6。
根據(jù)要形成的LOCOS偏移晶體管的耐受電壓，適當(dāng)?shù)貎?yōu)化N阱區(qū)4的表面雜質(zhì)濃度和擴(kuò)散深度。此外，根據(jù)將被組合加載的外圍Nch晶體管的特性，優(yōu)化作為除N阱區(qū)4之外的部分的P阱區(qū)6的表面雜質(zhì)濃度。
在從半導(dǎo)體襯底2的表面去除氧化硅膜之后，通過熱氧化形成厚度約為25nm的另一氧化硅膜。
在約30keV的加速電壓和(1.0～3.0)×1013cm-2的劑量條件下用硼離子向用于形成LOCOS偏移晶體管的源極和漏極的區(qū)域中進(jìn)行另一離子注入，之后在約1100℃下進(jìn)行熱處理以形成P型低濃度層44、44(圖11A)。
(2)通過LP-CVD方法設(shè)置氮化硅膜并且利用光刻和蝕刻技術(shù)使其經(jīng)受構(gòu)圖工藝，使得僅留下覆蓋有源區(qū)的氮化硅膜部分未被去除。
在執(zhí)行用于防止寄生MOS溝道導(dǎo)電的另一注入之后，在約1000℃下生長(zhǎng)相對(duì)厚的氧化物膜，使其厚度在600至800nm的范圍內(nèi)，由此形成LOCOS氧化物膜20a、20b、20c和20d。
之后，去除氮化硅膜和下層的氧化硅膜兩者(圖11B)。
(3)去除用于形成LOCOS氧化物膜的氮化硅膜和下層的氧化硅膜兩者，通過熱氧化將柵極氧化物層16形成至約80nm的厚度。
之后，利用LOCOS氧化物膜20c和20d作為掩模，以約1×1013cm-2的劑量向用于形成保護(hù)性晶體管的區(qū)域中進(jìn)行利用硼離子的另一注入。
之后，通過使所得結(jié)構(gòu)在約1100℃下經(jīng)受熱擴(kuò)散工藝，在N阱區(qū)4中形成N溝道擴(kuò)散層34，并在要形成保護(hù)性二極管的N阱區(qū)4的周邊形成P型低濃度擴(kuò)散層24(圖11C)。
通過CVD方法形成用于形成柵電極的多晶硅膜，并利用光刻和蝕刻技術(shù)使所得結(jié)構(gòu)經(jīng)受構(gòu)圖工藝以形成預(yù)定形狀，由此形成柵電極18、18(圖11D)。
通過利用抗蝕劑層和LOCOS氧化物膜20b和20c作為掩模將作為N型雜質(zhì)的砷離子注入至高濃度并在約950℃下進(jìn)行熱處理，來形成N型保護(hù)環(huán)區(qū)22(圖11E)。
(6)通過利用抗蝕劑層和LOCOS氧化物膜20a、20b、20c和20d作為掩模將用于產(chǎn)生P型雜質(zhì)的BF2注入至相對(duì)高的濃度并在約900℃下進(jìn)行熱處理，在P型低濃度擴(kuò)散層44中形成P型高濃度擴(kuò)散層46，并利用LOCOS氧化物膜20c和20d作為掩模，在P型低濃度擴(kuò)散層24中形成P型高濃度擴(kuò)散層26(圖10)。
上述熱處理可以與BPSG膜的回流工藝結(jié)合進(jìn)行，所述回流工藝在形成層間絕緣體之后進(jìn)行。
為完成器件的制造，之后進(jìn)行常規(guī)的CMOS工藝步驟(未示出)，比如形成BPSG膜的層間絕緣體、用于電連接和布線的接觸孔以及鈍化膜的工藝。
除了P型低濃度擴(kuò)散層24與晶體管形成區(qū)域同時(shí)形成之外，根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第七修改例的半導(dǎo)體器件(圖10)能夠提供與第一實(shí)施例的器件(圖1A)類似的優(yōu)點(diǎn)。
盡管在以上實(shí)施例和修改例中已經(jīng)示出了比如N溝道型LDMOS晶體管(1A)、P溝道型LDMOS晶體管(圖8)和P溝道型LOCOS偏移晶體管(圖10)的晶體管，但本發(fā)明并非受限于這些晶體管。
例如，可以可選地利用數(shù)種類似的晶體管，比如圖12A所示的具有掩蔽LDD(輕摻雜漏極)結(jié)構(gòu)的晶體管，圖12B的一側(cè)LOCOS偏移型，或者圖12C的一側(cè)遮掩LDD結(jié)構(gòu)。
可選擇地，可以在單一的半導(dǎo)體襯底上組合加載多個(gè)晶體管，每個(gè)晶體管具有不同的類型或結(jié)構(gòu)。
此外，保護(hù)環(huán)區(qū)的結(jié)構(gòu)可以可選地由雙擴(kuò)散層形成，所述雙擴(kuò)散層利用厚氧化物層作為掩模以自對(duì)準(zhǔn)的方式設(shè)置并包括具有比第一導(dǎo)電類型的阱區(qū)更高的第二導(dǎo)電類型雜質(zhì)濃度的低濃度擴(kuò)散層以及具有比所述低濃度擴(kuò)散層更高的第二導(dǎo)電類型雜質(zhì)濃度的高濃度擴(kuò)散層。
圖13是示出根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第八修改例的半導(dǎo)體器件的剖面圖。
盡管在圖13中僅示出了用于形成N溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖13的半導(dǎo)體器件中與之前參照?qǐng)D1A描述的器件的部件類似的部件，并在此處省略對(duì)其的詳細(xì)描述。
除了保護(hù)環(huán)區(qū)由N型保護(hù)環(huán)區(qū)22和形成為包裹N型保護(hù)環(huán)區(qū)22的N型低濃度擴(kuò)散層(Nbody)48構(gòu)成之外，根據(jù)對(duì)于第一實(shí)施例的第八修改例的半導(dǎo)體器件具有與圖1A的第一實(shí)施例類似的構(gòu)造。
相對(duì)于LOCOS氧化物層20b和20c以自對(duì)準(zhǔn)的方式形成該N型低濃度擴(kuò)散層48。
所述N型低濃度擴(kuò)散層48具有比N阱區(qū)4高且比N型保護(hù)環(huán)區(qū)22低的N型雜質(zhì)濃度。
圖14是示出根據(jù)對(duì)于本發(fā)明第一實(shí)施例的第九修改例的半導(dǎo)體器件的剖面圖。
盡管在圖14中僅示出了用于形成P溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖14的半導(dǎo)體器件中與之前參照?qǐng)D1A和8描述的器件的部件類似的部件，并在此處省略對(duì)其的詳細(xì)描述。
除了保護(hù)環(huán)區(qū)由N型保護(hù)環(huán)區(qū)22和形成為包裹N型保護(hù)環(huán)區(qū)22的N型低濃度擴(kuò)散層(Nbody)48構(gòu)成之外，根據(jù)第九修改例的半導(dǎo)體器件具有與上述圖8的第六實(shí)施例類似的構(gòu)造。
與N型溝道擴(kuò)散層34同時(shí)，相對(duì)于LOCOS氧化物層20b和20c以自對(duì)準(zhǔn)的方式形成該N型低濃度擴(kuò)散層48。
所述N型低濃度擴(kuò)散層48具有比N阱區(qū)4高且比N型保護(hù)環(huán)區(qū)22低的N型雜質(zhì)濃度。
此外，通過與N型溝道擴(kuò)散層34同時(shí)形成N型低濃度擴(kuò)散層48，可以形成N型低濃度擴(kuò)散層48而不添加另外的工藝步驟。
順便提及，補(bǔ)充說明的是，N型低濃度擴(kuò)散層48并非總是與N型溝道擴(kuò)散層34一起形成。
在分別示于圖13和14中的第八和第九修改例中，通過改變包括P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的襯底拾取區(qū)與包括N型保護(hù)環(huán)區(qū)22和N型低濃度擴(kuò)散層48的保護(hù)環(huán)區(qū)之間的距離，能夠適當(dāng)?shù)卣{(diào)整保護(hù)性晶體管的閾值電壓的值。
此外，由于N型保護(hù)環(huán)區(qū)22、N型低濃度擴(kuò)散層48、P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26均利用LOCOS氧化物層20c作為掩模來形成，所以P型低濃度擴(kuò)散層24或P型高濃度擴(kuò)散層26與N型保護(hù)環(huán)區(qū)22或N型低濃度擴(kuò)散層48之間的距離如預(yù)定的那樣形成，而不受到掩模定位所導(dǎo)致的位置偏差的較大影響，由此能夠形成具有穩(wěn)定或可再現(xiàn)的耐受電壓值的保護(hù)性二極管。
無(wú)需補(bǔ)充說明的是，由N型保護(hù)環(huán)區(qū)22和形成為包裹N型保護(hù)環(huán)區(qū)22的N型低濃度擴(kuò)散層48所構(gòu)成的保護(hù)環(huán)區(qū)的上述結(jié)構(gòu)，也可適用于參照?qǐng)D4A至8、10、12A、12B和12C所說明的半導(dǎo)體器件。
如上所述，根據(jù)第一實(shí)施例及其修改例的半導(dǎo)體器件中的每一個(gè)均設(shè)置有由雙擴(kuò)散層形成的襯底拾取區(qū)，所述雙擴(kuò)散層包括P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26。然而，所述器件結(jié)構(gòu)并非受限于所述雙層結(jié)構(gòu)，襯底拾取區(qū)也可以由單一擴(kuò)散層形成。
圖15A和15B示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件，其中圖15A是剖面圖而圖15B是半導(dǎo)體器件的頂視圖。
盡管在圖15A和15B中僅示出了用于形成N溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中也可以包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖15A和15B的半導(dǎo)體器件中與之前參照?qǐng)D1A描述的器件的部件類似的部件，并在此處省略對(duì)其的詳細(xì)描述。
參照?qǐng)D15A和15B，在P型半導(dǎo)體襯底(Psub)2上形成N型阱區(qū)(NW)4和P型阱區(qū)(PW)6。
在N阱區(qū)4中，P型溝道擴(kuò)散層(Pbody)8和N型漏極(N+)10形成為在空間上彼此分開。
此外，在P溝道擴(kuò)散層8中，形成N型源極(N+)12和P型溝道擴(kuò)散拾取區(qū)(P+)14。
柵電極18與下層的柵極氧化物層16一起形成在半導(dǎo)體襯底2上N源極12與N漏極10之間。
如此形成該柵電極18，使其覆蓋在柵極氧化物層16之上并延伸覆蓋LOCOS氧化物層20a的一部分。
包圍LDMOS晶體管形成區(qū)域，在N阱區(qū)4的周邊與N阱區(qū)4和P阱區(qū)6均接觸地形成N型低濃度擴(kuò)散層(Nbody)48。
N型低濃度擴(kuò)散層48具有比N阱區(qū)4更高的N型雜質(zhì)濃度。
此外，在N型低濃度擴(kuò)散層48中形成框架形狀的N型保護(hù)環(huán)區(qū)(高濃度擴(kuò)散層N+)22。
N型低濃度擴(kuò)散層48和N型保護(hù)環(huán)區(qū)22構(gòu)成了第二實(shí)施例的半導(dǎo)體器件中的保護(hù)環(huán)區(qū)。
在N型保護(hù)環(huán)區(qū)22與N阱區(qū)4表面上的N型漏極10之間，形成LOCOS氧化物層20b。
利用LOCOS氧化物層20b和20c作為掩模，形成N型低濃度擴(kuò)散層48和N型保護(hù)環(huán)區(qū)22。
包圍N型低濃度擴(kuò)散層48的區(qū)域，在N阱區(qū)4的周邊之外并且在空間上與N阱區(qū)4分開地以框架的形狀形成構(gòu)成襯底拾取區(qū)的P型高濃度擴(kuò)散層(P+)26。
P型高濃度擴(kuò)散層26具有比P阱區(qū)6更高的P型雜質(zhì)濃度。
LOCOS氧化物層20c形成在N型低濃度擴(kuò)散層48和P阱區(qū)6表面上的N型保護(hù)環(huán)區(qū)22與P型高濃度擴(kuò)散層26之間，并且LOCOS氧化物層20d形成在P阱區(qū)6的表面上。
利用LOCOS氧化物層20c和20d作為掩模，形成P型高濃度擴(kuò)散層26。
包圍P溝道LDMOS形成區(qū)域，形成保護(hù)性二極管，保護(hù)性二極管由N型保護(hù)環(huán)區(qū)22、N型低濃度擴(kuò)散層48、P阱區(qū)6和P型高濃度擴(kuò)散層26形成。
除了在用于形成N阱區(qū)4的區(qū)域中進(jìn)行變化并補(bǔ)充用于形成N型低濃度擴(kuò)散層48的步驟之外，根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件通過與之前參照?qǐng)D2A至2E描述的工藝步驟類似的工藝步驟形成。
在本實(shí)施例的半導(dǎo)體器件中，N阱區(qū)4與P阱區(qū)6之間的結(jié)位于N型低濃度擴(kuò)散層48(保護(hù)環(huán)區(qū))之下。
結(jié)果，能夠減小由掩模定位所致的位置偏差引起的保護(hù)性二極管的閾值電壓的分散，并且通過改變包括N型保護(hù)環(huán)區(qū)22的保護(hù)環(huán)區(qū)與由P型高濃度擴(kuò)散層26構(gòu)成的襯底拾取區(qū)之間的距離，能夠適當(dāng)?shù)卣{(diào)整閾值電壓的值。
此外，由于N型保護(hù)環(huán)區(qū)22、N型低濃度擴(kuò)散層48和P型高濃度擴(kuò)散層26均利用LOCOS氧化物層20c(其尺寸為“A”)作為掩模來形成，所以P型高濃度擴(kuò)散層26與N型保護(hù)環(huán)區(qū)22或N型低濃度擴(kuò)散層48之間的距離如預(yù)定的那樣形成，而不受到掩模定位所導(dǎo)致的位置偏差的較大影響，由此能夠形成具有穩(wěn)定的或可再現(xiàn)的耐受電壓的保護(hù)性二極管。
圖16是示出根據(jù)對(duì)于本發(fā)明第二實(shí)施例的第一修改例的半導(dǎo)體器件的剖面圖。
盡管在圖16中僅示出了用于形成P溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖16的半導(dǎo)體器件中與之前參照?qǐng)D1A、15A和15B描述的器件的部件類似的部件。
參照?qǐng)D16，在P型半導(dǎo)體襯底(Psub)2上形成N型阱區(qū)(NW)4和P型阱區(qū)(PW)6。
在N阱區(qū)4中，N型溝道擴(kuò)散層(Nbody)34和P型低濃度漏極(P-)36形成為彼此相鄰。
在P型低濃度漏極(P-)36中形成P型漏極(P+)38。
此外，在N型溝道擴(kuò)散層34中，形成P型源極(P+)40和N型溝道擴(kuò)散拾取區(qū)(N+)42。
柵電極18與下層的柵極氧化物層16一起形成在半導(dǎo)體襯底2上P源極40與P漏極38之間。如此形成該柵電極18，使其延伸覆蓋LOCOS氧化物層20a的一部分。
包圍LDMOS晶體管形成區(qū)域，在N阱區(qū)4的周邊與N阱區(qū)4和P阱區(qū)6均接觸地形成N型低濃度擴(kuò)散層(Nbody)48。
此外，在N型低濃度擴(kuò)散層48中形成框架形狀的N型保護(hù)環(huán)區(qū)(N+)22。N型低濃度擴(kuò)散層48與N型溝道擴(kuò)散層34同時(shí)形成。
在N型保護(hù)環(huán)區(qū)22與N阱區(qū)4表面上的N型漏極10之間，形成LOCOS氧化物層20b。
包圍N型低濃度擴(kuò)散層48的區(qū)域，在N阱區(qū)4的周邊之外并且在空間上與N阱區(qū)4分開地以框架的形狀形成構(gòu)成襯底拾取區(qū)的P型高濃度擴(kuò)散層(P+)26。
LOCOS氧化物層20c形成在N型低濃度擴(kuò)散層48和P阱區(qū)6表面上的N型保護(hù)環(huán)區(qū)22與P型高濃度擴(kuò)散層26之間，并且LOCOS氧化物層20d形成在P阱區(qū)6的表面上。
包圍P溝道LDMOS形成區(qū)域，保護(hù)性二極管形成，保護(hù)性二極管由N型保護(hù)環(huán)區(qū)22、N型低濃度擴(kuò)散層48、P阱區(qū)6和P型高濃度擴(kuò)散層26形成。
除了在用于形成N阱區(qū)4的區(qū)域中進(jìn)行變化并且N型低濃度擴(kuò)散層48與N型溝道擴(kuò)散層34同時(shí)形成之外，根據(jù)對(duì)于本發(fā)明第二實(shí)施例的第一修改例的半導(dǎo)體器件通過與之前參照?qǐng)D9A至9E描述的工藝步驟類似的工藝步驟形成。
根據(jù)對(duì)于第二實(shí)施例的第一修改例(圖16)的半導(dǎo)體器件能夠提供與第二實(shí)施例的器件類似的優(yōu)點(diǎn)(圖15A和15B)。
此外，由于N型低濃度擴(kuò)散層48與N型溝道擴(kuò)散層34同時(shí)形成，所以可以不增加工藝步驟的數(shù)目而形成N型低濃度擴(kuò)散層48。
順便提及，補(bǔ)充說明的是，N型低濃度擴(kuò)散層48并非總是與N型溝道擴(kuò)散層34一起形成。
此外，保護(hù)環(huán)區(qū)的結(jié)構(gòu)可以可選地由雙擴(kuò)散層形成，所述雙擴(kuò)散層利用厚氧化物層作為掩模以自對(duì)準(zhǔn)的方式設(shè)置并包括具有比第一導(dǎo)電類型的阱區(qū)更高的第二導(dǎo)電類型雜質(zhì)濃度的低濃度擴(kuò)散層以及具有比所述低濃度擴(kuò)散層更高的第二導(dǎo)電類型雜質(zhì)濃度的高濃度擴(kuò)散層。
圖17是示出根據(jù)對(duì)于本發(fā)明第二實(shí)施例的第二修改例的半導(dǎo)體器件的剖面圖。
盡管在圖17中僅示出了用于形成N溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖17的半導(dǎo)體器件中與之前參照?qǐng)D1A、15A和15B描述的器件的部件類似的部件，并在此省略對(duì)其的詳細(xì)說明。
除了襯底拾取區(qū)由包括P型高濃度擴(kuò)散層26和形成為包裹P型高濃度擴(kuò)散層26的P型低濃度擴(kuò)散層(Pbody)24的雙擴(kuò)散層形成之外，根據(jù)對(duì)于本發(fā)明第二實(shí)施例的第二修改例的半導(dǎo)體器件具有與上述圖15A和15B的第二實(shí)施例類似的結(jié)構(gòu)。
該P(yáng)型低濃度擴(kuò)散層24相對(duì)于LOCOS氧化物層20c和20d以自對(duì)準(zhǔn)的方式形成。
P型低濃度擴(kuò)散層24具有比P阱區(qū)6高且比P型高濃度擴(kuò)散層26低的P型雜質(zhì)濃度。
此外，通過使P型低濃度擴(kuò)散層24與P溝道擴(kuò)散層8同時(shí)形成，能夠形成P型低濃度擴(kuò)散層24而不添加另外的工藝步驟。
順便提及，補(bǔ)充說明的是，P型低濃度擴(kuò)散層24并非總是與P溝道擴(kuò)散層8同時(shí)形成。
圖18是示出根據(jù)對(duì)于本發(fā)明第二實(shí)施例的第二修改例的半導(dǎo)體器件的剖面圖。
盡管在圖18中僅示出了用于形成P溝道型LDMOS晶體管和保護(hù)性二極管的區(qū)域，但應(yīng)注意的是，在該裝置中還包括其他元器件，包括CMOS晶體管和其他元件。
用相同的數(shù)字表示符來示出圖18的半導(dǎo)體器件中與之前參照?qǐng)D1A、8和16描述的器件的部件類似的部件，并在此省略對(duì)其的詳細(xì)說明。
除了襯底拾取區(qū)由包括P型高濃度擴(kuò)散層26和形成為包裹P型高濃度擴(kuò)散層26的P型低濃度擴(kuò)散層(Pbody)24的雙擴(kuò)散層形成之外，根據(jù)對(duì)于本發(fā)明第二實(shí)施例的第二修改例的半導(dǎo)體器件具有與上述對(duì)于第二實(shí)施例的第一修改例(圖16)類似的結(jié)構(gòu)。
該P(yáng)型低濃度擴(kuò)散層24相對(duì)于LOCOS氧化物層20c和20d以自對(duì)準(zhǔn)的方式形成。
P型低濃度擴(kuò)散層24具有比P阱區(qū)6高且比P型高濃度擴(kuò)散層26低的P型雜質(zhì)濃度。
在分別示于圖17和18中的對(duì)于第二實(shí)施例的第二和第三修改例中，通過改變包括P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的襯底拾取區(qū)與由N型保護(hù)環(huán)區(qū)22和N型低濃度擴(kuò)散層48構(gòu)成的保護(hù)環(huán)區(qū)之間的距離，能夠適當(dāng)?shù)卣{(diào)整保護(hù)性晶體管的閾值電壓的值。
此外，由于N型保護(hù)環(huán)區(qū)22、N型低濃度擴(kuò)散層48、P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26均利用LOCOS氧化物層20c作為掩模來形成，所以P型低濃度擴(kuò)散層24或P型高濃度擴(kuò)散層26與N型保護(hù)環(huán)區(qū)22或N型低濃度擴(kuò)散層48之間的距離如預(yù)定的那樣形成，而不受到掩模定位所導(dǎo)致的位置偏差的影響，由此能夠形成具有穩(wěn)定的或可再現(xiàn)的耐受電壓值的保護(hù)性二極管。
無(wú)需補(bǔ)充說明的是，由N型保護(hù)環(huán)區(qū)22和形成為包裹N型保護(hù)環(huán)區(qū)22的N型低濃度擴(kuò)散層所構(gòu)成的保護(hù)環(huán)區(qū)的上述結(jié)構(gòu)也適用于參照?qǐng)D4A至8、10、12A、12B和12C所說明的半導(dǎo)體器件。
如上所述，根據(jù)第二實(shí)施例及其修改例的半導(dǎo)體器件均設(shè)置有由雙擴(kuò)散層形成的襯底拾取區(qū)，所述雙擴(kuò)散層包括P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26。然而，所述器件結(jié)構(gòu)不限于雙層結(jié)構(gòu)，襯底拾取區(qū)也可以由單一擴(kuò)散層形成。
而且，在分別示于圖15A至18中的第二實(shí)施例以及對(duì)于第二實(shí)施例的第一至第三修改例中，由于保護(hù)性二極管形成在LDMOS晶體管形成區(qū)域的整個(gè)外圍，所以為了形成所述保護(hù)性二極管，不需要另外還需具有相對(duì)大的面積的特定區(qū)域。
與以上提到的結(jié)構(gòu)相反，保護(hù)性二極管可以不必形成在LDMOS晶體管形成區(qū)域的整個(gè)外圍，而是可以可選地如以下那樣形成。
例如，對(duì)于第一實(shí)施例的第一修改例，保護(hù)性二極管可以這樣形成，使得作為襯底拾取區(qū)的組成層的P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的部分對(duì)應(yīng)于四邊形N阱區(qū)4的四條邊或兩條對(duì)邊設(shè)置，如之前在圖4A或4B中分別示出的那樣。
此外，可以可選地形成保護(hù)性二極管，使得P型低濃度擴(kuò)散層24和P型高濃度擴(kuò)散層26的一個(gè)部分對(duì)應(yīng)于N阱區(qū)4的一條邊設(shè)置。
因此，用于在半導(dǎo)體器件中設(shè)置保護(hù)性二極管的位置可以任意選擇，例如，在LDMOS晶體管形成區(qū)域的部分外圍。
此外，在圖15A和15B以及圖17所示的第二實(shí)施例以及對(duì)于第二實(shí)施例的第二修改例中，N型漏極10形成在上述結(jié)構(gòu)中并在空間上與N型保護(hù)環(huán)區(qū)22分開。
可選擇地，如圖5A和5B中所示，可以形成保護(hù)性二極管使得N型漏極10和N型保護(hù)環(huán)區(qū)22彼此連接。
如上所述，通過利用連接的N型漏極和N型保護(hù)環(huán)區(qū)形成LDMOS晶體管，由LDMOS晶體管和保護(hù)性晶體管所占據(jù)的面積減小，而這又減小了半導(dǎo)體器件的芯片面積及其制造成本。
此外，在分別示于圖15A至18中的第二實(shí)施例以及對(duì)于第二實(shí)施例的第一至第三修改例中，盡管在以上實(shí)施例和修改例中已經(jīng)說明了比如LDMOS晶體管的晶體管，但本發(fā)明并非意于受限于所述晶體管。
例如，可以可選地利用數(shù)種晶體管，比如除了之前示于圖10和12A至12C中的LDMOS晶體管以外的晶體管。
此外，取代上述結(jié)構(gòu)中的LOCOS氧化物膜20a、20b、20c和20d，可以可選地設(shè)置厚氧化物膜，每個(gè)所述厚氧化物膜都呈梯形形狀并且未嵌入到半導(dǎo)體襯底2中，如圖7所示。
此外，根據(jù)第二實(shí)施例及其修改例的半導(dǎo)體器件均設(shè)置有由雙擴(kuò)散層形成的保護(hù)環(huán)區(qū)，所述雙擴(kuò)散層包括N型低濃度擴(kuò)散層48和N型保護(hù)環(huán)區(qū)。然而，所述器件結(jié)構(gòu)不限于雙層結(jié)構(gòu)，保護(hù)環(huán)區(qū)也可以由單一擴(kuò)散層形成。
圖19是示出應(yīng)用了恒定電壓產(chǎn)生電路的半導(dǎo)體裝置的概略性電路圖，所述恒定電壓產(chǎn)生電路引入了本發(fā)明的晶體管和二極管。
參照?qǐng)D19，恒定電壓產(chǎn)生電路55用于從DC電源51向負(fù)載53提供穩(wěn)定的功率。
恒定電壓產(chǎn)生電路55包括連接到DC電源51的輸入端子(Vbat，源端子)57，參考電壓產(chǎn)生器(Vref)59，運(yùn)算放大器61，用作輸出驅(qū)動(dòng)器的P溝道MOS晶體管63，包括電阻器R1和R2的分壓器以及輸出端子(Vout)65。
保護(hù)性二極管64連接到P溝道MOS晶體管63。之前描述的根據(jù)實(shí)施例及其修改例的本發(fā)明的晶體管和保護(hù)性二極管均分別適用于P溝道MOS晶體管63和保護(hù)性二極管64。
運(yùn)算放大器61被引入到恒定電壓產(chǎn)生電路55中使得其輸出端子連接到PMOS 63的柵極；以來自參考電壓產(chǎn)生器59的參考電壓Vref輸入非反相端子(+)；并且以由電阻器R1和R2所分配的輸出電壓(Vout)輸入反相端子(-)。
恒定電壓產(chǎn)生電路55能夠控制由電阻器R1和R2所分配的電壓，使其等于參考電壓Vref。
因此，本發(fā)明的晶體管和保護(hù)性二極管適用于恒定電壓產(chǎn)生電路，該電路能夠以改善的精度提供功率輸出。
從包括所公開的實(shí)例的以上說明中顯而易見的是，本發(fā)明的半導(dǎo)體器件能夠提供優(yōu)于現(xiàn)有器件的以下的數(shù)個(gè)優(yōu)點(diǎn)。
關(guān)于根據(jù)第一實(shí)施例的半導(dǎo)體器件(1)形成半導(dǎo)體器件使其包括半導(dǎo)體襯底；形成在半導(dǎo)體襯底中的阱區(qū)；形成在所述阱區(qū)中的晶體管；形成在所述阱區(qū)周邊之內(nèi)的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)的邊界分開的保護(hù)環(huán)區(qū)，所述保護(hù)環(huán)區(qū)具有比所述阱區(qū)更高的雜質(zhì)濃度；形成在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊的襯底拾取區(qū)，所述襯底拾取區(qū)具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度；形成在所述保護(hù)環(huán)區(qū)與所述襯底拾取區(qū)之間的所述半導(dǎo)體襯底的表面上的厚氧化物膜；以及，包括所述阱區(qū)、所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)的保護(hù)性二極管。因此，所述襯底拾取區(qū)與半導(dǎo)體襯底之間的結(jié)位于所述襯底拾取區(qū)之下；能夠減小由掩模定位所致的阱區(qū)的位置變化引起的保護(hù)性二極管的閾值電壓的分散；并且，通過改變保護(hù)環(huán)區(qū)與襯底拾取區(qū)之間的距離，能夠適當(dāng)?shù)卣{(diào)整閾值電壓的值，并能夠提供具有穩(wěn)定的耐受電壓的保護(hù)性二極管。
(2)所述襯底拾取區(qū)由第一雙擴(kuò)散層形成，該第一雙擴(kuò)散層包括低濃度擴(kuò)散層和高濃度擴(kuò)散層，所述低濃度擴(kuò)散層利用厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度；并且，通過利用厚氧化物層作為掩模以自對(duì)準(zhǔn)的方式形成保護(hù)環(huán)區(qū)、低濃度擴(kuò)散層和高濃度擴(kuò)散層，能夠減小由掩模定位所致的阱區(qū)的位置變化引起的保護(hù)性二極管的閾值電壓的分散。結(jié)果，能夠防止抽取電荷期間的結(jié)擊穿，并且能夠減小保護(hù)性二極管的閾值電壓的分散。
(3)所述低濃度擴(kuò)散層與溝道區(qū)同時(shí)形成在拾取區(qū)中。結(jié)果，能夠形成LDMOS晶體管的襯底拾取區(qū)中的低濃度擴(kuò)散層而不增加工藝步驟的數(shù)目或制造成本。
(4)漏極接觸擴(kuò)散層形成在阱區(qū)中與所述保護(hù)環(huán)區(qū)鄰接。結(jié)果，能夠減小由LDMOS晶體管和保護(hù)性晶體管所占據(jù)的面積，而這又能夠減小半導(dǎo)體器件的芯片面積。
關(guān)于根據(jù)第二實(shí)施例的半導(dǎo)體器件(1)形成半導(dǎo)體器件使其包括半導(dǎo)體襯底；形成在半導(dǎo)體襯底中的阱區(qū)；形成在所述阱區(qū)中的晶體管；形成在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊的保護(hù)環(huán)區(qū)，所述保護(hù)環(huán)區(qū)具有比所述阱區(qū)更高的雜質(zhì)濃度；形成在所述阱區(qū)周邊之外的半導(dǎo)體襯底上并在空間上與所述阱區(qū)分開的襯底拾取區(qū)，所述襯底拾取區(qū)具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度；形成在所述半導(dǎo)體襯底的表面上所述保護(hù)環(huán)區(qū)與所述襯底拾取區(qū)之間的厚氧化物膜；以及，由所述阱區(qū)、所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成的保護(hù)性二極管。因此，所述保護(hù)環(huán)區(qū)與半導(dǎo)體襯底之間的結(jié)位于所述襯底拾取區(qū)之下；能夠減小由掩模定位所致的阱區(qū)的位置變化引起的保護(hù)性二極管閾值電壓的分散；并且，通過改變保護(hù)環(huán)區(qū)與襯底拾取區(qū)之間的距離，能夠適當(dāng)?shù)卣{(diào)整閾值電壓的值，并能夠提供具有穩(wěn)定的耐受電壓的保護(hù)性二極管。
(2)形成具有第一雙擴(kuò)散層的保護(hù)環(huán)區(qū)，該第一雙擴(kuò)散層包括低濃度擴(kuò)散層和高濃度擴(kuò)散層，所述低濃度擴(kuò)散層利用厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度；并且，通過利用厚氧化物層作為掩模以自對(duì)準(zhǔn)的方式形成襯底拾取區(qū)、低濃度擴(kuò)散層和高濃度擴(kuò)散層，能夠減小由掩模定位所致的阱區(qū)的位置變化引起的保護(hù)性二極管閾值電壓的分散。結(jié)果，能夠防止抽取電荷期間的結(jié)擊穿。
(3)所述低濃度擴(kuò)散層與溝道區(qū)同時(shí)形成在保護(hù)環(huán)區(qū)中。結(jié)果，能夠形成LDMOS晶體管的保護(hù)環(huán)區(qū)中的低濃度擴(kuò)散層而不增加工藝步驟的數(shù)目或制造成本。
關(guān)于根據(jù)第一和第二實(shí)施例的半導(dǎo)體器件(1)所述保護(hù)性二極管形成為具有高于標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。結(jié)果，所述保護(hù)性二極管能夠有效地保護(hù)LDMOS晶體管、保護(hù)性晶體管和連接到其上的元器件免受ESD和噪聲的破壞。
(2)所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成為在空間上彼此分開。結(jié)果，能夠通過改變保護(hù)環(huán)區(qū)與襯底拾取區(qū)之間的距離，適當(dāng)?shù)卣{(diào)整閾值電壓的值，并能夠提供具有穩(wěn)定的耐受電壓的保護(hù)性二極管。
(3)所述晶體管設(shè)置有與在前形成的厚氧化物膜同時(shí)形成的另一厚氧化物膜，從而形成柵電極使其延伸覆蓋在前的厚氧化物膜的至少一部分。結(jié)果，能夠增大晶體管的漏極耐受電壓。
(4)利用具有極佳尺寸控制性的LOCOS膜來形成所述厚氧化物層。結(jié)果，能夠減小由掩模定位所致的阱區(qū)的位置變化引起的保護(hù)性二極管閾值電壓的分散。
(5)可在半導(dǎo)體襯底的整個(gè)表面上方形成厚氧化物膜，使其不嵌入到半導(dǎo)體襯底中，并具有近似梯形形狀的截面。結(jié)果，與LOCOS氧化物膜的情況相比，能夠減小晶體管的導(dǎo)通電阻。
(6)所述半導(dǎo)體器件的阱區(qū)電連接到用于向外圍電路提供源電壓的裝置。結(jié)果，由于本發(fā)明保護(hù)性二極管的上述穩(wěn)定的能力，能夠保護(hù)連接到其上的LDMOS晶體管和元器件免受ESD和噪聲的影響。
正如相關(guān)領(lǐng)域的技術(shù)人員可理解的那樣，可以利用根據(jù)本說明書中的教導(dǎo)所編程的常規(guī)通用微處理器，來實(shí)現(xiàn)本說明書中所描述的半導(dǎo)體器件的制造。同時(shí)對(duì)于相關(guān)領(lǐng)域的技術(shù)人員顯而易見的是，基于本公開的教導(dǎo)，熟練的程序員能夠容易地完成適當(dāng)?shù)能浖幋a。
本說明書因而還包括了可寄于存儲(chǔ)介質(zhì)的基于計(jì)算機(jī)的產(chǎn)品，并包括能夠用于對(duì)微處理器進(jìn)行編程使其執(zhí)行根據(jù)本公開的工藝的指令。該存儲(chǔ)介質(zhì)可以包括但不限于任何類型的碟片，包括軟盤、光盤、CD-ROM、磁光盤、ROM、RAM、EPROM、EEPROM、閃速存儲(chǔ)器、磁卡或光卡，或者適于存儲(chǔ)電子指令的任何類型的介質(zhì)。
盡管已經(jīng)結(jié)合包括特定材料、部件和器件結(jié)構(gòu)的優(yōu)選實(shí)施例描述了本發(fā)明，但很顯然，對(duì)于本領(lǐng)域技術(shù)人員而言，多種替換和變化是顯而易見的。因此，此處描述的本發(fā)明的優(yōu)選實(shí)施例是說明性的，而非限制性的。在不偏離由權(quán)利要求限定的本發(fā)明的主旨和范圍的前提下，可以進(jìn)行各種修改。
本申請(qǐng)要求于2005年3月31日在日本專利局提交的日本專利申請(qǐng)No.2005-102773的優(yōu)先權(quán)，其全部?jī)?nèi)容在此引入作為參考。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底中的與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的阱區(qū)；形成在所述阱區(qū)中的晶體管；形成在所述阱區(qū)周邊之內(nèi)的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)的邊界分開的所述第二導(dǎo)電類型的保護(hù)環(huán)區(qū)，所述保護(hù)環(huán)區(qū)具有比所述阱區(qū)更高的雜質(zhì)濃度；形成在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊的所述第一導(dǎo)電類型的襯底拾取區(qū)，所述襯底拾取區(qū)具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度；形成在所述保護(hù)環(huán)區(qū)與所述襯底拾取區(qū)之間的所述半導(dǎo)體襯底的表面上的厚氧化物膜；以及由所述阱區(qū)、所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成的保護(hù)性二極管。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述襯底拾取區(qū)由第一雙擴(kuò)散層形成，所述第一雙擴(kuò)散層包括所述第一導(dǎo)電類型的低濃度擴(kuò)散層，所述低濃度擴(kuò)散層利用所述厚氧化物膜作為掩模以自對(duì)準(zhǔn)的方式形成且具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度，以及所述第一導(dǎo)電類型的高濃度擴(kuò)散層，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述晶體管是LDMOS晶體管，所述LDMOS晶體管包括所述第一導(dǎo)電類型的溝道擴(kuò)散層，所述溝道擴(kuò)散層形成在所述阱區(qū)中，所述阱區(qū)用作漏極；以及所述第二導(dǎo)電類型的源極，所述源極形成在所述溝道擴(kuò)散層中，直接在柵電極下方的所述半導(dǎo)體襯底表面上的所述溝道擴(kuò)散層的一部分用作溝道區(qū)，其中所述溝道區(qū)與所述低濃度擴(kuò)散層同時(shí)形成。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中所述晶體管為L(zhǎng)DMOS晶體管，所述LDMOS晶體管包括所述第一導(dǎo)電類型的溝道擴(kuò)散層，所述溝道擴(kuò)散層形成在所述阱區(qū)中，所述阱區(qū)用作漏極；以及所述第二導(dǎo)電類型的源極，所述源極形成在所述溝道擴(kuò)散層中，直接在柵電極下方的所述半導(dǎo)體襯底表面上的所述溝道擴(kuò)散層的一部分用作溝道區(qū)，其中所述LDMOS晶體管還包括所述第二導(dǎo)電類型的漏極接觸擴(kuò)散層，其形成在所述阱區(qū)中，所述漏極接觸擴(kuò)散層與所述保護(hù)環(huán)區(qū)鄰接地形成。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述保護(hù)環(huán)區(qū)由第二雙擴(kuò)散層形成，所述第二雙擴(kuò)散層利用所述厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成，所述第二雙擴(kuò)散層包括所述第二導(dǎo)電類型的低濃度擴(kuò)散層，所述低濃度擴(kuò)散層具有比所述阱區(qū)更高的雜質(zhì)濃度，以及所述第二導(dǎo)電類型的高濃度擴(kuò)散層，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述保護(hù)性二極管形成為具有高于標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成為在空間上彼此分開。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述晶體管設(shè)置有與所述厚氧化物膜同時(shí)形成的另一厚氧化物膜，使得柵電極形成為延伸覆蓋所述另一厚氧化物膜的至少一部分。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述另一厚氧化物膜是LOCOS氧化物膜。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述另一厚氧化物膜形成為不嵌入到所述半導(dǎo)體襯底中，并在從厚度方向觀看時(shí)具有近似梯形形狀的截面。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述阱區(qū)電連接到裝置的源端子，所述裝置用于向外圍電路提供源電壓。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述保護(hù)性二極管形成為具有高于標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成為在空間上彼此分開。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述晶體管設(shè)置有與所述厚氧化物膜同時(shí)形成的另一厚氧化物膜，使得柵電極形成為延伸覆蓋所述另一厚氧化物膜的至少一部分。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述阱區(qū)電連接到裝置的源端子，所述裝置用于向外圍電路提供源電壓。
16.一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底中的與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的阱區(qū)；形成在所述阱區(qū)中的晶體管；形成在與所述阱區(qū)和所述半導(dǎo)體襯底接觸的所述阱區(qū)的周邊的所述第二導(dǎo)電類型的保護(hù)環(huán)區(qū)，所述保護(hù)環(huán)區(qū)具有比所述阱區(qū)更高的雜質(zhì)濃度；形成在所述阱區(qū)周邊之外的所述半導(dǎo)體襯底的表面上并且在空間上與所述阱區(qū)分開的所述第一導(dǎo)電類型的襯底拾取區(qū)，所述襯底拾取區(qū)具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度；形成在所述半導(dǎo)體襯底表面上的所述保護(hù)環(huán)區(qū)與所述襯底拾取區(qū)之間的厚氧化物膜；以及由所述阱區(qū)、所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成的保護(hù)性二極管。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述保護(hù)環(huán)區(qū)由第一雙擴(kuò)散層形成，所述第一雙擴(kuò)散層利用所述厚氧化物膜作為掩模以自對(duì)準(zhǔn)的方式形成，所述第一雙擴(kuò)散層包括所述第二導(dǎo)電類型的低濃度擴(kuò)散層，所述低濃度擴(kuò)散層具有比所述阱區(qū)更高的雜質(zhì)濃度，以及所述第二導(dǎo)電類型的高濃度擴(kuò)散層，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述晶體管是LDMOS晶體管，所述LDMOS晶體管包括所述第二導(dǎo)電類型的溝道擴(kuò)散層，所述溝道擴(kuò)散層形成在所述阱區(qū)中，在柵電極正下方的所述半導(dǎo)體襯底表面上的所述溝道擴(kuò)散層的一部分用作溝道區(qū)；所述第一導(dǎo)電類型的低雜質(zhì)濃度漏極，其形成在與所述溝道擴(kuò)散層接觸的所述半導(dǎo)體襯底表面上的所述阱區(qū)中；所述第一導(dǎo)電類型的源極，所述源極形成在所述溝道擴(kuò)散層中；以及所述第一導(dǎo)電類型的漏極接觸擴(kuò)散層，其形成在所述低雜質(zhì)濃度漏極中，其中所述溝道區(qū)與所述保護(hù)環(huán)區(qū)同時(shí)形成。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述襯底拾取區(qū)由第二雙擴(kuò)散層形成，所述第二雙擴(kuò)散層利用所述厚氧化物膜作為掩模以自對(duì)準(zhǔn)方式形成，所述第二雙擴(kuò)散層包括所述第一導(dǎo)電類型的低濃度擴(kuò)散層，所述低濃度擴(kuò)散層具有比所述半導(dǎo)體襯底更高的雜質(zhì)濃度，以及所述第一導(dǎo)電類型的高濃度擴(kuò)散層，所述高濃度擴(kuò)散層具有比所述低濃度擴(kuò)散層更高的另一雜質(zhì)濃度。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中所述保護(hù)性二極管形成為具有高于標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其中所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成為在空間上彼此分開。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其中所述晶體管設(shè)置有與所述厚氧化物膜同時(shí)形成的另一厚氧化物膜，使得柵電極形成為延伸覆蓋所述另一厚氧化物膜的至少一部分。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述另一厚氧化物膜是LOCOS氧化物膜。
24.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述另一厚氧化物膜形成為不嵌入到所述半導(dǎo)體襯底中，并在從厚度方向觀看時(shí)具有近似梯形形狀的截面。
25.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述阱區(qū)電連接到裝置的源端子，所述裝置用于向外圍電路提供源電壓。
26.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述保護(hù)性二極管形成為具有高于標(biāo)稱額定電壓的額定電壓以及低于所述晶體管擊穿電壓的擊穿電壓。
27.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述保護(hù)環(huán)區(qū)和所述襯底拾取區(qū)形成為在空間上彼此分開。
28.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述晶體管設(shè)置有與所述厚氧化物膜同時(shí)形成的另一厚氧化物膜，使得柵電極形成為延伸覆蓋所述另一厚氧化物膜的至少一部分。
29.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述阱區(qū)電連接到裝置的源端子，所述裝置構(gòu)造成向外圍電路提供源電壓。
全文摘要
本發(fā)明公開了一種具有穩(wěn)定的ESD保護(hù)能力的半導(dǎo)體器件，所述器件引入晶體管和保護(hù)性二極管以形成功率控制IC。所述半導(dǎo)體器件包括第一導(dǎo)電類型的半導(dǎo)體襯底；形成在半導(dǎo)體襯底中的第二導(dǎo)電類型的阱區(qū)；形成在阱區(qū)中的晶體管；形成在阱區(qū)周邊之內(nèi)的半導(dǎo)體襯底的表面上并且在空間上與阱區(qū)的邊界分開的第二導(dǎo)電類型的保護(hù)環(huán)區(qū)，保護(hù)環(huán)區(qū)具有比阱區(qū)更高的雜質(zhì)濃度；形成在與阱區(qū)和半導(dǎo)體襯底接觸的阱區(qū)的周邊的第一導(dǎo)電類型的襯底拾取區(qū)，襯底拾取區(qū)具有比半導(dǎo)體襯底更高的雜質(zhì)濃度；以及，形成在保護(hù)環(huán)區(qū)與襯底拾取區(qū)之間的半導(dǎo)體襯底表面上的厚氧化物膜。保護(hù)性二極管形成，其包括阱區(qū)、保護(hù)環(huán)區(qū)和襯底拾取區(qū)。
文檔編號(hào)H01L23/60GK1841744SQ200610073830
公開日2006年10月4日 申請(qǐng)日期2006年3月31日 優(yōu)先權(quán)日2005年3月31日
發(fā)明者清水映 申請(qǐng)人:株式會(huì)社理光