国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      具有充裕驅(qū)動(dòng)電流和減小結(jié)漏電流的半導(dǎo)體器件的制作方法

      文檔序號(hào):6876502閱讀:265來(lái)源:國(guó)知局
      專利名稱:具有充裕驅(qū)動(dòng)電流和減小結(jié)漏電流的半導(dǎo)體器件的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種存儲(chǔ)器件。更具體地,本發(fā)明涉及一種半導(dǎo)體器件及其制造方法,所述半導(dǎo)體器件具有包含垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域。
      背景技術(shù)
      當(dāng)單元晶體管的溝道長(zhǎng)度減小時(shí),通常提高單元溝道區(qū)域的離子濃度以保持單元晶體管閾值電壓。單元晶體管的源/漏區(qū)域中的電場(chǎng)被加強(qiáng)使得漏電流增大。這使得DRAM結(jié)構(gòu)的刷新特性退化。因此,需要其中刷新特性得到改善的半導(dǎo)體器件。
      圖1是一個(gè)半導(dǎo)體器件的簡(jiǎn)化版圖,其中標(biāo)號(hào)1和3分別表示由器件隔離結(jié)構(gòu)30確定的有源區(qū)和柵區(qū)。
      圖2a至圖2c是一種半導(dǎo)體器件的制造方法的簡(jiǎn)化剖面圖,其中圖2a至圖2c為沿圖1中I-I’方向的剖面圖。
      根據(jù)圖2a,利用器件絕緣掩膜(未顯示)來(lái)刻蝕具有襯墊絕緣膜(未顯示)的半導(dǎo)體襯底10,以形成界定鰭型有源區(qū)20的溝槽。用于器件隔離的絕緣膜(未顯示)形成以填充溝槽。用于器件隔離的絕緣膜被拋光直至露出襯墊絕緣膜,以形成器件隔離結(jié)構(gòu)30。去除襯墊絕緣膜以露出鰭型有源區(qū)20的上表面。
      根據(jù)圖2b,利用圖1所示的界定柵區(qū)3的凹形柵掩膜(未顯示),將器件隔離結(jié)構(gòu)30刻蝕掉預(yù)定厚度以使得鰭型有源區(qū)20的上部在器件隔離結(jié)構(gòu)30之上凸出。
      根據(jù)圖2c,柵絕緣膜60形成在突起的鰭型有源區(qū)20之上。柵結(jié)構(gòu)90形成在圖1中的柵區(qū)3的柵絕緣膜60之上以填充突起的鰭型有源區(qū)20。其中柵結(jié)構(gòu)90包含由柵電極70和柵硬掩膜層圖形80組成的堆疊結(jié)構(gòu)。
      圖3是一半導(dǎo)體器件的簡(jiǎn)化剖面圖。根據(jù)圖3,如果在柵上施加一超過閾值電壓的電壓,柵絕緣膜60之下的半導(dǎo)體襯底10中將形成反型層IL和耗盡區(qū)DR。
      依照以上制造半導(dǎo)體器件的方法,由于溝道長(zhǎng)度的減小,將難以保證單元晶體管的開/關(guān)特性。由于器件有限的溝道面積,同樣難以獲得充裕的驅(qū)動(dòng)電流。即使為了保證器件溝道面積而提出了單元晶體管的鰭狀FET結(jié)構(gòu)(三柵),仍然存在諸如閾值電壓降低、刷新特性退化、增加了工藝(比如刻蝕器件隔離結(jié)構(gòu)的工藝)復(fù)雜性之類的問題。

      發(fā)明內(nèi)容
      本發(fā)明涉及一種存儲(chǔ)器件。更具體地,本發(fā)明涉及一種半導(dǎo)體器件及其制造方法,其中形成了包含垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域,垂直SOI溝道結(jié)構(gòu)沿柵區(qū)的縱向在柵下方設(shè)置于器件隔離結(jié)構(gòu)的側(cè)壁,因此保證了充裕驅(qū)動(dòng)電流并減小了結(jié)的漏電電流。從而改善了器件的SCE和刷新特性。
      依照本發(fā)明的一種實(shí)施方式,一種半導(dǎo)體器件包括形成于半導(dǎo)體襯底中以界定有源區(qū)的器件隔離結(jié)構(gòu);形成于有源區(qū)內(nèi)的包含垂直的絕緣體上硅(SOI)溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域,其中垂直SOI溝道結(jié)構(gòu)沿柵區(qū)縱向在柵下方設(shè)置于器件隔離結(jié)構(gòu)的側(cè)壁;和設(shè)置于柵區(qū)的階梯狀凹形溝道區(qū)域之上的柵結(jié)構(gòu)。
      依照本發(fā)明的另一實(shí)施方式,一種制造半導(dǎo)體器件的方法包括(a)在具有襯墊絕緣膜的半導(dǎo)體襯底中形成器件隔離結(jié)構(gòu);(b)通過凹形柵掩膜選擇性刻蝕襯墊絕緣膜以露出凹形區(qū)域的半導(dǎo)體襯底;(c)在凹形區(qū)域側(cè)面形成間隙壁;(d)利用間隙壁作為刻蝕掩膜來(lái)將凹形區(qū)域較低部分露出的半導(dǎo)體襯底刻蝕掉預(yù)設(shè)厚度以形成第一凹形;(e)去除間隙壁以露出其下方的半導(dǎo)體襯底;(f)對(duì)露出部分半導(dǎo)體襯底刻蝕掉預(yù)設(shè)厚度以形成第二凹形,其中包含垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域形成于第二凹形的較低部分,其中包含垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)沿柵區(qū)縱向形成于器件隔離結(jié)構(gòu)的側(cè)壁;(g)去除襯墊絕緣膜以露出包含階梯狀凹形溝道區(qū)域的半導(dǎo)體襯底;(h)在露出的半導(dǎo)體襯底之上形成柵絕緣膜;以及(i)在柵區(qū)的柵絕緣膜之上形成柵結(jié)構(gòu),其中柵結(jié)構(gòu)包括填充凹形溝道區(qū)域的柵電極和柵硬掩膜圖形的堆疊結(jié)構(gòu)。


      圖1是半導(dǎo)體器件的簡(jiǎn)化版圖。
      圖2a至2c是半導(dǎo)體器件制造方法的簡(jiǎn)化剖面示意圖。
      圖3是示出半導(dǎo)體器件的簡(jiǎn)化剖面示意圖。
      圖4是依照本發(fā)明的實(shí)施方式的半導(dǎo)體器件的簡(jiǎn)化版圖。
      圖5(i),5(ii)和圖7是依照本發(fā)明的實(shí)施方式的半導(dǎo)體器件簡(jiǎn)化剖面示意圖。
      圖6a至6j是依照本發(fā)明的實(shí)施方式的半導(dǎo)體器件制造方法的簡(jiǎn)化剖面示意圖。
      具體實(shí)施例方式
      本發(fā)明涉及一種存儲(chǔ)器件。更具體地,本發(fā)明涉及一種半導(dǎo)體器件和及其制造方法,其中形成了包含垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域,垂直SOI溝道結(jié)構(gòu)沿柵區(qū)的縱向在柵下方設(shè)置于器件隔離結(jié)構(gòu)的側(cè)壁,因此保證了充裕驅(qū)動(dòng)電流并減小了結(jié)的漏電電流。從而改善了器件的SCE和刷新特性圖4是依照本發(fā)明的實(shí)施方式的半導(dǎo)體器件的簡(jiǎn)化版圖,其中參考標(biāo)號(hào)101和103分別表示由器件隔離結(jié)構(gòu)130界定的有源區(qū)和柵區(qū)。
      圖5(i)和圖5(ii)是依照本發(fā)明的實(shí)施方式的半導(dǎo)體器件簡(jiǎn)化剖面示意圖,其中圖5(i)是依照?qǐng)D4中I-I’線沿縱向所取的剖面圖,圖5(ii)是依照?qǐng)D4中II-II’線沿橫向所取的剖面圖。
      參考圖5(i)和圖5(ii),圖4中所示用以界定有源區(qū)101的器件隔離結(jié)構(gòu)130形成于半導(dǎo)體襯底110中。階梯狀凹形溝道區(qū)域(L1+L2+L3)形成于圖4的有源區(qū)101中。在本發(fā)明的一實(shí)施方式中,階梯狀凹形溝道區(qū)域(L1+L2+L3)包括垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)165,垂直SOI溝道結(jié)構(gòu)165在圖4所示的柵區(qū)103縱向形成于器件隔離結(jié)構(gòu)130的側(cè)壁。另外,在圖4中有源區(qū)101的縱向上,階梯狀凹形溝道區(qū)域(L1+L2+L3)包括垂直溝道區(qū)域L1和L3以及在圖4的有源區(qū)101的縱向的水平溝道區(qū)域L2。在另一實(shí)施方式中,在圖4中所示的柵區(qū)103的縱向上的垂直SOI溝道結(jié)構(gòu)165的厚度范圍在水平方向上從約1nm至約50nm。另外,垂直SOI溝道結(jié)構(gòu)165從階梯狀凹形溝道區(qū)域上方階梯到其下方階梯的深度范圍在垂直方向上從約5nm至約200nm。
      另外,柵絕緣膜160位于圖4的有源區(qū)101之上,包括階梯狀凹形溝道區(qū)域。對(duì)應(yīng)于柵區(qū)103(圖4)的柵結(jié)構(gòu)190位于柵絕緣膜160之上。間隙壁(未顯示)形成在柵結(jié)構(gòu)190兩側(cè)壁。源/漏區(qū)域195形成在柵結(jié)構(gòu)190之間的半導(dǎo)體襯底110中。在本發(fā)明的一實(shí)施方式中,柵結(jié)構(gòu)190包括填充階梯狀凹形溝道區(qū)域的柵電極170和柵硬掩膜圖形180的堆疊結(jié)構(gòu)。柵電極170包括下層?xùn)烹姌O(未顯示)和上層?xùn)烹姌O(未顯示)的堆疊結(jié)構(gòu)。在本發(fā)明的另一實(shí)施方式中,下層?xùn)烹姌O為一層摻雜有雜質(zhì)離子例如磷或硼的多晶硅。上層?xùn)烹姌O選自鈦(Ti)層、氮化鈦(TiN)層、鎢(W)層、鋁(Al)層、銅(Cu)層、硅化鎢(WSix)層之一或其組合。
      圖7是示出依照本發(fā)明的半導(dǎo)體器件的簡(jiǎn)化剖面示意圖,詳細(xì)顯示了柵結(jié)構(gòu)190下面的階梯狀凹形溝道區(qū)域。
      參考圖7,階梯狀凹形溝道區(qū)域包括在圖4所示的柵區(qū)103縱向上設(shè)置于器件隔離結(jié)構(gòu)130側(cè)壁處的垂直SOI溝道結(jié)構(gòu)。當(dāng)對(duì)柵施以高于閾值電壓的電壓時(shí),反型層IL和耗盡層DR形成于包括垂直SOI溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域中。結(jié)果,由于耗盡區(qū)中電荷數(shù)量減少引起的閾值電壓降低可以通過階梯狀凹形溝道區(qū)域克服。由于階梯狀凹形溝道區(qū)域與源/漏區(qū)域195之間的接觸區(qū)面積由于溝道厚度縮減而減小,源/漏區(qū)域195的漏電流可以被減小。因此器件的刷新特性得到改善。另外,因?yàn)楸〈怪盨OI溝道結(jié)構(gòu)形成了完全耗盡區(qū),其改善了器件的短溝道效應(yīng)。
      因此,可以實(shí)現(xiàn)改善器件短溝道效應(yīng),提高其驅(qū)動(dòng)電流,并使其漏電流最小化。
      圖6a至圖6j是依照本發(fā)明的實(shí)施方式的半導(dǎo)體器件制造方法的簡(jiǎn)化剖面示意圖,其中圖6a(i)至圖6j(i)是依照?qǐng)D4中I-I’線沿縱向所取的剖面圖,6a(ii)至圖6i(ii)是依照?qǐng)D4中II-II’線沿橫向所取的剖面圖。
      參考圖6a,襯墊氧化物膜113和襯墊氮化物膜115形成于半導(dǎo)體襯底110之上。使用器件隔離掩膜(未顯示)作為刻蝕掩膜刻蝕襯墊氧化物膜113、襯墊氮化物膜115和半導(dǎo)體襯底110,以形成界定有源區(qū)的溝槽(未顯示)。器件隔離的絕緣膜(未顯示)形成于所得結(jié)構(gòu)的整個(gè)表面之上以填滿溝槽。器件隔離的絕緣膜被拋光直至露出襯墊氮化物膜115,從而形成器件隔離結(jié)構(gòu)130。在本發(fā)明的一實(shí)施方式中,器件隔離的絕緣膜為氧化硅膜。另外,器件隔離結(jié)構(gòu)130的拋光工藝通過化學(xué)機(jī)械拋光方法進(jìn)行。
      參考圖6b至圖6d,使用界定了圖4所示的柵區(qū)103的凹形柵掩膜(未顯示)為刻蝕掩膜刻蝕襯墊氮化物膜115和襯墊氧化物膜113,以露出凹形區(qū)域135的半導(dǎo)體襯底110。絕緣膜140形成于所得結(jié)構(gòu)的整個(gè)表面之上。絕緣膜140被刻蝕以在凹形區(qū)域135的側(cè)壁上形成間隙壁145。在本發(fā)明的一實(shí)施方式中,絕緣膜140選自氮化硅膜、氧化硅膜、多晶硅層之一或其組合,厚度在1nm至50nm之間。另外,形成絕緣膜140的工藝通過CVD方法進(jìn)行,所使用的源氣包括SiH4、O2、N2O、Si(OC2H5)4、SiH2Cl2、NH3、N2、He或其組合。此外,間隙壁145的刻蝕工藝為等離子刻蝕方法,所使用的氣體包括CxFyHz,O2,HCl,Ar,He或其組合。
      參考圖6e和圖6f,使用間隙壁145為刻蝕掩膜刻蝕凹形區(qū)域135下部露出的半導(dǎo)體襯底110,以形成第一凹形150。緩沖膜153形成于所得結(jié)構(gòu)的整個(gè)表面之上以填滿第一凹形150。在本發(fā)明的一實(shí)施方式中,被刻蝕半導(dǎo)體襯底110的深度的范圍從約10nm到約500nm。另外,緩沖膜153由預(yù)定材料形成,其刻蝕選擇比大于氧化硅膜或氮化硅膜的刻蝕選擇比。緩沖膜153的預(yù)定材料選自旋涂玻璃(SOG)膜、硼硅酸鹽玻璃(BSG)膜、磷硅酸鹽玻璃(PSG)膜、硼磷硅酸鹽玻璃(BPSG)膜之一或其組合。
      參考圖6g至圖6i,選擇性刻蝕緩沖膜153,從而在第一凹形150的下部保留預(yù)設(shè)厚度的緩沖膜153,。去除間隙壁145以露出襯墊氮化物膜115與保留的緩沖膜153之間的半導(dǎo)體襯底110。露出的半導(dǎo)體襯底110被刻蝕掉預(yù)設(shè)厚度以形成第二凹形155。去除保留的緩沖膜153以形成階梯狀凹形溝道區(qū)域(L1+L2+L3)。去除襯墊氮化物膜115和襯墊氧化物膜113以露出包括階梯狀凹形溝道區(qū)域(L1+L2+L3)的半導(dǎo)體襯底110。在本發(fā)明的一實(shí)施方式中,階梯狀凹形溝道區(qū)域(L1+L2+L3)包括垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)165,其沿圖4所示的柵區(qū)103縱向形成于器件隔離結(jié)構(gòu)130的側(cè)壁上。另外,緩沖膜153的刻蝕工藝采取包括氟化氫的溶液來(lái)進(jìn)行。在另一實(shí)施方式中,第二凹形155的刻蝕工藝如下進(jìn)行i)使用包含F(xiàn)或Cl的氣體的等離子刻蝕方法;ii)使用包含HCl氣體的干法刻蝕;iii)使用包含NH4OH或KOH的濕法刻蝕;iv)以上的組合。此外,在形成第二凹形155的工藝中半導(dǎo)體襯底110的刻蝕深度范圍從約10nm到約500nm。垂直SOI溝道結(jié)構(gòu)V從階梯狀凹形溝道區(qū)域的上層臺(tái)階至其下層臺(tái)階的深度范圍在垂直方向上從約5nm到約200nm。
      根據(jù)本發(fā)明的另一實(shí)施方式,刻蝕緩沖膜153直至露出襯墊氮化物膜115。選擇性去除緩沖膜153和襯墊氮化物膜115之間的間隙壁145以露出其下的半導(dǎo)體襯底110。露出的半導(dǎo)體襯底110和緩沖膜153被同時(shí)刻蝕以形成第二凹形155。接下來(lái),在第二凹形155下部剩下的緩沖膜153被選擇性去除以形成階梯狀凹形溝道區(qū)域(L1+L2+L3)。這時(shí),階梯狀凹形溝道區(qū)域包括了垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)165,其沿圖4所示的柵區(qū)103縱向形成于器件隔離結(jié)構(gòu)130的側(cè)壁處。其后,去除襯墊氮化物膜115和襯墊氧化物膜113,露出包括階梯狀凹形溝道區(qū)域(L1+L2+L3)的半導(dǎo)體襯底110。
      因此,依照本發(fā)明的一實(shí)施方式,設(shè)計(jì)了具有階梯狀凹形溝道區(qū)域的半導(dǎo)體器件,其與垂直SOI溝道結(jié)構(gòu)和凹形溝道結(jié)構(gòu)結(jié)合,從而保證了器件充裕的驅(qū)動(dòng)電流并減少了結(jié)的漏電流。器件的SCE和刷新特性得到改善。
      參考圖6j,柵絕緣膜160形成于露出的半導(dǎo)體襯底110之上。下柵導(dǎo)電層(未顯示)形成在所得結(jié)構(gòu)的整個(gè)表面以填滿第二凹形155。上柵導(dǎo)電層(未顯示)和柵硬掩膜(未顯示)形成于下柵導(dǎo)電層之上。利用柵掩膜(未顯示)作為刻蝕掩膜,將柵硬掩膜、上柵導(dǎo)電層和下柵導(dǎo)電層構(gòu)圖,形成柵結(jié)構(gòu)190,所述柵結(jié)構(gòu)包含柵電極170和柵硬掩膜圖形180的堆疊結(jié)構(gòu)。柵間隙壁(未顯示)形成于柵結(jié)構(gòu)側(cè)壁上。在包括柵間隙壁的柵結(jié)構(gòu)190兩側(cè)的半導(dǎo)體襯底110中注入雜質(zhì)離子形成源/漏區(qū)域195。在一實(shí)施方式中,露出的半導(dǎo)體襯底110的清洗工藝可以在形成柵絕緣膜160前通過采用HF來(lái)進(jìn)行。另外,柵絕緣膜利用包含O2、H2O、O3或其組合的氣體形成,厚度范圍從約1nm到約10nm。在另一實(shí)施方式中,下柵導(dǎo)電層由摻雜有例如磷或硼等雜質(zhì)離子的多晶硅形成。這里,摻雜多晶硅層通過向未摻雜多晶硅注入雜質(zhì)離子而形成,或通過利用硅源氣體和包含磷或硼的雜質(zhì)源氣體而形成。另外,上柵導(dǎo)電層選自鈦(Ti)層、氮化鈦(TiN)層、鎢(W)層、鋁(Al)層、銅(Cu)層、硅化鎢(WSix)層之一或其中的組合。
      此外,還可能進(jìn)行其它后續(xù)工藝,例如形成焊盤插塞的工藝、形成位線以及位線接觸的工藝、形成電容的工藝、以及形成互連的工藝。
      如上所述,依照本發(fā)明的一實(shí)施方式的半導(dǎo)體襯底及其制造方法提供了形成包括在柵結(jié)構(gòu)下在器件隔離結(jié)構(gòu)的側(cè)壁上的垂直SOI溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域,從而獲得相對(duì)較大的驅(qū)動(dòng)電流。另外,由漏電壓,體效應(yīng),柵開/關(guān)特性引起的閾值電壓下降因?yàn)镾OI結(jié)構(gòu)而得到改善。依照本發(fā)明,半導(dǎo)體襯底具有擴(kuò)展性以即使設(shè)計(jì)規(guī)則收縮也保證器件的足夠的溝道面積。傳統(tǒng)柵電極可用來(lái)形成凹形區(qū)域。由此,節(jié)省了工藝成本。工藝被簡(jiǎn)化,減少了缺陷器件的數(shù)目。
      本發(fā)明的以上實(shí)施方式是示意性的且并不是限制性的??梢栽试S各種各樣的替代或等效。本發(fā)明并不限于此處所描述的淀積、刻蝕,拋光、成型等各步驟的類型。本發(fā)明同樣不限于任何特定類型的半導(dǎo)體器件。例如,本發(fā)明可應(yīng)用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)器件或非易失性存儲(chǔ)器件。其它就本公開而言明顯的增加,減少和修改旨在落在權(quán)利要求的范圍內(nèi)。
      本申請(qǐng)要求于2006年3月26日提交的韓國(guó)專利申請(qǐng)10-2006-0026512的優(yōu)選權(quán),其全部?jī)?nèi)容在此引入作為參考。
      附圖標(biāo)記有源區(qū)1、101柵區(qū)3、103半導(dǎo)體襯底10、110鰭型有源區(qū)20器件隔離結(jié)構(gòu)30、130柵絕緣膜60、160柵電極70、170柵硬掩膜層圖形80、180柵結(jié)構(gòu)90、190襯墊氧化物膜113襯墊氮化物膜115凹形區(qū)域135絕緣膜140間隙壁145第一凹形150緩沖膜153第二凹形155垂直絕緣體上硅溝道結(jié)構(gòu)165源/漏區(qū)域195反型層IL耗盡層DR階梯狀凹形溝道區(qū)域L1+L2+L3垂直溝道區(qū)域L1和L3水平溝道區(qū)域L權(quán)利要求
      1.一種半導(dǎo)體器件,包括形成于半導(dǎo)體襯底中的器件隔離結(jié)構(gòu),以界定有源區(qū);階梯狀凹形溝道區(qū)域,包含形成于有源區(qū)中的垂直絕緣體上硅溝道結(jié)構(gòu),其中垂直絕緣體上硅溝道結(jié)構(gòu)沿柵區(qū)縱向設(shè)置于器件隔離結(jié)構(gòu)的側(cè)壁;以及設(shè)置于柵區(qū)的階梯狀凹形溝道區(qū)域之上的柵結(jié)構(gòu)。
      2.如權(quán)利要求1所述的半導(dǎo)體器件,其中,垂直絕緣體上硅溝道結(jié)構(gòu)的厚度范圍在水平方向從約1nm到約50nm。
      3.如權(quán)利要求1所述的半導(dǎo)體器件,其中,垂直絕緣體上硅溝道結(jié)構(gòu)從階梯狀凹形溝道區(qū)域上層階梯至下層階梯的深度范圍在垂直方向從5nm到約200nm。
      4.如權(quán)利要求1所述的半導(dǎo)體器件,其中,柵絕緣膜設(shè)置于包含階梯狀凹形溝道的有源區(qū)之上。
      5.如權(quán)利要求4所述的半導(dǎo)體器件,其中,對(duì)應(yīng)于柵區(qū)的柵結(jié)構(gòu)位于柵絕緣膜之上。
      6.如權(quán)利要求1所述的半導(dǎo)體器件,其中,柵結(jié)構(gòu)包括填滿階梯狀凹形溝道區(qū)域的柵電極和柵硬掩膜層圖形的堆疊結(jié)構(gòu)。
      7.如權(quán)利要求6所述的半導(dǎo)體器件,其中,柵電極包括下柵電極和上柵電極的堆疊結(jié)構(gòu)。
      8.如權(quán)利要求7所述的半導(dǎo)體器件,其中,下柵電極為摻雜了雜質(zhì)離子的多晶硅層。
      9.如權(quán)利要求8所述的半導(dǎo)體器件,其中,雜質(zhì)離子包括磷或硼。
      10.如權(quán)利要求8所述的半導(dǎo)體器件,其中,上柵電極選自鈦(Ti)層、氮化鈦層、鎢層、鋁層、銅層、硅化鎢層之一或其組合。
      11.一種制造半導(dǎo)體器件的方法,包含(a)在具有襯墊絕緣膜的半導(dǎo)體襯底中形成器件隔離結(jié)構(gòu);(b)利用凹形柵掩膜選擇性刻蝕襯墊絕緣膜,露出凹形區(qū)域半導(dǎo)體襯底;(c)在凹形區(qū)域的側(cè)壁處形成間隙壁;(d)利用間隙壁作為刻蝕掩膜,將在凹形區(qū)域的下部露出的半導(dǎo)體襯底刻蝕掉預(yù)設(shè)厚度,形成第一凹形;(e)去除間隙壁,露出其下的半導(dǎo)體襯底;(f)將露出的半導(dǎo)體刻蝕掉預(yù)設(shè)厚度以形成第二凹形,其中包含垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域形成于第二凹形下部,其中垂直絕緣體上硅溝道結(jié)構(gòu)沿柵區(qū)縱向形成在器件隔離結(jié)構(gòu)的側(cè)壁;(g)去除襯墊絕緣膜,露出包含階梯狀凹形溝道區(qū)域的半導(dǎo)體襯底;(h)在露出的半導(dǎo)體襯底之上形成柵絕緣膜;(i)在柵區(qū)的柵絕緣膜之上形成柵結(jié)構(gòu),其中柵結(jié)構(gòu)包括填滿凹形溝道區(qū)域的柵電極和柵硬掩膜層圖形的堆疊結(jié)構(gòu)。
      12.如權(quán)利要求11所述的方法,其中,襯墊絕緣層選自氮化硅膜、氧化硅膜、多晶硅層之一或其組合。
      13.如權(quán)利要求11所述的方法,其中,步驟(a)包括(a-1)利用器件隔離掩膜作為刻蝕掩膜,刻蝕襯墊絕緣膜和半導(dǎo)體襯底,形成界定有源區(qū)的溝槽;(a-2)在有源區(qū)整個(gè)表面之上形成隔離器件的絕緣膜,以填滿溝槽;(a-3)拋光絕緣膜,直至露出襯墊氮化物膜或襯墊氧化物膜,形成器件隔離結(jié)構(gòu)。
      14.如權(quán)利要求13所述的方法,其中,襯墊絕緣膜選自氮化硅膜、氧化硅膜、多晶硅層之一或其組合。
      15.如權(quán)利要求14所述的方法,其中,第一絕緣膜厚度范圍從約1nm到約50nm。
      16.如權(quán)利要求14所述的方法,其中,拋光絕緣膜以形成器件隔離結(jié)構(gòu)通過化學(xué)機(jī)械拋光方法進(jìn)行。
      17.如權(quán)利要求11所述的方法,其中,步驟(c)包括(c-1)在所得結(jié)構(gòu)的整個(gè)表面之上形成絕緣膜;(c-2)刻蝕絕緣膜,在凹形區(qū)域側(cè)壁處形成間隙壁。
      18.如權(quán)利要求17所述的方法,其中,絕緣膜選自氮化硅膜、氧化硅膜、多晶硅層之一或其組合。
      19.如權(quán)利要求18所述的方法,其中,第一絕緣膜厚度的范圍從約1nm到約50nm。
      20.如權(quán)利要求18所述的方法,其中,通過化學(xué)氣相沉積方法形成絕緣膜,所使用的源氣包括SiH4、O2、N2O、Si(OC2H5)4、SiH2Cl2、NH3、N2、He及其組合。
      21.如權(quán)利要求17所述的方法,其中,絕緣膜的刻蝕工藝通過等離子刻蝕方法進(jìn)行,所使用的氣體包括CxFyHz、O2、HCl、Ar、He及其組合。
      22.如權(quán)利要求11所述的方法,其中,在第一凹形的刻蝕工藝過程中,被刻蝕的半導(dǎo)體襯底厚度范圍從約10nm到約500nm。
      23.如權(quán)利要求11所述的方法,其中,步驟(e)包括(e-1)形成填滿第一凹形的緩沖膜;(e-2)去除間隙壁,露出緩沖膜與襯墊絕緣膜之間的半導(dǎo)體襯底;(e-3)刻蝕露出的半導(dǎo)體襯底的預(yù)設(shè)厚度,形成第二凹形;(e-4)選擇性去除緩沖膜,在第二凹形下部形成階梯狀凹形溝道區(qū)域,其中階梯狀凹形溝道區(qū)域包含垂直絕緣體上硅溝道結(jié)構(gòu),其沿柵區(qū)縱向形成在器件隔離結(jié)構(gòu)的側(cè)壁處。
      24.如權(quán)利要求23所述的方法,其中,緩沖膜由旋涂玻璃膜、硼硅酸鹽玻璃膜、磷硅酸鹽玻璃膜、硼磷硅酸鹽玻璃膜之一或其組合形成。
      25.如權(quán)利要求23所述的方法,其中,在第二凹形的刻蝕工藝中,被刻蝕半導(dǎo)體襯底厚度范圍從約20nm到約500nm。
      26.如權(quán)利要求23所述的方法,其中,緩沖膜在第二凹形的刻蝕工藝中同時(shí)被去除。
      27.如權(quán)利要求23所述的方法,其中,第二凹形的刻蝕工藝如下進(jìn)行i)使用包含F(xiàn)或Cl的氣體的等離子刻蝕方法;ii)使用包含HCl氣體的干法刻蝕;iii)使用包含NH4OH或KOH的溶液的濕法刻蝕;iv)以上的組合。
      28.如權(quán)利要求23所述的方法,其中,去除緩沖膜的工藝采用包含氟化氫的溶液。
      29.如權(quán)利要求11所述的方法,其中,垂直絕緣體上硅溝道結(jié)構(gòu)從階梯狀凹形溝道區(qū)域上方階梯到其下方階梯的深度范圍在垂直方向上從約5nm至約200nm。
      30.如權(quán)利要求11所述的方法,還包括采用包含氟化氫的溶液清洗露出的半導(dǎo)體襯底。
      31.如權(quán)利要求11所述的方法,其中,柵絕緣膜利用包含O2、H2O、O3或其組合的氣體形成,厚度范圍從約1nm到約10nm。
      32.如權(quán)利要求11所述的方法,其中,步驟(h)包括(h-1)在所得結(jié)構(gòu)的整個(gè)表面之上形成下柵導(dǎo)電層以填充第二凹形;(h-2)在下柵導(dǎo)電層之上形成上柵導(dǎo)電層和柵硬掩膜層;(h-3)通過柵掩膜構(gòu)圖柵硬掩膜層、上柵導(dǎo)電層和下柵導(dǎo)電層,形成柵結(jié)構(gòu),其中柵結(jié)構(gòu)包括柵電極和柵硬掩膜層圖形的堆疊結(jié)構(gòu)。
      33.如權(quán)利要求32所述的方法,其中,下柵導(dǎo)電層由摻雜了雜質(zhì)離子的多晶硅形成。
      34.如權(quán)利要求33所述的方法,其中,雜質(zhì)離子包括磷或硼。
      35.如權(quán)利要求32所述的方法,其中,上柵導(dǎo)電層選自鈦層、氮化鈦層、鎢層、鋁層、銅層、硅化鎢層之一或其組合。
      全文摘要
      本發(fā)明公開了一種半導(dǎo)體器件及其制造方法。所述半導(dǎo)體器件包括有源區(qū)、包含垂直溝道結(jié)構(gòu)的階梯狀凹形溝道區(qū)域、柵絕緣膜和柵結(jié)構(gòu)。有源區(qū)由形成于半導(dǎo)體襯底上的器件隔離結(jié)構(gòu)所界定。階梯狀凹形溝道區(qū)域形成于有源區(qū)中。垂直絕緣體上硅(SOI)溝道結(jié)構(gòu)在柵區(qū)縱向上設(shè)置于器件隔離結(jié)構(gòu)的側(cè)壁處。柵絕緣膜設(shè)置于包含階梯狀凹形溝道區(qū)域的有源區(qū)之上。柵結(jié)構(gòu)設(shè)置于柵區(qū)的階梯狀凹形溝道區(qū)域之上。
      文檔編號(hào)H01L21/82GK101043031SQ200610106179
      公開日2007年9月26日 申請(qǐng)日期2006年7月20日 優(yōu)先權(quán)日2006年3月23日
      發(fā)明者鄭星雄, 李相敦 申請(qǐng)人:海力士半導(dǎo)體有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1