專利名稱：改善半導(dǎo)體器件的截止漏電流發(fā)散的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及改善半導(dǎo)體器件的截止漏電流發(fā)散的方 法。
背景技術(shù)：
集成電路的制造需要根據(jù)指定的電路布局在給定的芯片區(qū)域上形成大量的電路 元件?？紤]到操作速度、耗電量及成本效率的優(yōu)異特性，CMOS技術(shù)目前是最有前景的用于制 造復(fù)雜電路的方法之一。在使用CMOS技術(shù)制造復(fù)雜的集成電路時(shí)，有數(shù)百萬個(gè)晶體管(例 如，N溝道晶體管與P溝道晶體管)形成于包含結(jié)晶半導(dǎo)體層的襯底上。不論所研究的是N 溝道晶體管還是P溝道晶體管，MOS晶體管都含有所謂的PN結(jié)，PN結(jié)由以下兩者的界面形 成高濃度摻雜的漏極/源極區(qū)、以及配置于該漏極區(qū)與該源極區(qū)之間的反向摻雜溝道。用形成于溝道區(qū)附近且通過薄絕緣層而與該溝道區(qū)分隔的柵極電極來控制溝道 區(qū)的導(dǎo)電率，例如控制導(dǎo)電溝道的驅(qū)動(dòng)電流能力。當(dāng)在柵極電極上施加適當(dāng)?shù)目刂齐妷盒?成導(dǎo)電溝道后，溝道區(qū)的導(dǎo)電率取決于摻雜濃度和多數(shù)電荷載流子的遷移率。對于溝道區(qū) 在晶體管寬度方向的給定延伸部分而言，溝道區(qū)的導(dǎo)電率取決于源極區(qū)與漏極區(qū)之間的距 離，該距離也被稱作溝道長度。因此，溝道區(qū)的導(dǎo)電率是決定MOS晶體管效能的主要因素。 因此，減小溝道長度以及減小與溝道長度相關(guān)聯(lián)的溝道電阻率，成為用來提高集成電路操 作速度的重要設(shè)計(jì)準(zhǔn)則。然而，持續(xù)縮減晶體管尺寸從而減小溝道長度會(huì)帶來諸多問題，例如溝道的可控 性減小(這也被稱為短溝道效應(yīng))。這些問題必須加以克服，以免過度地抵消掉逐步減小 MOS晶體管溝道長度所得到的優(yōu)勢。另外，持續(xù)減小關(guān)鍵尺寸(例如，晶體管的柵極長度) 還需要相適應(yīng)的工藝技術(shù)或開發(fā)更復(fù)雜的工藝技術(shù)用來補(bǔ)償短溝道效應(yīng)，因此從工藝角度 上看會(huì)越來越困難。目前已提出從另一個(gè)角度來提高晶體管的開關(guān)速度，即通過對于給定 溝道長度增大溝道的電子載流子遷移率。這種提高載流子遷移率的方法可以避免或至少延 緩在與裝置縮放尺寸相關(guān)聯(lián)的工藝中所遇到的許多問題。用來增加電荷載流子遷移率的一個(gè)有效機(jī)制是改變溝道內(nèi)的晶格結(jié)構(gòu)，例如通過 在溝道區(qū)附近產(chǎn)生拉伸或壓縮應(yīng)力以便在溝道內(nèi)產(chǎn)生對應(yīng)的應(yīng)變，而拉伸或壓縮會(huì)分別造 成電子和空穴遷移率的改變。例如，就標(biāo)準(zhǔn)的晶向而言，在溝道區(qū)中沿溝道長度方向產(chǎn)生單 軸拉伸應(yīng)變會(huì)增加電子的遷移率，其中，取決于拉伸應(yīng)變的大小和方向，可增加遷移率達(dá)百 分之五十或更多。遷移率的增大可直接轉(zhuǎn)化成導(dǎo)電率的提高。另一方面，就P型晶體管的溝 道區(qū)而言，單軸壓縮應(yīng)變可增加空穴的遷移率，從而提高P型晶體管的導(dǎo)電率。目前看來， 在集成電路制造中引進(jìn)應(yīng)力或應(yīng)變技術(shù)是對于下一代技術(shù)節(jié)點(diǎn)而言極有前景的方法。因 為，受應(yīng)變的硅可視為是一種“新型”的半導(dǎo)體材料，這使得制造速度更快的半導(dǎo)體器件成 為可能而不需另外開發(fā)昂貴的新型半導(dǎo)體材料，同時(shí)也可兼容目前所普遍使用的半導(dǎo)體工 藝制造技術(shù)。在晶體管的溝道區(qū)附近產(chǎn)生拉伸或壓縮應(yīng)力有幾種方式，例如使用永久性應(yīng)力覆蓋層、間隔層元件等產(chǎn)生外部應(yīng)力，以便在溝道內(nèi)產(chǎn)生所需要的應(yīng)變。這些方法雖然看起來 很有效也很有前景，但對于例如以接觸層、間隙壁(spacer)等來提供外部應(yīng)力至溝道內(nèi)以 產(chǎn)生所需要的應(yīng)變時(shí)，施加外部應(yīng)力產(chǎn)生應(yīng)變的工藝可能取決于應(yīng)力傳遞機(jī)構(gòu)的效率。因 此，對于不同的晶體管類型，必須提供不同的應(yīng)力覆蓋層，這會(huì)導(dǎo)致增加多個(gè)額外的工藝步 驟。特別是，如果增加的工藝步驟是光刻步驟的話，會(huì)使整體的生產(chǎn)成本顯著增加。因此，目前更為普遍應(yīng)用的在溝道區(qū)產(chǎn)生應(yīng)變的技術(shù)是一種被稱為“應(yīng)力記憶”的 技術(shù)。在半導(dǎo)體器件的中間制造階段，在柵極電極附近形成大量非晶化區(qū)，然后在晶體管 區(qū)域上方形成應(yīng)力層，在該應(yīng)力層的存在下，可使該非晶化區(qū)重結(jié)晶。在用于使晶格重結(jié)晶 的退火工藝期間，在該應(yīng)力層產(chǎn)生的應(yīng)力下，晶體會(huì)成長并且產(chǎn)生受應(yīng)變的晶格。在重結(jié)晶 后，可移除該應(yīng)力層(因此這種應(yīng)力層也被稱為“犧牲”應(yīng)力層)，而在重結(jié)晶的晶格部分內(nèi) 仍可保留一些應(yīng)變量。雖然這種效應(yīng)產(chǎn)生的機(jī)制目前尚未完全了解，但大量實(shí)驗(yàn)已證實(shí)，在 覆蓋的多晶硅柵極電極中會(huì)產(chǎn)生某一程度的應(yīng)變，即使引發(fā)應(yīng)力的層(即犧牲應(yīng)力層)移 除后，這種應(yīng)變?nèi)詴?huì)存在。由于在移除該初始應(yīng)力層后柵極結(jié)構(gòu)仍維持著某些應(yīng)變量，對應(yīng) 的應(yīng)變也可轉(zhuǎn)移到再成長的晶體部分，從而也可保持某一部分的初始應(yīng)變。該應(yīng)力記憶技術(shù)有利于與其它的“永久性”應(yīng)變引發(fā)源結(jié)合，例如受應(yīng)力的接觸式 蝕刻停止層、受應(yīng)變的嵌入式半導(dǎo)體材料等等，以便增加應(yīng)變引發(fā)機(jī)構(gòu)的整體效率。目前工 業(yè)中已經(jīng)普遍采用應(yīng)力記憶技術(shù)來改善半導(dǎo)體器件的性能。半導(dǎo)體器件依照功能來看主要分為1/0(輸入/輸出)器件和核心(core)器件。 按照器件的電性種類，I/O器件可分為I/O PMOS和I/O NM0S，也就是作為I/O器件的PMOS 和NM0S。同樣地，核心器件也包括作為核心器件的PMOS和作為核心器件的NM0S。傳統(tǒng)的 在I/O NMOS器件以及作為核心器件的核心NMOS器件采用應(yīng)力記憶技術(shù)的方法如圖IA至 IE所示。如圖IA所示，提供一襯底101，襯底101上已經(jīng)形成有I/O NMOS器件121和核心 NMOS器件122。I/O NMOS器件121具有在襯底101上形成的柵氧化層102A，柵氧化層102A 上形成有多晶硅層103A，在柵氧化層102A以及多晶硅層103A的側(cè)壁上形成有間隙壁絕緣 層104A與104A，，在間隙壁絕緣層104A與104A，的側(cè)壁上形成有間隙壁層105A與105A，， 離子注入工藝后形成有源/漏極106A與106A’。核心NMOS器件122具有同樣的結(jié)構(gòu)，即柵 氧化層102B、多晶硅層103B、間隙壁絕緣層104B與104B，、間隙壁層105B與105B，以及源 / 漏極 106B 與 106B，。如圖IB所示，在I/O NMOS器件121和核心NMOS器件122上形成應(yīng)力層107，應(yīng)力 層可選擇為具有張應(yīng)力的氮化物層，例如具有張應(yīng)力的SiN。如圖IC所示，進(jìn)行退火工藝，然后采用刻蝕方法移除應(yīng)力層107。接著進(jìn)行后續(xù)的 工藝步驟，例如自對準(zhǔn)工藝以及接觸孔的刻蝕等等，完成整個(gè)器件的制作。但是，傳統(tǒng)的在I/O NMOS器件以及作為核心器件的核心NMOS器件采用應(yīng)力記憶 技術(shù)的方法容易導(dǎo)致I。ff (截止漏電流)發(fā)散的問題，如圖2A所示。從圖2A中可以看出， 使用了 SMT技術(shù)的I/O NMOS器件的I。ff的發(fā)散狀況非常嚴(yán)重，即在相近的Idsat (飽和電流) 下，I。ff值的大小差別較大，如201區(qū)域所示，這不利于在實(shí)際工業(yè)中對半導(dǎo)體器件的控制， 增加了制作器件的負(fù)擔(dān)。通過研究發(fā)現(xiàn)，I。ff發(fā)散現(xiàn)象的出現(xiàn)是由半導(dǎo)體器件中的雙峰效應(yīng) (double hump)引起的。如圖2B所示，是典型的雙峰效應(yīng)示意圖，即202與203兩處的峰。以Gm/Id(跨導(dǎo)/漏極電流)為縱坐標(biāo)，以Vg(柵極電壓)為橫坐標(biāo)的曲線中出現(xiàn)了兩個(gè)峰 值，這表示在NMOS器件還沒有開啟時(shí)，晶體管出現(xiàn)了明顯的漏電(I-Ieakage)。這種漏電的 提前出現(xiàn)，會(huì)直接導(dǎo)致晶體管的失效和產(chǎn)品的低良品率。因此，需要一種方法，能夠有效地克服NMOS器件采用應(yīng)力記憶技術(shù)后I。ff發(fā)散的 問題，以便提高半導(dǎo)體器件的整體性能，提高良品率。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式
部分中進(jìn) 一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了有效地克服NMOS器件采用應(yīng)力記憶技術(shù)后I。ff發(fā)散的問題，本發(fā)明提出了一 種改善半導(dǎo)體器件的截止漏電流發(fā)散的方法，包括步驟，提供一襯底，所述襯底上形成有I/ 0 NMOS器件和核心NMOS器件；僅在所述核心NMOS器件的表面形成一層應(yīng)力層；實(shí)施退火 工藝。優(yōu)選地，還包括步驟，所述實(shí)施退火工藝后去除所述核心NMOS器件上面的剩余所 述應(yīng)力層。優(yōu)選地，其中所述僅在核心NMOS器件的表面形成一層應(yīng)力層的步驟包括在所述 I/O NMOS器件和所述核心NMOS器件的表面形成一層應(yīng)力層；去除所述I/O NMOS器件上面 的部分所述應(yīng)力層。優(yōu)選地，所述去除所述I/O NMOS器件上面的部分所述應(yīng)力層的方式為干刻蝕法。優(yōu)選地，所述干刻蝕法采用的氣體為CH2F2或CH3F其中的一種或其組合。優(yōu)選地，所述退火工藝為快速退火工藝。優(yōu)選地，所述快速退火工藝的溫度為1000 1100攝氏度。優(yōu)選地，所述應(yīng)力層的材料是SiN。根據(jù)本發(fā)明，能夠有效地克服NMOS器件采用應(yīng)力記憶技術(shù)后Ioff發(fā)散的問題，以 便提高半導(dǎo)體器件的整體性能，提高良品率。
本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IC是傳統(tǒng)的采用應(yīng)力記憶技術(shù)的方法形成具有I/O NMOS器件和核心 NMOS器件的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；圖2A是傳統(tǒng)的采用應(yīng)力記憶技術(shù)的方法造成的I。ff發(fā)散示意圖；圖2B是傳統(tǒng)的采用應(yīng)力記憶技術(shù)的方法出現(xiàn)的雙峰效應(yīng)的示意圖；圖3A至圖3D是根據(jù)本發(fā)明的的采用應(yīng)力記憶技術(shù)的方法形成具有I/O NMOS器 件和核心NMOS器件的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；圖4A是根據(jù)本發(fā)明制作的半導(dǎo)體器件的Idsat_I。ff曲線示意圖；圖4B是根據(jù)本發(fā)明制作的半導(dǎo)體器件的Vg-Gm/Id曲線圖；圖5是制作根據(jù)本發(fā)明一個(gè)實(shí)施例的制作具有I/O NMOS器件和核心NMOS器件的半導(dǎo)體器件工藝流程圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是解 決半導(dǎo)體器件中應(yīng)力記憶技術(shù)引起的I。ff發(fā)散的問題。顯然，本發(fā)明的施行并不限定于半 導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這 些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。為了 NMOS器件中采用應(yīng)力記憶技術(shù)引起的I。ff發(fā)散的問題，本發(fā)明提出僅對核心 NMOS器件采用應(yīng)力記憶技術(shù)而未對I/O NMOS器件采用應(yīng)力記憶技術(shù)。參照圖3A至圖3D， 示出根據(jù)本發(fā)明的的一個(gè)方面的半導(dǎo)體器件制作工藝中各個(gè)步驟的剖視圖。如圖3A所示，提供一襯底301，襯底301上已經(jīng)形成有I/O NMOS器件321和核心 NMOS器件322。I/O NMOS器件321具有在襯底301上形成的柵氧化層302A，形成方式可 以是在溫度大約為700 1100攝氏度且充滿氧氣的環(huán)境中形成的二氧化硅，厚度大約為 30 250埃，也可以用其他的方式來形成，例如CVD方式。柵氧化層302A上形成有多晶硅層 303A，形成方式可以是CVD方式。在柵氧化層302A以及多晶硅層303A的側(cè)壁上形成有間隙 壁絕緣層304A與304A，，在間隙壁絕緣層304A與304A，的側(cè)壁上形成有間隙壁層305A與 305A，，離子注入工藝后形成有源/漏極306A與306A，。核心NMOS器件322具有同樣的結(jié) 構(gòu)，即柵氧化層302B、多晶硅層30;3B、間隙壁絕緣層304B與304B，、間隙壁層305B與305B， 以及源/漏極306B與306B，，并沒有針對核心NMOS器件322采用與I/0NM0S器件321不同 的材料而增加工藝上的步驟。如圖;3B所示，在包含I/O NMOS器件321和核心NMOS器件322的整個(gè)結(jié)構(gòu)上形成 應(yīng)力層307，應(yīng)力層可選擇為具有張應(yīng)力的氮化物層，例如具有張應(yīng)力的SiN,形成方式可 以選擇為化學(xué)氣相沉積(CVD)或物理氣相沉積(PVD)等。接著，如圖3C所示，在核心NMOS器件322上涂敷一層光刻膠層308，去除I/O NMOS 器件321上面沉積的部分應(yīng)力層307，在核心NMOS器件322的表面剩余有部分應(yīng)力層307’。 去除方式可以采用干刻蝕法，所選的氣體可以是但不限于CH2F2或CH3F其中的一種或其組
I=I O如圖3D所示，采用灰化工藝去除光刻膠層308，接著進(jìn)行退火工藝，如可選用快速 熱退火(RTA)工藝，其工藝溫度范圍可以是但不限于1000 1100攝氏度。接著，去除核心 NMOS器件322表面剩余的應(yīng)力層307’。然后進(jìn)行后續(xù)的工藝步驟，例如自對準(zhǔn)工藝以及接 觸孔的刻蝕等等，完成整個(gè)器件的制作。根據(jù)本發(fā)明，在退火工藝之前將I/O NMOS器件表面的應(yīng)力層307去掉，即僅對核 心NMOS器件采用應(yīng)力記憶技術(shù)，而未對I/O NMOS器件采用應(yīng)力記憶技術(shù)。由于在實(shí)際工 業(yè)生產(chǎn)當(dāng)中，對核心NMOS器件的要求較高，要求其性能穩(wěn)定且運(yùn)行速度較快，但是對I/O NMOS器件并沒有這方面的要求，因此，單獨(dú)對核心NMOS器件采用應(yīng)力記憶技術(shù)而未對I/ONMOS器件采用應(yīng)力記憶技術(shù)并未對整體性能造成影響，并且有效解決了 I。ff發(fā)散的問題， 如圖4A與4B所示。圖4A根據(jù)本發(fā)明制作的樣品片的Idsat_I。ff曲線圖，從圖中的401區(qū)域 可以看出I。ff的點(diǎn)變得相當(dāng)集中，并未出現(xiàn)傳統(tǒng)工藝中出現(xiàn)的I。ff發(fā)散的問題。本發(fā)明帶 來的另一個(gè)有益效果是1。 的值也大大減小了，降低了半導(dǎo)體器件功耗，提高了器件的整體 性能，提高了半導(dǎo)體器件的良品率。圖4B是根據(jù)本實(shí)施例制作的樣品片的Vg-Gm/Id的曲線 圖，從圖中可以看出，并未出現(xiàn)如傳統(tǒng)工藝中出現(xiàn)的雙峰效應(yīng)問題。由于沉積應(yīng)力層307時(shí) 是在整個(gè)襯底上沉積的，一般襯底除了包含有I/0NM0S器件和核心NMOS器件還包含有PMOS 器件，而PMOS器件是不需要采用應(yīng)力記憶技術(shù)的，即不需要沉積這層應(yīng)力層，因此在退火 工藝之前會(huì)將PMOS器件表面的應(yīng)力層去除，在這個(gè)步驟中可同時(shí)去除I/0NM0S器件表面的 應(yīng)力層。也就是說，根據(jù)本發(fā)明對整個(gè)工藝來說，沒有增加額外的步驟，即不會(huì)由于增加額 外的工藝造成制作半導(dǎo)體器件的周期的延長以及成本的增加?？蛇x地，可對部分要求較高的I/O NMOS器件采用應(yīng)力記憶技術(shù)，S卩，在包含I/O NMOS器件和核心NMOS器件的整個(gè)結(jié)構(gòu)上形成應(yīng)力層后，選擇性去除不需要采用應(yīng)力記憶 技術(shù)的部分I/O NMOS器件表面的應(yīng)力層，接著進(jìn)行退火工藝以及后續(xù)的工藝步驟。通過該 方法，既能達(dá)到工藝的要求，又降低了 I。ff發(fā)散現(xiàn)象的發(fā)生。圖5的流程圖示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的制作的具有I/O NMOS器件和核心 NMOS器件的半導(dǎo)體器件工藝流程。在步驟501中，提供一襯底，襯底上具有I/O NMOS器件 和核心NMOS器件。在步驟502中，在包含I/O NMOS器件和核心NMOS器件的整個(gè)結(jié)構(gòu)上形 成應(yīng)力層。在步驟503中，在核心NMOS器件表面涂敷一層光刻膠層。在步驟504中，去除 I/O NMOS器件表面的部分應(yīng)力層，去除光刻膠層。在步驟505中，進(jìn)行退火工藝。在步驟 506中，去除剩余的應(yīng)力層。根據(jù)如上所述的實(shí)施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根 據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯 器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式 DRAM)或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個(gè)人計(jì)算 機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子 產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種改善半導(dǎo)體器件的截止漏電流發(fā)散的方法，包括步驟，提供一襯底，所述襯底上形成有I/O NMOS器件和核心NMOS器件；僅在所述核心NMOS器件的表面形成一層應(yīng)力層；實(shí)施退火工藝。
2.如權(quán)利要求1所述的方法，還包括步驟，所述實(shí)施退火工藝后去除所述核心NMOS器件上面的剩余所述應(yīng)力層。
3.如權(quán)利要求1所述的方法，其中所述僅在核心NMOS器件的表面形成一層應(yīng)力層的步 驟包括在所述I/O NMOS器件和所述核心NMOS器件的表面形成一層應(yīng)力層；去除所述I/O NMOS器件上面的部分所述應(yīng)力層。
4.如權(quán)利要求3所述的方法，其特征在于，所述去除所述I/ONMOS器件上面的部分所 述應(yīng)力層的方式為干刻蝕法。
5.如權(quán)利要求4所述的方法，其特征在于，所述干刻蝕法采用的氣體為CH2F2或CH3F其 中的一種或其組合。
6.如權(quán)利要求1所述的方法，其特征在于，所述退火工藝為快速退火工藝。
7.如權(quán)利要求6所述的方法，其特征在于，所述快速退火工藝的溫度為1000 1100攝 氏度ο
8.如權(quán)利要求1所述的方法，其特征在于，所述應(yīng)力層的材料是SiN。
9.一種包含通過如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的集成電路，其中所述集 成電路選自隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、同步隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存 儲(chǔ)器、只讀存儲(chǔ)器、可編程邏輯陣列、專用集成電路、掩埋式DRAM和射頻電路。
10.一種包含通過如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述 電子設(shè)備個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)和數(shù)碼相
全文摘要
本發(fā)明提出了一種改善半導(dǎo)體器件的截止漏電流發(fā)散的方法，包括步驟，提供一襯底，所述襯底上形成有I/O NMOS器件和核心NMOS器件；僅在所述核心NMOS器件的表面形成一層應(yīng)力層；實(shí)施退火工藝。根據(jù)本發(fā)明，能夠效地克服NMOS器件采用應(yīng)力記憶技術(shù)后Ioff發(fā)散的問題。
文檔編號(hào)H01L21/8234GK102130054SQ20101002313
公開日2011年7月20日 申請日期2010年1月20日 優(yōu)先權(quán)日2010年1月20日
發(fā)明者葉好華, 王媛 申請人:中芯國際集成電路制造(上海)有限公司