專利名稱：一種具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及納米電子學(xué)中單電子記憶存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種 具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器及其制作方法。
背景技術(shù)：
納米電子學(xué)是納米科技的重要領(lǐng)域之一，是微電子學(xué)繼續(xù)向微觀領(lǐng)域 的發(fā)展和延伸。目前，超大規(guī)模集成電路的特征尺寸已經(jīng)進(jìn)入到納米尺度
(<100nm)范圍，在CMOS器件等比例縮小的過程中，量子效應(yīng)的影響 變得越來越突出。而單原子層的薄膜外延生長(zhǎng)技術(shù)、隧道探針技術(shù)、先進(jìn) 的光刻技術(shù)制作出的納米固體結(jié)構(gòu)表現(xiàn)出奇特的量子效應(yīng)，在這些效應(yīng)的 基礎(chǔ)上人們發(fā)明了共振隧穿器件、單電子器件、量子點(diǎn)器件等新型量子器 件。
單電子器件是通過納米尺寸的庫侖島控制單個(gè)電子的輸運(yùn)來進(jìn)行工 作的。隨著納米加工技術(shù)的發(fā)展，科學(xué)家已經(jīng)可以在納米尺度范圍內(nèi)控制 庫侖島的尺寸和形狀，以及隧穿結(jié)勢(shì)壘的厚度和形狀。
在庫侖島上，電子輸運(yùn)空間尺寸被減小到納米量級(jí)，導(dǎo)致量子限制效 應(yīng)的顯著增強(qiáng)，電子進(jìn)入庫侖島必須隧穿通過。庫侖島內(nèi)的電荷勢(shì)能將排 斥外界電子的進(jìn)入，如果電子進(jìn)入庫侖島所需的電荷能大于環(huán)境熱能，這個(gè)電子將被阻塞。柵電場(chǎng)通過電容耦合可以對(duì)庫侖島進(jìn)行電勢(shì)調(diào)制，^庫 侖島內(nèi)的能級(jí)位于源漏電子庫費(fèi)米能級(jí)構(gòu)成的能量窗口時(shí)，電子將通過共 振隧穿效應(yīng)高穿透率地通過庫侖島。這樣，通過庫侖島的電子動(dòng)量變化被 顯著地表現(xiàn)為具有分立能級(jí)特征的電流峰。
單電子進(jìn)入庫侖島可以視為存儲(chǔ)一個(gè)電荷，流出庫侖島可以視為釋放
一個(gè)電荷。庫侖島在這種單電子進(jìn)出的過程中，電勢(shì)將具有e/Ctt (其中 Ctt為庫侖島的整個(gè)電容)的起伏。那么單電子記憶存儲(chǔ)器就是用來探測(cè)
這種由于單電子輸運(yùn)弓I起庫侖島的庫侖勢(shì)起伏的器件。
傳統(tǒng)的存儲(chǔ)器是通過操縱電荷流來完成對(duì)信息的傳輸和存儲(chǔ)，而單電 子存儲(chǔ)器就是利用單電子庫侖阻塞效應(yīng)來精確控制幾個(gè)甚至單個(gè)電子就 可以完成同樣的功能。它有以下幾個(gè)方面的優(yōu)點(diǎn)。首先，由于這種器件是 依賴于電子間的排斥作用來實(shí)現(xiàn)其運(yùn)行的，因此它可以在很小的尺寸卜工 作，使得大規(guī)模集成與復(fù)雜布線成為可能。其次，它能夠利用很少的兒個(gè) 電子來完成基本的功能，因此能量的消耗是非常小的。如果能夠高密度集 成，其耗電量將僅為現(xiàn)在微電子晶體管電路的十萬分之一。最后是由于器 件尺寸小，只需要幾個(gè)電子的隧穿就能夠完成一個(gè)比特信息的傳遞，較之
傳統(tǒng)的需要大約105個(gè)左右的電子參與隧穿的器件來講，它的響應(yīng)速度也
是相當(dāng)快的。單電子存儲(chǔ)器的這些優(yōu)點(diǎn)恰恰是組成集成電路的器件所需具 備的，在用于大規(guī)模及超大規(guī)模集成方面有很好的發(fā)展?jié)摿Α?br> 單電子器件領(lǐng)域的研究是從1969年Lambe和Jaklevic在類似單電于 盒的結(jié)構(gòu)中觀察到電子量子化現(xiàn)象開始的(具體請(qǐng)參照文獻(xiàn)"Lambeand R. C. Jaklevic, "Charge-quantization studies using tunnel capacitor," Phys. Rev.Lerr., vol. 22， no. 25, pp.1371-1375, June 1969."所記載的內(nèi)容)。
硅基的單電子器件依賴硅材料可氧化等特性和成熟的工藝優(yōu)勢(shì)，在不到十年的時(shí)間里，就獲得了直徑小于lOnm的晶體硅量子點(diǎn)而賣現(xiàn)了室溫 工作，并且大多數(shù)硅基單電子器件的制備方法能夠與現(xiàn)有的硅CMOS工藝 更好地兼容，使制備大規(guī)模量子數(shù)字集成電路成為可能。
目前國(guó)際上能夠室溫工作的半導(dǎo)體單電子晶體管主要都在薄硅膜的 SOI襯底上制作成功的。相對(duì)體硅材料，SOI的氧化絕緣埋層把器件與襯 底隔離開，減輕了襯底載流子對(duì)器件的影響，減小了硅器件的寄生電容效 應(yīng)，易于實(shí)現(xiàn)全介質(zhì)隔離，避免了器件與襯底之間的相互作用。用于制作 單電子器件的SOI襯底的硅膜都足夠薄，利于制成微小的隧道結(jié)和量子 點(diǎn)。隨著晶體管尺寸的不斷縮小，SOI技術(shù)的優(yōu)勢(shì)愈來愈突出。薄硅膜上 的晶體管開啟時(shí)，氧化埋層界面處于耗盡狀態(tài)，硅膜全部耗盡。具有抗輻 照、耐高溫、低電場(chǎng)、高跨導(dǎo)、良好的短溝道和窄溝道特性，特別適合于 高速、低壓、低功耗電路的應(yīng)用。
到1993年，第一個(gè)在室溫下能夠觀察到單電子存儲(chǔ)的單電子存儲(chǔ)器 由Yano和Ishii等人研制成功(具體請(qǐng)參照文獻(xiàn)"K. Yano， T. Ishii, T. Hashimoto, T. Kobayashi, F. Murai， and K. Seki, "Room-temperature single-electron memory using fine-grain polycrystalline silicon," in Proc. IEEE Int. Electron Devices Meeting, 1993, pp. 541—545."所記載的內(nèi)容)，單電子 存儲(chǔ)器的應(yīng)用前景才顯現(xiàn)出來。但是，僅僅實(shí)現(xiàn)室溫下單電子存儲(chǔ)并不意 味著它就能夠在實(shí)際中進(jìn)行應(yīng)用，要實(shí)現(xiàn)單電子存儲(chǔ)器的應(yīng)用還有很多的 問題需要解決，如工藝的兼容性，編程速度，存儲(chǔ)時(shí)間等，近幾年，科學(xué)家們?cè)谔岣邌坞娮哟鎯?chǔ)器的性能方面進(jìn)行了大量的工作。以下列出了幾 種典型的單電子存儲(chǔ)器的設(shè)計(jì)方案
(1)具有浮柵結(jié)構(gòu)的單電子存儲(chǔ)器
如圖1所示，圖1為現(xiàn)有技術(shù)中具有浮柵結(jié)構(gòu)的單電子存儲(chǔ)器的結(jié)構(gòu)示意圖(具體請(qǐng)參照文獻(xiàn)"Shin-ichi O，UCHI， Takeshi TSUBOKURA， Takuro TAJIMA, Shuhei AMAKAWA， Minoru FUJISHIMA1 and Koichiro H0H1," Charging and Retention Times in Silicon-Floating-Dot-Single-Electron Memory," Jpn. J. Appl. Phys. Vol. 40 (2001) pp. 2041-2045."所記載的內(nèi)容)。它是在普通的MOSFET的溝道和柵極之間 放入能夠存儲(chǔ)電荷用的量子點(diǎn)或量子點(diǎn)陣，量子點(diǎn)與溝道間由薄層絕緣介 質(zhì)隔離，電子以隧穿的方式進(jìn)出量子點(diǎn)，由于存在較大的電荷庫侖能，通 過柵極電壓即可控制量子點(diǎn)內(nèi)電荷的數(shù)目。利用量子點(diǎn)上的不同電位就能 控制相應(yīng)的溝道電流，借以影響溝道電流的大小。這樣通過測(cè)量此電流即 可獲知器件的不同狀態(tài)。
(2)粒狀薄膜作為隧穿結(jié)的單電子存儲(chǔ)器
如圖2所示，圖2為現(xiàn)有技術(shù)中以粒狀薄膜作為隧穿結(jié)的單電子存儲(chǔ) 器結(jié)構(gòu)示意圖。它是由Yano等提出來的一種設(shè)計(jì)方案，具體請(qǐng)參照文獻(xiàn) "K. Yano， T. Ishii， T. Sano, T. Mine, F, Murai， and K. Seki， "Single electron-memory integrated circuit for giga-to-tera bit storage," IEEE Int. Solid-State Circuits Conf.， 1996， pp. 266-267."所記載的內(nèi)容。這種設(shè)計(jì)遵 循了三個(gè)主要的原則能夠在室溫下工作；能夠有效地抑制背景電荷的影 響；而且能夠利用現(xiàn)有的工藝進(jìn)行制作。它的工作原理與浮柵結(jié)構(gòu)的單電子存儲(chǔ)器的原理相似，都是利用存儲(chǔ)點(diǎn)中電荷的存儲(chǔ)狀態(tài)來控制源漏間的 電流。在一定的偏壓下，電荷被限制在薄膜中，借以調(diào)制流過薄膜的電流 的大小。在抑制背景電荷的影晌方面，當(dāng)沒有背景電荷時(shí)，如果所施加?xùn)?電壓很小時(shí)，由于庫侖阻塞效應(yīng)，薄膜內(nèi)不存在導(dǎo)通的溝道。當(dāng)柵電壓增 大到閾值電壓以上時(shí)通道導(dǎo)通，有電荷流過。在存在背景電荷時(shí)，部分區(qū) 域的庫侖阻塞效應(yīng)消失而另外部分區(qū)域的效應(yīng)增強(qiáng)，在沒有足夠偏壓時(shí)總 體表現(xiàn)仍是沒有通道導(dǎo)通。由于它的電荷的存儲(chǔ)點(diǎn)和依靠存儲(chǔ)點(diǎn)來調(diào)制的 電流路徑都在同一個(gè)粒狀的薄膜上，因此對(duì)器件的工作狀態(tài)不好單獨(dú)調(diào) 節(jié)。
(3)側(cè)柵結(jié)構(gòu)的單電子存儲(chǔ)器
如圖3所示，圖3為現(xiàn)有技術(shù)中準(zhǔn)一維量子點(diǎn)陣列的單電子存儲(chǔ)器的 結(jié)構(gòu)示意圖(具體請(qǐng)參照文獻(xiàn)"A. Dutta， S. P. Lee, S. Hatatani， and S. Oda， "Silicon-based single-electron memory using a multiple-tunnel junction fabricated by electron-beam direct writing" Appl. Phys. Lett. 75， 1422 (1999)."所記載的內(nèi)容)。這是一種二維平面結(jié)構(gòu)的器件，有利于簡(jiǎn)化 制備的工藝。其中的準(zhǔn)一維量子點(diǎn)陣列起到多隧穿結(jié)的作用，它能夠提供 較高的庫侖阻塞能量間隙來抑制背景電荷的漲落。在一定的柵壓下，電子 通過多隧穿結(jié)流入或流出存儲(chǔ)結(jié)點(diǎn)，用庫侖阻塞效應(yīng)將控制存儲(chǔ)電子在多 隧穿結(jié)中的分布。讀出過程是利用單電子晶體管實(shí)現(xiàn)的，存儲(chǔ)結(jié)點(diǎn)上的充 電電荷電勢(shì)可以通過電容耦合影響單電子晶體管量子點(diǎn)的能級(jí)狀態(tài)，進(jìn)而 影響流過單電子晶體管的電導(dǎo)電流。
側(cè)柵結(jié)構(gòu)的單電子存儲(chǔ)器的納米技術(shù)工藝是最具挑戰(zhàn)的。如果能夠?qū)崿F(xiàn)室溫工作，對(duì)單電子邏輯電路的發(fā)展和應(yīng)用具有重要意義。1994年Nakazato等在摻雜的GaAs材料上制作出了第一只實(shí)驗(yàn)用的多結(jié)單電子存 儲(chǔ)器(具體請(qǐng)參照文獻(xiàn)"K Nakazato， R J Blaikie， H Ahmed et al， "Single-electron memory", J. Appl. Phys. 75(10), 1994， p.5123."所記載的內(nèi) 容)。1995年Likharev等提出與隨機(jī)背景電荷無關(guān)的多結(jié)單電子存儲(chǔ)器 模型(具體請(qǐng)參照文獻(xiàn)"K Likharev A Korotokov， "Analysis of QO-independent single-electorn systems", in Int. Workshop Computational Electronics, 1995, p.42."所記載的內(nèi)容)。1998年Ahmed小組在SOI材料 上制作出了4.2K溫度工作的多結(jié)單電子RAM存儲(chǔ)器(具體請(qǐng)參照文獻(xiàn)"N J Stone， H Ahmed, "Silicon single electron memory cell", Appl. Phys. Lett. 73(15)， 1998, p.2134."所記載的內(nèi)容)。1999年Oda小組在SIMOX材料 上制備出了 20K溫度工作的多結(jié)單電子存儲(chǔ)器(具體請(qǐng)參照文獻(xiàn)"ADutta， S P Lee, S Hatatani， et al, "Silicon-based single-electron memory using a multiple-tunnel junction fabricated by electron-beam direct writing", Appl. Phys. Lett. 75(10)， 1999， p.1422."所記載的內(nèi)容)。2000年Ahmed小組實(shí) 現(xiàn)了 65K溫度工作的單電子多隧道結(jié)柵與CMOS集成的存儲(chǔ)器件(具休 請(qǐng)參照文獻(xiàn)"Z A K Durrani, A C Irvine, H Ahmed, "Coulomb blockade memory using integrated single-electron transistor/metal-oxide-semiconductor transistor gain cells", IEEE Electron devices,47(12)， 2000, p.2334."所記載的 內(nèi)容)。2002年Nakajima等研究了多隧道結(jié)單電子晶體管的電導(dǎo)機(jī)制(具 體請(qǐng)參照文獻(xiàn)"A. Nakajima, Yuhei Ito, S Yokoyama， "Conduction mechamnism of Si single-electron transistor having a one-dimensional regulararray of multiple tunnel junctions", Appl. Phys. Lett. 81(4), 2002, p.733."戶萬記 載的內(nèi)容)。2004年Amakawa綜述了多隧道結(jié)單電子器件的邏輯(具體 請(qǐng)參照文獻(xiàn) "S Amakawa， et al， "Single-electron logic based on multiple-tunnel junctions", Mesoscopic Tunneling Devices, Ed. Hiroshi Nakashima， 2004: ISBN:81-271-0007-2."所記載的內(nèi)容)。
我國(guó)近幾年也開展了 SOI襯底上硅基單電子器件的研究工作。中國(guó)科 學(xué)院物理所開展了各種結(jié)構(gòu)的單電子晶體管的設(shè)計(jì)，并研制了 90K溫度 下的硅基單電子晶體管(具體請(qǐng)參照文獻(xiàn)"T. H. Wang, H. W. Li and J. M. Zhou， Si single-electron transistors with in-plane point-contact metal gates, Appl. Phys. Lett. 78, 2160 (2001)."所記載的內(nèi)容)。西安理工大學(xué)與香港
科技大學(xué)合作采用電子束光刻技術(shù)和反應(yīng)離子刻蝕等工藝，制做了 P型 SIMOX上的硅單電子晶體管，可在77K下低溫工作(具體請(qǐng)參照文獻(xiàn)"G. Lu， Z.M. Chen, J.N. Wang, W.K.Ge. Fabrication and characteristics of a Si-based single electron transistor, Chinese J. Semiconductors, 23 (3) ， 246 (2002)."所記載的內(nèi)容)。南京大學(xué)開展了基于單電子效應(yīng)的室溫硅基 多量子點(diǎn)存儲(chǔ)器的研究(具體請(qǐng)參照文獻(xiàn)"黃信凡，基于單電子效應(yīng)的室 溫硅基多量子點(diǎn)存儲(chǔ)器，國(guó)家自然科學(xué)基金項(xiàng)目編號(hào)60471021，南京大 學(xué)"所記載的內(nèi)容)。
單電子器件的工作原理依靠電子間的庫侖排斥力為基礎(chǔ)的庫侖阻塞 效應(yīng)。單電子器件在室溫工作需要亞lOnm結(jié)構(gòu)才能達(dá)到克服環(huán)境熱噪聲
的庫侖能量。納米硅晶顆?？梢蕴娲鎯?chǔ)器器件的浮柵，分布在浮柵上的
存儲(chǔ)電荷顯示出幾個(gè)有吸引力的特性，如與EEPROM相比有比較快的寫時(shí)間、工作在較低的溫度下，與快閃存儲(chǔ)器相比有較好的耐久性等。當(dāng)然， 在單電子存儲(chǔ)器商業(yè)化生產(chǎn)成為可能以前，還需要克服許多主要的挑戰(zhàn)。 各種單電子存儲(chǔ)系統(tǒng)結(jié)構(gòu)也正在發(fā)展過程中，例如單電子晶體管觸發(fā)器、 單電子陷阱存儲(chǔ)器、單電子晶體管環(huán)形存儲(chǔ)器、與隨機(jī)背景電荷無關(guān)的存
儲(chǔ)器和單/多島存儲(chǔ)器等(具體請(qǐng)參照文獻(xiàn)"C. Wasshuber, H. Kosina, S. Selberherr, A comparative study of single-electron memories, IEEE Trans Electron-Devices, 45(11), 1998， p.2365."所記載的內(nèi)容)。
單電子計(jì)數(shù)系統(tǒng)主要是利用單電子旋轉(zhuǎn)柵原理，通過在單電子晶體管 的雙勢(shì)壘加以頻率f變化的柵壓，通過將柵電壓增大到超過一定的閾值， 一個(gè)電子隨機(jī)地從源電極被拉進(jìn)到中心庫侖島，然后，再降低柵電壓，便 可以將電子推出中心庫侖島，這種旋轉(zhuǎn)(turnstile)的控制門產(chǎn)生階梯狀的 電流ef，猶如電壓每旋轉(zhuǎn)一周就轉(zhuǎn)出一個(gè)電子一般，表現(xiàn)出單電子的輸運(yùn) 狀態(tài)。由于庫侖島的電容極小，電容的充放電時(shí)間極短，器件的開關(guān)速度 極快。2003年參與歐洲COUNT計(jì)劃的六家計(jì)量實(shí)驗(yàn)室和Chalmers大學(xué) 聯(lián)合發(fā)表了初期的實(shí)現(xiàn)量子標(biāo)準(zhǔn)的計(jì)量電子流的研究成果(具體請(qǐng)參照文 獻(xiàn)"H. E. Van den Brom， O. Kerkhof et al， Counting electrons one by one-overview of a joint European research project, IEEE trans. Instrum. Meas., 52(2)， 2003， p.584."所記載的內(nèi)容)。COUNT計(jì)劃的目的是為了解決和發(fā) 展用于計(jì)量小于InA電子流的基礎(chǔ)儀器和計(jì)量標(biāo)準(zhǔn)。單電子器件提供了高 精密度操縱和探測(cè)單個(gè)電子的輸運(yùn)行為的手段。COUNT計(jì)劃利用兩個(gè)互 補(bǔ)的單電子隧穿器件，其中--個(gè)用于單電子泵以提供電流源，單個(gè)電子可 以長(zhǎng)時(shí)間地存儲(chǔ)在庫侖島上，通過柵電壓可以控制電子的輸運(yùn)行為；另一
個(gè)用于單電子計(jì)數(shù)器來作為電流表，單電子電流表可以探測(cè)到每一個(gè)屯子 的傳輸。
總之，利用單電子器件的庫侖阻塞效應(yīng)和共振隧穿效應(yīng)，可以有效地 操縱單電子的輸運(yùn)行為。單電子記憶存儲(chǔ)器及其電荷計(jì)數(shù)探測(cè)系統(tǒng)在海量 數(shù)據(jù)存儲(chǔ)、量子信號(hào)探測(cè)、量子邏輯電路等領(lǐng)域具有極其巨大的潛力。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題 有鑒于此，本發(fā)明的一個(gè)目的在于提供一種具有側(cè)柵結(jié)構(gòu)的硅基單電 子記憶存儲(chǔ)器，使得每個(gè)電子的存儲(chǔ)過程都依賴于量子庫侖阻塞效應(yīng)，并 且存儲(chǔ)電荷勢(shì)場(chǎng)通過電容耦合作用于信號(hào)電流，從而探測(cè)到單電荷的存儲(chǔ)信息。
本發(fā)明的另一個(gè)目的在于提供一種具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存 儲(chǔ)器的制作方法，使得每個(gè)電子的存儲(chǔ)過程都依賴于量子庫侖阻塞效應(yīng)， 并且存儲(chǔ)電荷勢(shì)場(chǎng)通過電容耦合作用于信號(hào)電流，從而探測(cè)到單電荷的存 儲(chǔ)信息。
(二)技術(shù)方案
為達(dá)到上述一個(gè)目的，本發(fā)明提供了一種具有側(cè)柵結(jié)構(gòu)的硅基單電子 記憶存儲(chǔ)器，該硅基單電子記憶存儲(chǔ)器包括 絕緣體上硅(SOI)襯底；
在所述SOI襯底上由頂層硅制作的硅納米電導(dǎo)細(xì)線5和硅量子線14，所述硅納米電導(dǎo)細(xì)線5與硅量子線14相互平行，硅量子線14用于探測(cè)硅
納米晶庫侖島6中的存儲(chǔ)電荷，存儲(chǔ)電荷通過硅納米電導(dǎo)細(xì)線5進(jìn)入硅納 米晶庫侖島6;位于硅納米電導(dǎo)細(xì)線5中間位置且與硅納米電導(dǎo)細(xì)線5連接的用于存 儲(chǔ)電荷的硅納米晶庫侖島6;
位于硅納米電導(dǎo)細(xì)線5兩端且與硅納米電導(dǎo)細(xì)線5連接的第一歐姆接 觸電導(dǎo)臺(tái)階3和第二歐姆接觸電導(dǎo)臺(tái)階4;
位于第一歐姆接觸電導(dǎo)臺(tái)階3上的第一源極金屬電極7和位于第二歐 姆接觸電導(dǎo)臺(tái)階4上的第一漏極金屬電極8;
位于硅納米晶庫侖島6兩側(cè)硅納米電導(dǎo)細(xì)線5上的第一圍柵納米電極 9、第二圍柵納米電極IO和第三圍柵納米電極11，所述第一圍柵納米電極 9和第二圍柵納米電極10位于硅納米晶庫侖島6的同一側(cè)，所述第三圍柵 納米電極11位于硅納米晶庫侖島6的另一側(cè)；
位于硅量子線14相對(duì)于硅納米電導(dǎo)細(xì)線5另一側(cè)且與硅量子線14連 接的第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電導(dǎo)臺(tái)階16;
位于第三歐姆接觸電導(dǎo)臺(tái)階15上的第二源極金屬電極19和位于第四 歐姆接觸電導(dǎo)臺(tái)階16上的第二漏極金屬電極20;
位于硅量子線14相對(duì)于第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電 導(dǎo)臺(tái)階16同側(cè)且在第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電導(dǎo)臺(tái)階16 之間的第五歐姆接觸電導(dǎo)臺(tái)階17;
位于第五歐姆接觸電導(dǎo)臺(tái)階17上的金屬側(cè)柵電極18;
覆蓋在硅納米電導(dǎo)細(xì)線5、硅納米晶庫侖島6、硅量子線14、第--圍
柵納米電極9、第二圍柵納米電極IO和第三圍柵納米電極11上的絕緣介 質(zhì)層12;
覆蓋在絕緣介質(zhì)層12上的表面金屬浮柵13。
所述硅納米晶庫侖島6所用材料為超薄多晶硅膜，用于實(shí)現(xiàn)室溫條件下對(duì)電荷的強(qiáng)烈的量子限制效應(yīng)，每個(gè)電荷的存儲(chǔ)過程都依賴于量子庫侖 阻塞效應(yīng)。
所述存儲(chǔ)電荷的勢(shì)場(chǎng)通過電容耦合作用于通過鄰近的硅量子線14的 信號(hào)電流，使硅量子線14獲得單個(gè)電荷的存儲(chǔ)信息。
所述信號(hào)電流通過金屬側(cè)柵電極18和/或表面金屬浮柵13控制。
所述第一歐姆接觸電導(dǎo)臺(tái)階3、第二歐姆接觸電導(dǎo)臺(tái)階4、第三歐姆 接觸電導(dǎo)臺(tái)階15、第四歐姆接觸電導(dǎo)臺(tái)階16和第五歐姆接觸電導(dǎo)臺(tái)階17 由所述SOI襯底的頂層硅制作而成。
所述第一源極金屬電極7和第一漏極金屬電極8分別淀積在第一歐姆 接觸電導(dǎo)臺(tái)階3和第二歐姆接觸電導(dǎo)臺(tái)階4上，并經(jīng)過退火實(shí)現(xiàn)歐姆接觸；
所述金屬側(cè)柵電極18淀積在第五歐姆接觸電導(dǎo)臺(tái)階17上，并經(jīng)過退 火實(shí)現(xiàn)歐姆接觸；
所述第二源極金屬電極19和第二漏極金屬電極20分別淀積在第三歐 姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電導(dǎo)臺(tái)階16上，并經(jīng)過退火實(shí)現(xiàn)歐姆 接觸。
所述第一圍柵納米電極9和第二圍柵納米電極10用于控制單個(gè)電荷 進(jìn)入硅納米晶庫侖島6，實(shí)現(xiàn)單電荷的可控存儲(chǔ)；
所述第三圍柵納米電極11用于硅納米晶庫侖島6上存儲(chǔ)電荷的擦除。
為達(dá)到上述另一個(gè)目的，本發(fā)明提供了一種具有側(cè)柵結(jié)構(gòu)硅基單電子 記憶存儲(chǔ)器的制作方法，該方法包括
A、 在SOI襯底的氧化硅絕緣層上制作出硅納米電導(dǎo)細(xì)線5、硅量子
線14、第一歐姆接觸電導(dǎo)臺(tái)階3、第二歐姆接觸電導(dǎo)臺(tái)階4、第三歐姆接 觸電導(dǎo)臺(tái)階15、第四歐姆接觸電導(dǎo)臺(tái)階16和第五歐姆接觸電導(dǎo)臺(tái)階17;
B、 利用掩膜介質(zhì)套刻出與硅納米電導(dǎo)細(xì)線5相連接的庫侖島窗[J， 露出SOI襯底的氧化硅絕緣層；
C、 濺射薄層多晶硅，化學(xué)腐蝕掉掩膜介質(zhì)，在所述庫侖島窗口區(qū)形 成硅納米晶庫侖島6;
D、 淀積形成第一源極金屬電極7、第一漏極金屬電極8、金屬側(cè)柵電 極18、第二源極金屬電極19和第二漏極金屬電極20，并退火實(shí)現(xiàn)歐姆接 觸；
E、 淀積形成第一圍柵納米電極9、第二圍柵納米電極10和第三圍柵 納米電極11;
F、 在硅納米電導(dǎo)細(xì)線5、硅納米晶庫侖島6、硅量子線14、第一圍柵 納米電極9、第二圍柵納米電極IO和第三圍柵納米電極11上淀積形成絕 緣介質(zhì)層12;
G、 在絕緣介質(zhì)層12上淀積形成表面金屬浮柵13;
H、 制作電極引線窗口。
所述步驟A包括設(shè)計(jì)版圖，利用光刻和電子束曝光技術(shù)在覆蓋電子 束膠的SOI襯底上制作硅納米線電導(dǎo)結(jié)構(gòu)圖形；利用感應(yīng)耦合等離子體 (ICP)刻蝕技術(shù)在SOI襯底的頂層硅上制作出硅納米電導(dǎo)細(xì)線5、硅量子線14、第一歐姆接觸電導(dǎo)臺(tái)階3、第二歐姆接觸電導(dǎo)臺(tái)階4、第三歐姆 接觸電導(dǎo)臺(tái)階15、第四歐姆接觸電導(dǎo)臺(tái)階16和第五歐姆接觸電導(dǎo)臺(tái)階17， 然后再通過熱氧化，形成氧化絕緣層限制的納米線導(dǎo)電通道。
所述步驟B包括電子束膠作為濺射硅納米晶的掩膜介質(zhì)，利用電子 束曝光技術(shù)在電子束膠上套刻出用于濺射硅納米晶庫侖島6的庫侖島窗口
區(qū)域，使之與硅納米電導(dǎo)細(xì)線5對(duì)準(zhǔn)。
所述步驟C包括將薄層多晶硅濺射在電子束膠表面及其窗口區(qū)域， 通過剝離(lift-0ff)工藝將電子束膠表面的薄層多晶硅薄膜去除，留下窗
口區(qū)與硅納米電導(dǎo)細(xì)線5對(duì)準(zhǔn)的硅納米晶庫侖島6。
所述步驟D包括覆蓋光刻膠，在歐姆電導(dǎo)臺(tái)階上用光刻套刻出金屬
電極窗口，用電子束蒸發(fā)淀積金屬Ti/Al，去光刻膠后，形成金屬-半導(dǎo)體 的第一源極金屬電極7、第一漏極金屬電極8、金屬側(cè)柵電極18、第二源 極金屬電極19和第二漏極金屬電極20，然后在450 C。至550C。下高溫退 火，形成金屬電極與硅電導(dǎo)臺(tái)階的歐姆接觸。
所述步驟E包括覆蓋電子束膠，在輸運(yùn)存儲(chǔ)電荷的硅納米電導(dǎo)細(xì)線 5上，利用電子束光刻套刻出納米圍柵電極窗口，利用電子束蒸發(fā)設(shè)備淀 積金屬Ni，去掉電子束膠，形成第一圍柵納米電極9、第二圍柵納米電極 lO和第三圍柵納米電極ll。
所述步驟F包括利用等離子增強(qiáng)化學(xué)汽相淀積(PECVD)設(shè)備在硅 納米電導(dǎo)細(xì)線5、硅納米晶庫侖島6、硅量子線14、第一圍柵納米電極9、 第二圍柵納米電極10和第三圍柵納米電極11上淀積形成絕緣介質(zhì)Si02 層12。
所述步驟G包括覆蓋光刻膠，在絕緣介質(zhì)層12上用光刻套刻出浮 柵金屬電極窗口，用電子束蒸發(fā)淀積金屬Al,去光刻膠后，形成表面金屬
浮柵13。
所述步驟H包括覆蓋光刻膠，在絕緣介質(zhì)層12上用光刻套刻出第一源極金屬電極7、第一漏極金屬電極8、第一圍柵納米電極9、第二圍柵 納米電極IO、第三圍柵納米電極U、金屬側(cè)柵電極18、第二源極金屬電 極19和第二漏極金屬電極20的引線窗口 ，用緩沖氫氟酸HF化學(xué)腐蝕出 Si02層電極引線連接窗口，去掉光刻膠，連接金屬引線。
(三)有益效果
從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果
1、 利用本發(fā)明，通過單電子記憶存儲(chǔ)器及其電荷計(jì)數(shù)探測(cè)系統(tǒng)實(shí)現(xiàn) 海量信息存儲(chǔ)，將具有巨大的市場(chǎng)需求量和社會(huì)進(jìn)步意義。單電子記憶存 儲(chǔ)器及其電荷計(jì)數(shù)探測(cè)系統(tǒng)依賴其低功率、高密度集成、超快的響應(yīng)速度 等優(yōu)點(diǎn)，將在未來海量存儲(chǔ)領(lǐng)域發(fā)揮重要的不可替代的作用。
2、 利用本發(fā)明，硅納米晶體存儲(chǔ)器是目前一種先進(jìn)的納米薄膜存儲(chǔ) 技術(shù)，這種納米級(jí)的非易失性存儲(chǔ)器將大大降低海量存儲(chǔ)器的材料成木， 因此單電子記憶存儲(chǔ)器可成為目前非易失性存儲(chǔ)器的未來替代品。
3、 利用本發(fā)明，單電子存儲(chǔ)器件在宇宙空間的低溫環(huán)境中，具有更 加優(yōu)異的性能，低溫對(duì)庫侖電荷能提供了更好的信號(hào)背景，這不同于依賴 于熱電子進(jìn)行信息存儲(chǔ)的浮柵存儲(chǔ)器。在SOI材料上的單電子存儲(chǔ)器件通 過加固?hào)叛趸瘜雍蛨?chǎng)氧化層，對(duì)輻照產(chǎn)生的載流子影響進(jìn)行了加固。單電子存儲(chǔ)器及其電荷計(jì)數(shù)探測(cè)系統(tǒng)在未來空間飛行器上具有極其廣闊的應(yīng) 用前景。


圖1為現(xiàn)有技術(shù)中具有浮柵結(jié)構(gòu)的單電子存儲(chǔ)器的結(jié)構(gòu)示意圖2為現(xiàn)有技術(shù)中以粒狀薄膜作為隧穿結(jié)的單電子存儲(chǔ)器結(jié)構(gòu)示意
圖3為現(xiàn)有技術(shù)中準(zhǔn)一維量子點(diǎn)陣列的單電子存儲(chǔ)器的結(jié)構(gòu)示意圖4為本發(fā)明提供的用于電荷存儲(chǔ)的硅納米晶庫侖島及其導(dǎo)電通道的 橫截面示意圖5為本發(fā)明提供的側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器的平面結(jié)構(gòu)示 意圖6為本發(fā)明提供的制作具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的方法 流程圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí) 施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
如圖4和圖5所示，圖4為本發(fā)明提供的用于電荷存儲(chǔ)的硅納米晶庫 侖島及其導(dǎo)電通道的橫截面示意圖，圖5為本發(fā)明提供的側(cè)柵結(jié)構(gòu)的硅基 單電子記憶存儲(chǔ)器的平面結(jié)構(gòu)示意圖。該硅基單電子記憶存儲(chǔ)器包括絕 緣體上硅(SOI)襯底，該SOI襯底自上而下由頂層硅、氧化硅絕緣層和硅襯底構(gòu)成；在所述SOI襯底上由頂層硅制作的硅納米電導(dǎo)細(xì)線5和硅量 子線14，所述硅納米電導(dǎo)細(xì)線5與硅量子線14相互平行，硅量子線14 用于探測(cè)硅納米晶庫侖島6中的存儲(chǔ)電荷，存儲(chǔ)電荷通過硅納來電導(dǎo)細(xì)線 5進(jìn)入硅納米晶庫侖島6;位于硅納米電導(dǎo)細(xì)線5中間位置且與硅納米電 導(dǎo)細(xì)線5連接的用于存儲(chǔ)電荷的硅納米晶庫侖島6;位于硅納米電導(dǎo)細(xì)線 5兩端且與硅納米電導(dǎo)細(xì)線5連接的第一歐姆接觸電導(dǎo)臺(tái)階3和第二歐姆 接觸電導(dǎo)臺(tái)階4;位于第一歐姆接觸電導(dǎo)臺(tái)階3上的第一源極金屬電極7 和位于第二歐姆接觸電導(dǎo)臺(tái)階4上的第一漏極金屬電極8;位于硅納米晶 庫侖島6兩側(cè)硅納米電導(dǎo)細(xì)線5上的第一圍柵納米電極9、第二圍柵納米 電極IO和第三圍柵納米電極11，所述第一圍柵納米電極9和第二圍柵納 米電極IO位于硅納米晶庫侖島6的同一側(cè)，所述第三圍柵納米電極11位 于硅納米晶庫侖島6的另一側(cè)；位于硅量子線14相對(duì)于硅納米電導(dǎo)細(xì)線5 另 一側(cè)且與硅量子線14連接的第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸 電導(dǎo)臺(tái)階16;位于第三歐姆接觸電導(dǎo)臺(tái)階15上的第二源極金屬電極19 和位于第四歐姆接觸電導(dǎo)臺(tái)階16上的第二漏極金屬電極20;位于硅量子 線14相對(duì)于第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電導(dǎo)臺(tái)階16同側(cè) 且在第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電導(dǎo)臺(tái)階16之間的第五歐 姆接觸電導(dǎo)臺(tái)階17;位于第五歐姆接觸電導(dǎo)臺(tái)階17上的金屬側(cè)柵電極18; 覆蓋在硅納米電導(dǎo)細(xì)線5、硅納米晶庫侖島6、硅量子線14、第一圍柵納 米電極9、第二圍柵納米電極10和第三圍柵納米電極11上的絕緣介質(zhì)層 12;覆蓋在絕緣介質(zhì)層12上的表面金屬浮柵13。
所述硅納米晶庫侖島6所用材料為超薄多晶硅膜，用于實(shí)現(xiàn)室溫條件
下對(duì)電荷的強(qiáng)烈的量子限制效應(yīng)，每個(gè)電荷的存儲(chǔ)過程都依賴于量子庫侖 阻塞效應(yīng)。超薄的多晶硅薄膜，預(yù)期有強(qiáng)烈的量子制約效應(yīng)。多晶硅薄膜
厚度的變化，能量變化大到300meV,它比室溫下熱能26meV大很多，因此 平行于多晶硅薄膜的電子傳送強(qiáng)烈受到由這個(gè)量子制約效應(yīng)產(chǎn)生的隨機(jī) 電位的影響。如果將多晶硅薄膜制作為存儲(chǔ)電荷的納米結(jié)構(gòu)，那么多晶硅 納米結(jié)構(gòu)形成的二維隧穿結(jié)陣列將不受背景電荷影響。背景電荷來自于位 置接近量子點(diǎn)的雜質(zhì)，以及其他量子點(diǎn)的可引入電荷的電容。顆粒狀薄膜 的量子點(diǎn)陣列上量子點(diǎn)數(shù)量的增多，有助于減小了串聯(lián)總電容，提高了電 荷的庫侖互作用能，從而克服了受環(huán)境熱噪聲干擾的背景電荷的影響
所述存儲(chǔ)電荷的勢(shì)場(chǎng)通過電容耦合作用于通過鄰近的硅量子線14的 信號(hào)電流，使硅量子線14獲得單個(gè)電荷的存儲(chǔ)信息。所述的硅量子線14 用于探測(cè)存儲(chǔ)電荷，存儲(chǔ)電荷硅納米晶庫侖島6的勢(shì)場(chǎng)通過電容耦合作用 于通過鄰近硅量子線14的信號(hào)電流，從而獲得單個(gè)電荷的存儲(chǔ)信息。通 過硅量子線14的信號(hào)電流，是通過金屬側(cè)柵電極18和表面金屬浮柵13 來控制的。量子線電導(dǎo)電流-電壓曲線是非線性量子調(diào)制的，為了使電導(dǎo)導(dǎo) 通，需要一個(gè)限定的柵閾值電壓。對(duì)于單電荷寫入與擦除狀態(tài)下，單電子 記憶存儲(chǔ)器的金屬側(cè)柵電極18的閾值電壓將具有電學(xué)回滯特性，反映了 納米晶庫侖島6的電荷存儲(chǔ)與釋放的性能。結(jié)果，與電荷量子化特性結(jié)合， 在一定柵壓范圍內(nèi)，系統(tǒng)可以穩(wěn)定在兩個(gè)或多個(gè)電荷量態(tài)，因而，單電子 存儲(chǔ)器實(shí)現(xiàn)雙穩(wěn)態(tài)或多穩(wěn)態(tài)工作是可能的。
所述第一歐姆接觸電導(dǎo)臺(tái)階3、第二歐姆接觸電導(dǎo)臺(tái)階4、第三歐姆 接觸電導(dǎo)臺(tái)階15、第四歐姆接觸電導(dǎo)臺(tái)階16和第五歐姆接觸電導(dǎo)臺(tái)階17由所述SOI襯底的頂層硅制作而成。
所述第一源極金屬電極7和第一漏極金屬電極8分別淀積在第一歐姆
接觸電導(dǎo)臺(tái)階3和第二歐姆接觸電導(dǎo)臺(tái)階4上，并經(jīng)過退火實(shí)現(xiàn)歐姆接觸；
所述金屬側(cè)柵電極18淀積在第五歐姆接觸電導(dǎo)臺(tái)階17上，并經(jīng)過退火實(shí) 現(xiàn)歐姆接觸；所述第二源極金屬電極19和第二漏極金屬電極20分別淀積 在第三歐姆接觸電導(dǎo)臺(tái)階15和第四歐姆接觸電導(dǎo)臺(tái)階16上，并經(jīng)過退火 實(shí)現(xiàn)歐姆接觸。
所述第一圍柵納米電極9和第二圍柵納米電極10用于控制單個(gè)電荷 進(jìn)入硅納米晶庫侖島6，實(shí)現(xiàn)單電荷的可控存儲(chǔ)；所述第三圍柵納米電極 11用于硅納米晶庫侖島6上存儲(chǔ)電荷的擦除。
電荷的存儲(chǔ)和擦除僅依賴于加在硅納米晶庫侖島6兩端的充放電偏壓 和浮柵13的電壓。在量子點(diǎn)陣列結(jié)構(gòu)中，強(qiáng)的庫侖排斥力使得已傳送存 儲(chǔ)的電電荷阻礙了其它電子的傳輸，庫侖能量變得可與環(huán)境熱浮動(dòng)能量相 比擬。寫入和讀出少量電子的操作，就是通過閾值柵壓改變e/Cg (Cg是 存儲(chǔ)節(jié)點(diǎn)的總電容)來克服庫侖能對(duì)單電子的俘獲和流出限制。硅納米晶 庫侖島6形成具有納米隧穿結(jié)的二維陣列，串聯(lián)的隧穿結(jié)電容減小，電荷 庫侖能將被提高，從而提高了工作溫度。多隧穿結(jié)單電子的存儲(chǔ)和釋放， 必須使結(jié)陣列兩端的電勢(shì)差變化大于一個(gè)電荷庫侖能隙。當(dāng)在偏置高于庫 侖能隙時(shí)，中間組態(tài)能量低于近鄰的初態(tài)，發(fā)生順序隧穿效應(yīng)。順序隧穿 的發(fā)生將抑制共隧穿，即抑制在庫侖阻塞區(qū)電子依賴庫侖島激發(fā)態(tài)能級(jí)發(fā) 生的非彈性隧穿。因此，多隧穿結(jié)可以有效地抑制共隧穿效應(yīng)產(chǎn)生的漏電 流，從而可以控制少量電荷的存儲(chǔ)與釋放。電荷從電流通道傳輸?shù)焦铝Ⅻc(diǎn)中的一個(gè)點(diǎn)上并陷入，這個(gè)陷入造成側(cè)柵電勢(shì)的量子跳躍。通過硅量子線
14的信號(hào)電流，是通過硅納米晶庫侖島6兩端偏壓和/或金屬側(cè)柵電極18 和/或表面金屬浮柵13來控制的。
所述的在與納米晶庫侖島6相連接的硅納米電導(dǎo)細(xì)線5上，制作兩個(gè) 相鄰第一圍柵納米電極9和第二圍柵納米電極10，用于控制單電子的進(jìn) 入，實(shí)現(xiàn)單電荷的可控存儲(chǔ)。在與納米晶庫侖島6相聯(lián)接的硅納米電導(dǎo)細(xì) 線5的另一側(cè)上，制作一個(gè)的第三圍柵納米電極ll，用于硅納米晶存儲(chǔ)島 上存儲(chǔ)電荷的擦除。相鄰的第一圍柵納米電極9和第二圍柵納米電極10 之間的區(qū)域作為單電子的結(jié)點(diǎn)存儲(chǔ)島，在第一圍柵納米電極9和第二圍柵 納米電極10上加以頻率f變化的柵壓，這種旋轉(zhuǎn)(turnstile)的控制門產(chǎn) 生階梯狀的電流ef，猶如電壓每旋轉(zhuǎn)一周就轉(zhuǎn)出一個(gè)電子一般，表現(xiàn)出單 電子的輸運(yùn)狀態(tài)。由于庫侖島的電容極小，電容的充放電時(shí)間極短，器件 的開關(guān)速度極快。這樣進(jìn)入硅納米晶側(cè)柵納米通道的電子可以被第一闈柵 納米電極9、第二圍柵納米電極10和第三圍柵納米電極11有效地人工控 制，在旋轉(zhuǎn)門上的頻率變化作為電子存儲(chǔ)的輸入信號(hào)，鄰近的硅量子線14 的電流變化作為輸出信號(hào)被檢測(cè)到。單電子記憶存儲(chǔ)器的信息存儲(chǔ)位改變 它的值超過預(yù)定時(shí)間，所產(chǎn)生的延遲過程會(huì)造成一個(gè)誤差。量子點(diǎn)會(huì)由于 熱激發(fā)或共隧穿而自發(fā)地放電。即便是正確的值加到單元上，寫周期也會(huì) 產(chǎn)生錯(cuò)誤的數(shù)值，或一個(gè)讀周期也許會(huì)失效。對(duì)納米晶庫侖島6儲(chǔ)位信息 刷新的過程可以通過第一圍柵納米電極9、第二圍柵納米電極IO和第三圍 柵納米電極11旋轉(zhuǎn)門進(jìn)行電子計(jì)數(shù)檢測(cè)，由此可以判斷寫入刷新的誤碼率。
基于上述圖4和圖5提供的側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器的結(jié)構(gòu) 示意圖，圖6示出了本發(fā)明提供的制作具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ) 器的方法流程圖，該方法包括以下步驟
步驟601:在SOI襯底的氧化硅絕緣層上制作出硅納米電導(dǎo)細(xì)線5、
硅量子線14、第一歐姆接觸電導(dǎo)臺(tái)階3、第二歐姆接觸電導(dǎo)臺(tái)階4、第二 歐姆接觸電導(dǎo)臺(tái)階15、第四歐姆接觸電導(dǎo)臺(tái)階16和第五歐姆接觸電導(dǎo)臺(tái)
階17;
步驟602:利用掩膜介質(zhì)套刻出與硅納米電導(dǎo)細(xì)線5相連接的庫侖島 窗口，露出SOI襯底的氧化硅絕緣層；
步驟603:濺射薄層多晶硅，化學(xué)腐蝕掉掩膜介質(zhì)，在所述庫侖島窗 口區(qū)形成硅納米晶庫侖島6;
步驟604:淀積形成第一源極金屬電極7、第一漏極金屬電極8、金屬 側(cè)柵電極18、第二源極金屬電極19和第二漏極金屬電極20，并退火實(shí)現(xiàn) 歐姆接觸；
步驟605:淀積形成第一圍柵納米電極9、第二圍柵納米電極10和第
三圍柵納米電極11;
步驟606:在硅納米電導(dǎo)細(xì)線5、硅納米晶庫侖島6、硅量子線14、 第一圍柵納米電極9、第二圍柵納米電極10和第三圍柵納米電極11上淀 積形成絕緣介質(zhì)層12;
步驟607:在絕緣介質(zhì)層12上淀積形成表面金屬浮柵13;
步驟608:制作電極引線窗口。
實(shí)施例
基于圖6示出的制作具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的方法流程 圖，以下結(jié)合具體的實(shí)施例對(duì)本發(fā)明制作具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存 儲(chǔ)器的方法進(jìn)一步詳細(xì)說明。
本發(fā)明提供的一種側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器的工藝實(shí)施方 法，具體包括如下步驟
(1) 在SOI硅薄膜上制作出納米線電導(dǎo)結(jié)構(gòu)； 根據(jù)圖4和圖5所述的結(jié)構(gòu)設(shè)計(jì)的版圖，利用光刻和電子束曝光技術(shù)在覆蓋電子束膠的SOI片上制作硅納米線電導(dǎo)結(jié)構(gòu)圖形；再利用感應(yīng)耦合等離子體(ICP)刻蝕技術(shù)制作出硅納米電導(dǎo)細(xì)線5、硅量子線14、第一 歐姆接觸電導(dǎo)臺(tái)階3、第二歐姆接觸電導(dǎo)臺(tái)階4、第三歐姆接觸電導(dǎo)臺(tái)階 15、第四歐姆接觸電導(dǎo)臺(tái)階16和第五歐姆接觸電導(dǎo)臺(tái)階17。然后再通過 熱氧化，形成氧化絕緣層限制的納米線導(dǎo)電通道。
(2) 覆蓋掩膜介質(zhì)；
甩150nm厚的電子束膠聚甲基丙烯酸甲酉旨(PolyMethyl MethAcrylate， PMMA)作為硅納米晶生長(zhǎng)的掩膜介質(zhì)。
(3) 套刻出硅納米晶庫侖島窗口；
電子束膠作為濺射硅納米晶的掩膜介質(zhì)，利用電子束曝光技術(shù)在電子 束膠上套刻出用于濺射硅納米晶庫侖島6的庫侖島窗口區(qū)域，使之與硅納 米電導(dǎo)細(xì)線5對(duì)準(zhǔn)，使得硅納米晶濺射在窗口區(qū)域的氧化硅表面。
(4) 將薄層多晶硅濺射在電子束膠表面及其窗口區(qū)域，厚度為50nm，并通過剝離(lift-off)工藝將電子束膠表面的薄層多晶硅薄膜去除，留下窗口區(qū)與硅納米電導(dǎo)細(xì)線5對(duì)準(zhǔn)的硅納米晶庫侖島6
(5) 去掉覆蓋的掩膜介質(zhì)利用丙酮去除PMMA掩膜及其上面的硅納米晶薄層。
(6) 在氧化硅表面的硅納米晶庫侖島6與硅納米電導(dǎo)細(xì)線5相連， 高溫退火為實(shí)現(xiàn)硅納米晶與硅納米線較好的電學(xué)接觸。
(7) 制作歐姆接觸金屬電極
覆蓋光刻膠，在歐姆電導(dǎo)臺(tái)階上用光刻套刻出金屬電極窗口，用電子 束蒸發(fā)淀積金屬Ti/Al，去光刻膠后，在450C。至550C。下高溫退火形成金 屬-半導(dǎo)體的第一源極金屬電極7、第一漏極金屬電極8、金屬側(cè)柵電極18、 第二源極金屬電極19和第二漏極金屬電極20。
(8) 制作控制圍柵金屬電極
覆蓋電子束膠，在輸運(yùn)存儲(chǔ)電荷的硅納米電導(dǎo)細(xì)線5上，利用電子束 光刻套刻出納米圍柵電極窗口，利用電子束蒸發(fā)設(shè)備淀積金屬Ni，去掉電 子束膠，形成第一圍柵納米電極9、第二圍柵納米電極IO和第三圍柵納米 電極11。
(9) 覆蓋絕緣介質(zhì)層
利用等離子增強(qiáng)化學(xué)汽相淀積(PECVD)設(shè)備在硅納米電導(dǎo)細(xì)線5、 硅納米晶庫侖島6、硅量子線14、第一圍柵納米電極9、第二圍柵納米電 極10和第三圍柵納米電極11上淀積形成絕緣介質(zhì)Si02層12。
(10) 淀積浮柵金屬電極
覆蓋光刻膠，在絕緣介質(zhì)層12上用光刻套刻出浮柵金屬電極窗口， 用電子束蒸發(fā)淀積金屬Al，去光刻膠后，形成表面金屬浮柵13。(11)制作電極引線窗口
覆蓋光刻膠，在絕緣介質(zhì)層12上用光刻套刻出第一源極金屬電極7、 第一漏極金屬電極8、第一圍柵納米電極9、第二圍柵納米電極IO、第三 圍柵納米電極ll、金屬側(cè)柵電極18、第二源極金屬電極19和第二漏極金 屬電極20的引線窗口，用緩沖氫氟酸HF化學(xué)腐蝕出Si02層電極引線連 接窗口，去掉光刻膠，連接金屬引線。
以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行 了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而 已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器，其特征在于，該硅基單電子記憶存儲(chǔ)器包括絕緣體上硅SOI襯底；在所述SOI襯底上由頂層硅制作的硅納米電導(dǎo)細(xì)線(5)和硅量子線(14)，所述硅納米電導(dǎo)細(xì)線(5)與硅量子線(14)相互平行，硅量子線(14)用于探測(cè)硅納米晶庫侖島(6)中的存儲(chǔ)電荷，存儲(chǔ)電荷通過硅納米電導(dǎo)細(xì)線(5)進(jìn)入硅納米晶庫侖島(6)；位于硅納米電導(dǎo)細(xì)線(5)中間位置且與硅納米電導(dǎo)細(xì)線(5)連接的用于存儲(chǔ)電荷的硅納米晶庫侖島(6)；位于硅納米電導(dǎo)細(xì)線(5)兩端且與硅納米電導(dǎo)細(xì)線(5)連接的第一歐姆接觸電導(dǎo)臺(tái)階(3)和第二歐姆接觸電導(dǎo)臺(tái)階(4)；位于第一歐姆接觸電導(dǎo)臺(tái)階(3)上的第一源極金屬電極(7)和位于第二歐姆接觸電導(dǎo)臺(tái)階(4)上的第一漏極金屬電極(8)；位于硅納米晶庫侖島(6)兩側(cè)硅納米電導(dǎo)細(xì)線(5)上的第一圍柵納米電極(9)、第二圍柵納米電極(10)和第三圍柵納米電極(11)，所述第一圍柵納米電極(9)和第二圍柵納米電極(10)位于硅納米晶庫侖島(6)的同一側(cè)，所述第三圍柵納米電極(11)位于硅納米晶庫侖島(6)的另一側(cè)；位于硅量子線(14)相對(duì)于硅納米電導(dǎo)細(xì)線(5)另一側(cè)且與硅量子線(14)連接的第三歐姆接觸電導(dǎo)臺(tái)階(15)和第四歐姆接觸電導(dǎo)臺(tái)階(16)；位于第三歐姆接觸電導(dǎo)臺(tái)階(15)上的第二源極金屬電極(19)和位于第四歐姆接觸電導(dǎo)臺(tái)階(16)上的第二漏極金屬電極(20)；位于硅量子線(14)相對(duì)于第三歐姆接觸電導(dǎo)臺(tái)階(1 5)和第四歐姆接觸電導(dǎo)臺(tái)階(16)同側(cè)且在第三歐姆接觸電導(dǎo)臺(tái)階(15)和第四歐姆接觸電導(dǎo)臺(tái)階(16)之間的第五歐姆接觸電導(dǎo)臺(tái)階(17)；位于第五歐姆接觸電導(dǎo)臺(tái)階(17)上的金屬側(cè)柵電極(18)；覆蓋在硅納米電導(dǎo)細(xì)線(5)、硅納米晶庫侖島(6)、硅量子線(14)、第一圍柵納米電極(9)、第二圍柵納米電極(10)和第三圍柵納米電極(11)上的絕緣介質(zhì)層(12)；覆蓋在絕緣介質(zhì)層(12)上的表面金屬浮柵(13)。
2、 根據(jù)權(quán)利要求1所述的具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器， 其特征在于，所述硅納米晶庫侖島(6)所用材料為超薄多晶硅膜，用于實(shí)現(xiàn)室溫條件下對(duì)電荷的強(qiáng)烈的量子限制效應(yīng)，每個(gè)電荷的存儲(chǔ)過程都依賴于量子庫侖阻塞效應(yīng)。
3、 根據(jù)權(quán)利要求1所述的具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器， 其特征在于，所述存儲(chǔ)電荷的勢(shì)場(chǎng)通過電容耦合作用于通過鄰近的硅量子線(14)的信號(hào)電流，使硅量子線(14)獲得單個(gè)電荷的存儲(chǔ)信息。
4、 根據(jù)權(quán)利要求3所述的具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器， 其特征在于，所述信號(hào)電流通過金屬側(cè)柵電極(18)和/或表面金屬浮柵(13)控制。
5、 根據(jù)權(quán)利要求1所述的具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器， 其特征在于，所述第一歐姆接觸電導(dǎo)臺(tái)階(3)、第二歐姆接觸電導(dǎo)臺(tái)階(4)、第三歐姆接觸電導(dǎo)臺(tái)階(15)、第四歐姆接觸電導(dǎo)臺(tái)階(16)和第五歐姆 接觸電導(dǎo)臺(tái)階(17)由所述SOI襯底的頂層硅制作而成。
6、 根據(jù)權(quán)利要求1所述的具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器， 其特征在于，所述第一源極金屬電極(7)和第一漏極金屬電極(8)分別 淀積在第一歐姆接觸電導(dǎo)臺(tái)階(3)和第二歐姆接觸電導(dǎo)臺(tái)階(4)上，并 經(jīng)過退火實(shí)現(xiàn)歐姆接觸；所述金屬側(cè)柵電極(18)淀積在第五歐姆接觸電導(dǎo)臺(tái)階(17)上，并 經(jīng)過退火實(shí)現(xiàn)歐姆接觸；所述第二源極金屬電極(19)和第二漏極金屬電極(20)分別淀積在 第三歐姆接觸電導(dǎo)臺(tái)階(15)和第四歐姆接觸電導(dǎo)臺(tái)階(16)上，并經(jīng)過 退火實(shí)現(xiàn)歐姆接觸。
7、 根據(jù)權(quán)利要求1所述的具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器， 其特征在于，所述第一圍柵納米電極(9)和第二圍柵納米電極(10)用于控制單 個(gè)電荷進(jìn)入硅納米晶庫侖島(6)，實(shí)現(xiàn)單電荷的可控存儲(chǔ)；所述第三圍柵納米電極(11)用于硅納米晶庫侖島(6)上存儲(chǔ)電荷 的擦除。
8、 一種具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法，其特征在于，該方法包括A、在SOI襯底的氧化硅絕緣層上制作出硅納米電導(dǎo)細(xì)線(5)、硅量 子線(14)、第一歐姆接觸電導(dǎo)臺(tái)階(3)、第二歐姆接觸電導(dǎo)臺(tái)階(4)、 第三歐姆接觸電導(dǎo)臺(tái)階(15)、第四歐姆接觸電導(dǎo)臺(tái)階(16)和第五歐姆接觸電導(dǎo)臺(tái)階(17);B、 利用掩膜介質(zhì)套刻出與硅納米電導(dǎo)細(xì)線(5)相連接的庫侖島窗口， 露出SOI襯底的氧化硅絕緣層；C、 濺射薄層多晶硅，化學(xué)腐蝕掉掩膜介質(zhì)，在所述庫侖島窗口區(qū)形 成硅納米晶庫侖島(6);D、 淀積形成第一源極金屬電極(7)、第一漏極金屬電極(8)、金屬 側(cè)柵電極(18)、第二源極金屬電極(19)和第二漏極金屬電極(20)，并 退火實(shí)現(xiàn)歐姆接觸；E、 淀積形成第一圍柵納米電極(9)、第二圍柵納米電極(10)和第 三圍柵納米電極(11);F、 在硅納米電導(dǎo)細(xì)線(5)、硅納米晶庫侖島(6)、硅量子線(14)、 第一圍柵納米電極(9)、第二圍柵納米電極(10)和第三圍柵納米電極(11) 上淀積形成絕緣介質(zhì)層(12);G、 在絕緣介質(zhì)層(12)上淀積形成表面金屬浮柵(13);H、 制作電極引線窗口。
9、根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法，其特征在于，所述步驟A包括設(shè)計(jì)版圖，利用光刻和電子束曝光技術(shù)在覆蓋電子束膠的SOI襯底上制作硅納米線電導(dǎo)結(jié)構(gòu)圖形；利用感應(yīng)耦合等離子體ICP刻蝕技術(shù)在SOI襯底的頂層硅上制作出硅納米電導(dǎo)細(xì)線(5)、硅量子線(14)、第一歐姆接觸電導(dǎo)臺(tái)階(3)、第二歐姆接觸電導(dǎo)臺(tái)階(4)、第三歐姆接觸電導(dǎo)臺(tái)階(15)、第四歐姆接觸電導(dǎo)臺(tái)階(16)和第五歐姆接觸電導(dǎo)臺(tái)階(17)，然后再通過熱氧化，形成氧化絕緣層限制的納米線導(dǎo)電通道。
10、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法，其特征在于，所述步驟B包括電子束膠作為濺射硅納米晶的掩膜介質(zhì)，利用電子束曝光技術(shù)在電子 束膠上套刻出用于濺射硅納米晶庫侖島(6)的庫侖島窗口區(qū)域，使之與硅納米電導(dǎo)細(xì)線(5)對(duì)準(zhǔn)。
11、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法，其特征在于，所述步驟C包括將薄層多晶硅濺射在電子束膠表面及其窗口區(qū)域，通過剝離lift-off工藝將電子束膠表面的薄層多晶硅薄膜去除，留下窗口區(qū)與硅納米電導(dǎo)細(xì)線(5)對(duì)準(zhǔn)的硅納米晶庫侖島(6)。
12、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法，其特征在于，所述步驟D包括覆蓋光刻膠，在歐姆電導(dǎo)臺(tái)階上用光刻套刻出金屬電極窗口，用電子束蒸發(fā)淀積金屬Ti/Al，去光刻膠后，形成金屬-半導(dǎo)體的第一源極金屬電 極(7)、第一漏極金屬電極(8)、金屬側(cè)柵電極(18)、第二源極金屬電 極(19)和第二漏極金屬電極(20)，然后在450C。至550C。下高溫退火， 形成金屬電極與硅電導(dǎo)臺(tái)階的歐姆接觸。
13、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法，其特征在于，所述步驟E包括覆蓋電子束膠，在輸運(yùn)存儲(chǔ)電荷的硅納米電導(dǎo)細(xì)線(5)上，利用電子束光刻套刻出納米圍柵電極窗口，利用電子束蒸發(fā)設(shè)備淀積金屬Ni，去掉電子束膠，形成第一圍柵納米電極(9)、第二圍柵納米電極(10)和第 三圍柵納米電極(11)。
14、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制 作方法，其特征在于，所述步驟F包括利用等離子增強(qiáng)化學(xué)汽相淀積PECVD設(shè)備在硅納米電導(dǎo)細(xì)線(5)、 硅納米晶庫侖島(6)、硅量子線(14)、第一圍柵納米電極(9)、第二圍 柵納米電極(10)和第三圍柵納米電極(11)上淀積形成絕緣介質(zhì)Si02 層(12)。
15、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制 作方法，其特征在于，所述步驟G包括覆蓋光刻膠，在絕緣介質(zhì)層(12)上用光刻套刻出浮柵金屬電極窗口， 用電子束蒸發(fā)淀積金屬Al，去光刻膠后，形成表面金屬浮柵(13)。
16、 根據(jù)權(quán)利要求8所述的具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制 作方法，其特征在于，所述步驟H包括覆蓋光刻膠，在絕緣介質(zhì)層(12)上用光刻套刻出第一源極金屬電極 (7)、第一漏極金屬電極(8)、第一圍柵納米電極(9)、第二圍柵納米電 極(10)、第三圍柵納米電極(11)、金屬側(cè)柵電極(18)、第二源極金屬 電極(19)和第二漏極金屬電極(20)的引線窗口，用緩沖氫氟酸HF化 學(xué)腐蝕出Si02層電極引線連接窗口，去掉光刻膠，連接金屬引線。
全文摘要
本發(fā)明公開了一種具有側(cè)柵結(jié)構(gòu)的硅基單電子記憶存儲(chǔ)器，包括在SOI襯底的頂層硅上，制備了一個(gè)用于存儲(chǔ)電荷的硅納米晶庫侖島，以及一個(gè)用于探測(cè)存儲(chǔ)電荷的硅量子線電導(dǎo)。硅納米晶庫侖島與硅量子線電導(dǎo)相鄰，共同由覆蓋在表面的浮柵控制電流。硅量子線電導(dǎo)的電流還可以由側(cè)柵單獨(dú)控制。電荷通過硅納米線通道進(jìn)入硅納米晶庫侖島上。在硅納米線通道上制作兩個(gè)控制單個(gè)電荷進(jìn)入的相鄰納米金屬圍柵和一個(gè)用于存儲(chǔ)電荷擦除的納米金屬圍柵。本發(fā)明同時(shí)公開了一種具有側(cè)柵結(jié)構(gòu)硅基單電子記憶存儲(chǔ)器的制作方法。利用本發(fā)明，使得每個(gè)電子的存儲(chǔ)過程都依賴于量子庫侖阻塞效應(yīng)，并且存儲(chǔ)電荷勢(shì)場(chǎng)通過電容耦合作用于信號(hào)電流，從而探測(cè)到單電荷的存儲(chǔ)信息。
文檔編號(hào)H01L27/12GK101174637SQ200610114189
公開日2008年5月7日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2006年11月1日
發(fā)明者吳南健, 香 楊, 韓偉華 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所