專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體器件，更具體地，涉及一種具有SOI結(jié)構(gòu)并包括機(jī)械地進(jìn)行驅(qū)動(dòng)的微型(minute)驅(qū)動(dòng)部分的半導(dǎo)體器件。
背景技術(shù)：
作為采用SOI基板的半導(dǎo)體器件，日本專利公報(bào)No.07-3337中公開了一種用于檢測對象的旋轉(zhuǎn)角速度的角速度傳感器。另外，日本專利申請公報(bào)No.2003-15064中公開了一種用作光開關(guān)的微鏡器件。上述半導(dǎo)體器件具有雙萬向節(jié)(gimbal)部分。例如，在該角速度傳感器中，通過使一個(gè)萬向節(jié)部分振動(dòng)以檢測另一個(gè)來檢測角速度。在該微鏡器件中，通過繞x軸驅(qū)動(dòng)一個(gè)萬向節(jié)部分而繞y軸驅(qū)動(dòng)另一個(gè)來驅(qū)動(dòng)鏡部分。這樣，在上述半導(dǎo)體器件中的每一個(gè)中，都提供了對萬向節(jié)部分進(jìn)行機(jī)械驅(qū)動(dòng)的驅(qū)動(dòng)部分。
下面將參照圖1A至圖2B，對采用常規(guī)SOI基板的半導(dǎo)體器件進(jìn)行說明。圖1A是常規(guī)示例1的半導(dǎo)體器件的剖視圖。SOI結(jié)構(gòu)的芯片通過接合材料24被小片接合(die bond)到堆疊封裝30上。該芯片具有SOI結(jié)構(gòu)，其中堆疊有基底半導(dǎo)體層10、絕緣層12和上半導(dǎo)體層14。上半導(dǎo)體層14上形成有電極18，并且電極18通過引線22連接至堆疊封裝30的焊盤32。另外，絕緣層12中設(shè)置有連接孔16，并且連接孔16中設(shè)置有金屬，所以基底半導(dǎo)體層10連接至上半導(dǎo)體層14并進(jìn)一步連接到電極18。如上所述，在該常規(guī)示例1中，芯片被小片接合到堆疊封裝30上，并且上半導(dǎo)體層14上的電極18引線接合到堆疊封裝30，所以上半導(dǎo)體層14和基底半導(dǎo)體層10電連接至堆疊封裝30。
圖1B是常規(guī)示例2的半導(dǎo)體器件的剖視圖。這是下述的示例，在該示例中，基底半導(dǎo)體層10沒有電連接。除了沒有設(shè)置連接孔16以外，采用了與圖1A相同的組件和結(jié)構(gòu)。在常規(guī)示例2中，芯片被小片接合到堆疊封裝30上，并且上半導(dǎo)體層14上的電極18被引線接合到堆疊封裝30上，所以上半導(dǎo)體層14電連接到外部。
圖1C是常規(guī)示例3的半導(dǎo)體器件的剖視圖。在基底半導(dǎo)體層10的背面上設(shè)置有電極20，電極20上設(shè)置有凸點(diǎn)26，芯片安裝在堆疊封裝30上。另外，絕緣層12中設(shè)置有連接孔16，并且連接孔16中設(shè)置有金屬，所以上半導(dǎo)體層14和基底半導(dǎo)體層10電連接到堆疊封裝30。
圖2A是常規(guī)示例4的半導(dǎo)體器件的剖視圖。在基底半導(dǎo)體層10的背面上設(shè)置有電極20，通過凸點(diǎn)26將芯片安裝在堆疊封裝30上。另外，上半導(dǎo)體層14上設(shè)置有電極18，所以電極18和焊盤32通過引線22連接。通過在連接孔16中設(shè)置金屬來連接上半導(dǎo)體層14和基底半導(dǎo)體層10。在常規(guī)示例4中，上半導(dǎo)體層14和基底半導(dǎo)體層10通過凸點(diǎn)26和引線22電連接到堆疊封裝30。
圖2B是常規(guī)示例5的半導(dǎo)體器件的剖視圖。在基底半導(dǎo)體層10的背面上設(shè)置有電極20，通過利用凸點(diǎn)26將芯片安裝在堆疊封裝30上。另外，在上半導(dǎo)體層14上設(shè)置有電極18，所以電極18和焊盤32通過引線22連接。在常規(guī)示例5中，基底半導(dǎo)體層10和堆疊封裝30通過凸點(diǎn)26電連接，而上半導(dǎo)體層14通過引線22電連接到堆疊封裝30。
在常規(guī)示例3至5中，基底半導(dǎo)體層10通過凸點(diǎn)26連接至堆疊封裝30。然而，在凸點(diǎn)26的形成工藝中，要施加超聲波或者執(zhí)行熱壓接合來對凸點(diǎn)和堆疊封裝30進(jìn)行連接。存在制造工藝中芯片會(huì)損壞的缺點(diǎn)。例如，在上述角速度傳感器或微鏡器件中，可能會(huì)損壞萬向節(jié)部分、驅(qū)動(dòng)萬向節(jié)部分的驅(qū)動(dòng)部分，或者保持萬向節(jié)部分的扭力桿。另一個(gè)缺點(diǎn)是，在安裝了芯片以后無法檢查安裝表面。同時(shí)，在常規(guī)示例1和2中，由于沒有設(shè)置凸點(diǎn)26，所以可以避免在凸點(diǎn)26的制造工藝中芯片受損的缺點(diǎn)以及在安裝了芯片以后無法檢查安裝表面的缺點(diǎn)。然而，在常規(guī)示例1中，基底半導(dǎo)體層10經(jīng)由連接孔16連接至堆疊封裝30，由此增大了芯片面積和電感。在常規(guī)示例2中，基底半導(dǎo)體層10不能連接到堆疊封裝30。

發(fā)明內(nèi)容
鑒于以上情況提出了本發(fā)明，并且本發(fā)明提供了一種半導(dǎo)體器件，其中易于使芯片與外部(一個(gè)示例是封裝)電連接，并且可以防止該芯片受損。
根據(jù)本發(fā)明的一個(gè)方面，優(yōu)選地，提供了一種半導(dǎo)體器件，其包括芯片，其具有基底半導(dǎo)體層、設(shè)置在所述基底半導(dǎo)體層上的絕緣層，以及設(shè)置在所述絕緣層上的上半導(dǎo)體層；安裝基板，所述芯片在所述基底半導(dǎo)體層處被安裝在該安裝基板上；以及連接部分，用于對設(shè)置在所述安裝基板上的第一端子與所述基底半導(dǎo)體層的表面或設(shè)置在該表面上的第二端子進(jìn)行電連接?？梢砸€接合所述基底半導(dǎo)體層，由此使得易于將所述基底半導(dǎo)體層電連接至外部。由于不存在用于安裝芯片的凸點(diǎn)，所以可以防止芯片受損。


下面將參照附圖詳細(xì)說明本發(fā)明的優(yōu)選示例性實(shí)施例，附圖中圖1A是常規(guī)示例1的半導(dǎo)體器件的剖視圖；圖1B是常規(guī)示例2的半導(dǎo)體器件的剖視圖；圖1C是常規(guī)示例3的半導(dǎo)體器件的剖視圖；圖2A是常規(guī)示例4的半導(dǎo)體器件的剖視圖；圖2B是常規(guī)示例5的半導(dǎo)體器件的剖視圖；圖3A是根據(jù)本發(fā)明第一示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖3B是根據(jù)本發(fā)明第二示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖3C是根據(jù)本發(fā)明第三示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖3D是根據(jù)本發(fā)明第四示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖4A是根據(jù)本發(fā)明第五示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖4B是根據(jù)本發(fā)明第六示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖4C是根據(jù)本發(fā)明第七示例性實(shí)施例的半導(dǎo)體器件的剖視圖；圖5是角速度傳感器芯片的俯視圖；
圖6A至圖6E、圖7A至圖7D以及圖8A至圖8D是沿圖5所示的線A至K截取的角速度傳感器的剖視圖；圖9A是根據(jù)本發(fā)明第八示例性實(shí)施例的半導(dǎo)體器件的剖視圖；以及圖9B是FPC和該芯片的連接部分的俯視圖。
具體實(shí)施例方式
下面將參照附圖，對本發(fā)明的示例性實(shí)施例進(jìn)行說明。
(第一示例性實(shí)施例)圖3A是根據(jù)本發(fā)明第一示例性實(shí)施例的半導(dǎo)體器件的剖視圖。芯片具有SOI結(jié)構(gòu)，包括基底半導(dǎo)體層10；設(shè)置在基底半導(dǎo)體層10上的絕緣層12；以及設(shè)置在絕緣層12上的上半導(dǎo)體層14。通過利用設(shè)置在基底半導(dǎo)體層10處的接合材料小片接合堆疊封裝30來將該芯片安裝在堆疊封裝30上。基底半導(dǎo)體層10和上半導(dǎo)體層14是其中摻雜有砷等的N型硅半導(dǎo)體。絕緣層12是二氧化硅膜。該芯片是具有雙萬向節(jié)部分的角速度傳感器。去除上半導(dǎo)體層14和絕緣層12以達(dá)到基底半導(dǎo)體層10，以暴露出基底半導(dǎo)體層10的表面。上述表面通過引線連接至堆疊封裝30的焊盤32。也就是說，基底半導(dǎo)體層10利用形成在上半導(dǎo)體層14和絕緣層12中的開口，通過引線22從其表面電連接到堆疊封裝30。在上半導(dǎo)體層14上形成有電極18，并且基底半導(dǎo)體層10和電極18通過引線22相連。電極18由鋁制成，而引線22主要包括鋁。
(第二示例性實(shí)施例)圖3B是根據(jù)本發(fā)明第二示例性實(shí)施例的半導(dǎo)體器件的剖視圖。除了第一示例性實(shí)施例中采用的結(jié)構(gòu)以外，在基底半導(dǎo)體層10上還形成有電極19，所以引線22接合到電極19上。這可以減小基底半導(dǎo)體層10與引線22之間的連接電阻。另外，設(shè)置了貫穿絕緣層12延伸的連接孔25，以將上半導(dǎo)體層14電連接到基底半導(dǎo)體層10，而不是在上半導(dǎo)體層14上形成電極18。上半導(dǎo)體層14經(jīng)由基底半導(dǎo)體層10連接到堆疊封裝30。這使得可以減少引線的數(shù)量并減小引線長度。
(第三示例性實(shí)施例)
圖3C是根據(jù)本發(fā)明第三示例性實(shí)施例的半導(dǎo)體器件的剖視圖。除了第二示例性實(shí)施例中采用的結(jié)構(gòu)以外，在上半導(dǎo)體層14上還設(shè)置有電極18。上半導(dǎo)體層14通過連接孔25以及連接電極18和電極19的引線連接到基底半導(dǎo)體層10。
(第四示例性實(shí)施例)圖3D是根據(jù)本發(fā)明第四示例性實(shí)施例的半導(dǎo)體器件的剖視圖。設(shè)置在上半導(dǎo)體層14上的電極18與設(shè)置在基底半導(dǎo)體層10上的電極19通過引線22連接到堆疊封裝30，而不是設(shè)置第三示例性實(shí)施例中采用的連接孔25。這使得可以免去用于形成連接孔25的制造工藝。
(第五示例性實(shí)施例)圖4A是根據(jù)本發(fā)明第五示例性實(shí)施例的半導(dǎo)體器件的剖視圖。沒有設(shè)置第四示例性實(shí)施例中采用的電極18和電極19。引線22直接連接上半導(dǎo)體層14和基底半導(dǎo)體層10。這使得可以免去用于形成電極的制造工藝。
(第六示例性實(shí)施例)圖4B是根據(jù)本發(fā)明第六示例性實(shí)施例的半導(dǎo)體器件的剖視圖。上半導(dǎo)體層14a的厚度為t，該厚度t大于第一至第五示例性實(shí)施例中采用的上半導(dǎo)體層14的厚度。絕緣層12中設(shè)置有連接孔25，以將上半導(dǎo)體層14a電連接到基底半導(dǎo)體層10。引線22直接連接至基底半導(dǎo)體層10。上半導(dǎo)體層14a經(jīng)由基底半導(dǎo)體層10連接到外部。在上半導(dǎo)體層14a具有如第六示例性實(shí)施例中所采用的較大厚度，并且引線22連接至上半導(dǎo)體層14a的情況下，引線22的長度變大，并且電感增加。另外，引線22的高度變大，由此使得難以減小封裝的厚度。因此，如第六示例性實(shí)施例中所述，可以通過經(jīng)由基底半導(dǎo)體層10將上半導(dǎo)體層14a電連接到堆疊封裝30來解決上述問題。
(第七示例性實(shí)施例)圖4C是根據(jù)本發(fā)明第七示例性實(shí)施例的半導(dǎo)體器件的剖視圖。堆疊封裝30的焊盤32a設(shè)置在堆疊封裝30的小片安裝表面上。這可以降低引線22a的高度，從而減小封裝的厚度。
根據(jù)第一至第七示例性實(shí)施例，設(shè)置在堆疊封裝30(安裝基板)上的焊盤32或32a(第一端子)通過形成在上半導(dǎo)體層14和絕緣層12中的開口連接到基底半導(dǎo)體層10的表面，或者利用引線22或22a(連接部分)直接連接到設(shè)置在基底半導(dǎo)體層10的表面上的電極19(第二端子)。因此，基底半導(dǎo)體層10和堆疊封裝30不必進(jìn)行連接，但是在常規(guī)示例1中，基底半導(dǎo)體層10和堆疊封裝30直接連接。這可以防止電感增加，并免去了用于連接孔的面積。這樣，電連接到外部變得容易。另外，不必形成凸點(diǎn)26來連接基底半導(dǎo)體層10和堆疊封裝30，但是在常規(guī)示例3至5中設(shè)置了凸點(diǎn)26。因此，例如，可以防止芯片中所包含的驅(qū)動(dòng)部分在凸點(diǎn)形成工藝中受損。這可以防止芯片受損。此外，在安裝芯片之后，可以對安裝表面進(jìn)行檢查。
另外，根據(jù)第四和第五示例性實(shí)施例，引線22直接連接到基底半導(dǎo)體層10的表面和上半導(dǎo)體層14，或者通過電極18和19電連接至基底半導(dǎo)體層10的表面和上半導(dǎo)體層14。這在上半導(dǎo)體層14與堆疊封裝30相連時(shí)，免去了對于通過基底半導(dǎo)體層10進(jìn)行電連接的必要。這防止了電感增加，并免去了用于連接孔的面積。
此外，根據(jù)第二、第六和第七示例性實(shí)施例，設(shè)置了用于連接上半導(dǎo)體層14和基底半導(dǎo)體層10的連接孔25(電連接部分)，并且引線22經(jīng)由基底半導(dǎo)體層10電連接至上半導(dǎo)體層14。這使得可以減少引線22的數(shù)量。還減少了用于形成電極18的制造工藝。另外，可以降低引線22的高度，從而減小了封裝的厚度。
下面將對第一至第七示例性實(shí)施例中所采用的角速度傳感器芯片及其制造方法進(jìn)行說明。圖5是該角速度傳感器芯片的俯視圖。參照圖5，第一萬向節(jié)部分80通過形成在其彼此相對的一對側(cè)面上的第一扭力桿82與第二萬向節(jié)部分86機(jī)械連接。彼此相對的另一對側(cè)面設(shè)置有多個(gè)梳齒電極84。這些梳齒電極84中的每一個(gè)都固定在第一萬向節(jié)部分80上，另一些梳齒電極84中的每一個(gè)都固定在第二萬向節(jié)部分86上。第二萬向節(jié)部分86通過形成在其彼此相對的一對側(cè)面上的第二扭力桿88與框架部分92機(jī)械連接。彼此相對的另一對側(cè)面設(shè)置有平行平板電極90。這些平行平板電極90中的每一個(gè)都固定在第二萬向節(jié)部分86上，而另一些平行平板90中的每一個(gè)都固定在框架部分92上。
通過交替地向左右梳齒電極84施加電壓而使第一萬向節(jié)部分80振動(dòng)。然后檢測角速度。隨后，平行平板電極90檢測第二萬向節(jié)部分86的振動(dòng)。如上所述，用作檢測振動(dòng)的檢測部分的平行平板電極90和用作激勵(lì)振動(dòng)的驅(qū)動(dòng)部分的梳齒電極84分別設(shè)置在第一萬向節(jié)部分80和第二萬向節(jié)部分86上。用于保持前述驅(qū)動(dòng)部分和萬向節(jié)部分80和86的扭力桿82和88具有微型結(jié)構(gòu)，從而易于在凸點(diǎn)形成工藝中受損。
下面將參照圖6A至圖6E、圖7A至圖7D以及圖8A至圖8D來說明該角速度傳感器的制造工藝。圖6A至圖6E、圖7A至圖7D以及圖8A至圖8D是沿圖5所示的線A至K截取的該角速度傳感器的剖視圖。A-B對應(yīng)于框架部分92，B-C對應(yīng)于第二扭力桿88，C-D對應(yīng)于第二萬向節(jié)部分86，D-E和E-F對應(yīng)于梳齒電極84，F(xiàn)-G對應(yīng)于第一萬向節(jié)部分80，G-H對應(yīng)于第一扭力桿82，H-I對應(yīng)于第二萬向節(jié)部分86的一部分，I-J對應(yīng)于平行平板電極90，而J-K對應(yīng)于框架部分92。
參照圖6A，通過對硅基板50和54(其中摻雜有砷等，以使其具有大約0.01Ωcm至0.1Ωcm的低電阻系數(shù))的表面進(jìn)行熱氧化來形成二氧化硅膜52和56，使其厚度為500nm。參照圖6B，將二氧化硅膜52和56密封在一起，并在大約110℃下進(jìn)行熱處理。這使得二氧化硅膜52和56接合，以形成一體形成的二氧化硅膜52。對硅基板50和54進(jìn)行拋光，使其都具有大約100μm的厚度。因此，SOI基板的結(jié)構(gòu)包括硅基板54(以下稱為基底半導(dǎo)體層54)；二氧化硅膜52(以下稱為絕緣膜52)；以及硅基板50(以下稱為上半導(dǎo)體層50)，其厚度分別為100μm/1μm/100μm。
下面參照圖6C，在基底半導(dǎo)體層54上形成厚度為大約100nm到1000nm的二氧化硅膜，作為蝕刻掩模層58。參照圖6D，利用該蝕刻掩模層58，在基底半導(dǎo)體層54的要蝕刻的區(qū)域(成為扭力桿、梳齒電極和平行平板電極的區(qū)域)中形成開口70a和70b。參照圖6E，在開口70a(成為扭力桿的區(qū)域)中形成光刻膠62。
參照圖7A，通過使用掩模層58和光刻膠62作為掩模，對半導(dǎo)體層54蝕刻大約30μm到40μm。利用基于氫氟酸(HF)的溶液進(jìn)行濕蝕刻，或者利用SF6和C4F8進(jìn)行RIE蝕刻。參照圖7B，去除光刻膠62。參照圖7C，使用掩模層58作為掩模對基底半導(dǎo)體層54進(jìn)行蝕刻。利用SF6和C4F8進(jìn)行RIE蝕刻。因此，在基底半導(dǎo)體層54中形成了達(dá)到絕緣層52的凹入部分70e。通過保留大約30μm的基底半導(dǎo)體層54，在成為扭力桿的區(qū)域中形成凹入部分70d。參照圖7D，在形成在基底半導(dǎo)體層54中的凹入部分70d和70e中嵌入光刻膠64，并與基板66接合以進(jìn)行處理。
參照圖8A，按照與圖6C至圖6E所示類似的方式，在上半導(dǎo)體層50上形成二氧化硅膜作為掩模層60。在掩模層60的給定區(qū)域中形成開口72b。在成為扭力桿的區(qū)域中形成光刻膠68。按照與圖7B和7C所示類似的方式，通過利用掩模層60和光刻膠68作為掩模，對上半導(dǎo)體層50蝕刻大約30μm到40μm。去除光刻膠68，并利用掩模層60作為掩模對上半導(dǎo)體層50進(jìn)行蝕刻。由此在上半導(dǎo)體層50中形成了到達(dá)絕緣層52的凹入部分72e。通過保留大約30μm的基底半導(dǎo)體層54，在成為扭力桿的區(qū)域中形成凹入部分72d。
參照圖8C，通過基于氫氟酸(HF)的溶液來去除絕緣膜52和掩模層60的給定區(qū)域。參照圖8D，剝離用于進(jìn)行處理的基板66，去除光刻膠64和掩模層58。這樣，制造了角速度傳感器芯片。
基底半導(dǎo)體層54、絕緣層52和上半導(dǎo)體層50分別對應(yīng)于圖3A到圖4C中所示的基底半導(dǎo)體層10、絕緣層12和上半導(dǎo)體層14。例如，利用諸如銀膏的接合材料24在基底半導(dǎo)體層10處將該角速度傳感器芯片安裝的堆疊封裝30的小片安裝部分上。電極18、電極19、基底半導(dǎo)體層10或者上半導(dǎo)體層14引線接合到焊盤32或32a，并連接至堆疊封裝30的焊盤32或32a。將蓋安裝到堆疊封裝30上，由此完成了其上安裝有角速度傳感器的半導(dǎo)體器件。
(第八示例性實(shí)施例)第八示例性實(shí)施例是安裝在柔性印刷電路板(FPC)上的半導(dǎo)體器件的示例。圖9A是根據(jù)本發(fā)明第八示例性實(shí)施例的半導(dǎo)體器件的剖視圖。圖9B是FPC和芯片的連接部分的俯視圖(電極19未示出)。在第八示例性實(shí)施例中，要安裝的芯片與第四示例性實(shí)施例中采用的相同，與第四示例性實(shí)施例相同的組件和結(jié)構(gòu)具有相同的標(biāo)號，并將省略詳細(xì)說明。利用接合材料24將上述芯片小片接合并安裝到FPC 100上。在FPC100的表面形成銅布線102，并將其設(shè)置為到達(dá)基底半導(dǎo)體層10。電極19和銅布線102通過焊膏104連接。在FPC 100的背面設(shè)置有外部端子106。銅布線102通過設(shè)置在FPC 100中的連接孔(未示出)連接到外部端子106。通過這種結(jié)構(gòu)，設(shè)置在FPC 100(安裝基板)處的外部端子106(第一端子)通過銅布線(連接部分)與設(shè)置在基底半導(dǎo)體層10的表面上的電極19(第二端子)電連接。
在第一至第八示例性實(shí)施例中，已經(jīng)對以下情況進(jìn)行了說明，其中用作連接部分的金屬線22和柔性印刷電路板的布線將基底半導(dǎo)體層10的表面或者基底半導(dǎo)體層10的表面上的電極19電連接到堆疊封裝30。作為連接部分，如果其連接基底半導(dǎo)體層10和安裝基板，則也可以采用另一部分。作為安裝芯片的安裝基板，已經(jīng)對堆疊封裝和柔性印刷電路板的情況進(jìn)行了說明。然而，如果基板安裝芯片，則可以采用堆疊陶瓷基板、印刷板等。作為驅(qū)動(dòng)部分，已經(jīng)對具有萬向節(jié)部分等的傳感器的示例進(jìn)行了說明。僅需要該驅(qū)動(dòng)部分機(jī)械地進(jìn)行驅(qū)動(dòng)，例如致動(dòng)器。在具有上述驅(qū)動(dòng)部分的半導(dǎo)體器件中，通過應(yīng)用本發(fā)明，可以防止該驅(qū)動(dòng)部分在凸點(diǎn)形成工藝中受損。另外，可以按照類似的方式防止諸如扭力桿的微型機(jī)械結(jié)構(gòu)受損。
最后，將本發(fā)明的各個(gè)方面總結(jié)如下。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件，其包括芯片，其具有基底半導(dǎo)體層、設(shè)置在所述基底半導(dǎo)體層上的絕緣層，以及設(shè)置在所述絕緣層上的上半導(dǎo)體層；安裝基板，所述芯片在所述基底半導(dǎo)體層處被安裝在該安裝基板上；以及連接部分，用于對設(shè)置在所述安裝基板上的第一端子與所述基底半導(dǎo)體層的表面或設(shè)置在表面上的第二端子進(jìn)行電連接。
在上述半導(dǎo)體器件中，所述芯片可以包括驅(qū)動(dòng)部分。在具有利用凸點(diǎn)進(jìn)行安裝而易于受損的驅(qū)動(dòng)部分的半導(dǎo)體器件中，可以防止所述芯片受損。
在上述半導(dǎo)體器件中，所述連接部分可以是金屬線或者柔性印刷電路板的布線。
在上述半導(dǎo)體器件中，所述連接部分可以對上半導(dǎo)體層與基底半導(dǎo)體層的表面進(jìn)行電連接。不必通過基底半導(dǎo)體層將上半導(dǎo)體層電連接到外部。
上述半導(dǎo)體器件還可以包括電連接部分，用于對上半導(dǎo)體層和基底半導(dǎo)體層進(jìn)行電連接，并且所述連接部分可以通過基底半導(dǎo)體層對所述芯片和上半導(dǎo)體層進(jìn)行電連接?？梢詼p少制造工藝，由此減小封裝的厚度。
本發(fā)明并不限于上述示例性實(shí)施例，在不脫離本發(fā)明的范圍的情況下，可以實(shí)現(xiàn)其他示例性實(shí)施例、變化和修改。
本發(fā)明基于2005年8月9日提交的日本專利申請No.2005-231363，在此通過引用并入其全部內(nèi)容。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括芯片，其具有基底半導(dǎo)體層、設(shè)置在所述基底半導(dǎo)體層上的絕緣層，以及設(shè)置在所述絕緣層上的上半導(dǎo)體層；安裝基板，所述芯片在所述基底半導(dǎo)體層處被安裝在該安裝基板上；以及連接部分，用于對設(shè)置在所述安裝基板上的第一端子與所述基底半導(dǎo)體層的表面或設(shè)置在該表面上的第二端子進(jìn)行電連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述芯片包括驅(qū)動(dòng)部分。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述連接部分是金屬線或者柔性印刷電路板的布線。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述連接部分對所述基底半導(dǎo)體層的所述表面和所述上半導(dǎo)體層進(jìn)行電連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括電連接部分，其對所述上半導(dǎo)體層和所述基底半導(dǎo)體層進(jìn)行電連接，其中，所述連接部分通過所述基底半導(dǎo)體層對所述芯片和所述上半導(dǎo)體層進(jìn)行電連接。
全文摘要
一種半導(dǎo)體器件，其包括芯片，其具有基底半導(dǎo)體層、設(shè)置在所述基底半導(dǎo)體層上的絕緣層，以及設(shè)置在所述絕緣層上的上半導(dǎo)體層；安裝基板，所述芯片在所述基底半導(dǎo)體層處被安裝在該安裝基板上；以及連接部分，用于對設(shè)置在所述安裝基板上的第一端子與所述基底半導(dǎo)體層的表面或設(shè)置在該表面上的第二端子進(jìn)行電連接。
文檔編號H01L23/488GK1913143SQ20061011541
公開日2007年2月14日 申請日期2006年8月8日 優(yōu)先權(quán)日2005年8月9日
發(fā)明者山地隆行, 石川寬, 勝木隆史, 高橋勇治, 中沢文彥, 佐野聰 申請人:富士通媒體部品株式會(huì)社, 富士通株式會(huì)社