国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      在相變存儲(chǔ)單元中形成相變層的制作方法

      文檔序號(hào):7211838閱讀:139來源:國知局
      專利名稱:在相變存儲(chǔ)單元中形成相變層的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及用于制造相變存儲(chǔ)器單元的方法。
      背景技術(shù)
      相變存儲(chǔ)器使用在具有不同電特性的兩個(gè)相之間切換的一類材料,這兩個(gè)相與材料的兩個(gè)不同結(jié)晶結(jié)構(gòu)相關(guān)聯(lián),更確切地說是非晶體無序相和晶體或多晶體有序相。因此,這兩個(gè)相與相當(dāng)不同的電阻率值相關(guān)聯(lián)。
      目前,稱為硫?qū)倩锘蛄驅(qū)倩锊牧系闹芷诒鞻I族元素(諸如Te和Se)的合金可有利地用于相變存儲(chǔ)器單元。目前最有價(jià)值的硫?qū)倩镉蒅e、Sb和Te的合金(Ge2Sb2Te5)形成,該合金目前廣泛用于在可重寫盤上存儲(chǔ)信息并可用于大容量存儲(chǔ)。
      在硫?qū)倩镏?,?dāng)材料從非晶體(更為電阻性的)相過渡入晶體(更為導(dǎo)電性的)相時(shí)電阻率改變兩個(gè)或多個(gè)數(shù)量級(jí),反之亦然。
      相變可通過局部地升溫來獲得。在150℃以下,兩個(gè)相都是穩(wěn)定的。從非晶體狀態(tài)開始并將溫度升至200℃以上,微晶會(huì)快速成核,并且如果將材料保持在結(jié)晶溫度達(dá)足夠長(zhǎng)的時(shí)間,它進(jìn)行相變并變成晶體。為了將硫?qū)倩镒兓胤蔷w狀態(tài),必須將溫度升至熔解溫度(約為600℃)以上,然后使該硫?qū)倩锟焖倮鋮s。
      制造相變存儲(chǔ)器器件時(shí)的一個(gè)問題涉及使硫?qū)倩飳映尚蔚牟襟E。更確切地,上述步驟包括使用抗蝕掩模,并且可能使用硬掩模。例如,抗蝕掩模可直接在硫?qū)倩飳由闲纬?,或者可選地用于由沉積在硫?qū)倩飳由系挠惭谀有纬捎惭谀!R坏牧驅(qū)倩飳娱_始已出現(xiàn)了期望硫?qū)倩锝Y(jié)構(gòu),就需要去除抗蝕掩模和硬掩模。然而,當(dāng)暴露在蝕刻劑中時(shí)硫?qū)倩飼?huì)較容易損壞,特別會(huì)因通常用于去除諸如抗蝕掩模的聚合結(jié)構(gòu)的化學(xué)物質(zhì)而損壞。此外,硫?qū)倩锝Y(jié)構(gòu)的顯著侵蝕由蝕刻硫?qū)倩飳悠陂g陷于聚合抗蝕掩模中的氯引起。氯原子實(shí)際上在聚合物被去除并與硫?qū)倩锓磻?yīng)時(shí)釋放,從而損害硫?qū)倩锝Y(jié)構(gòu)。


      為便于理解本發(fā)明,現(xiàn)在參照所包括的附圖描述其較佳實(shí)施例,僅作為非限制性示例,其中圖1示出在根據(jù)本發(fā)明第一實(shí)施例的制造工藝的初始步驟中的半導(dǎo)體器件的整個(gè)橫截面;圖2是圖1細(xì)節(jié)在后續(xù)制造步驟中的放大俯視圖;圖3是沿圖2線III-III取得的后續(xù)制造步驟中圖2細(xì)節(jié)的橫截面圖;圖4示出與圖2相同的后續(xù)制造步驟中的視圖;圖5和6示出與圖3相同的后續(xù)制造步驟中的視圖;圖7示出圖6細(xì)節(jié)在后續(xù)制造步驟中的俯視圖;圖8和9示出沿圖7線VII-VII取得的后續(xù)制造步驟中圖7細(xì)節(jié)的橫截面圖;圖10是圖9細(xì)節(jié)在后續(xù)制造步驟中的俯視圖;圖11示出與圖9相同的后續(xù)制造步驟中的視圖;圖12示出與圖10相同的后續(xù)制造步驟中的視圖;圖13和14是沿圖12線XIII-XIII取得的后續(xù)制造步驟中圖12細(xì)節(jié)的橫截面圖;圖15是圖1-15器件在最終制造步驟中的整個(gè)橫截面的視圖;圖16是相變存儲(chǔ)器器件的簡(jiǎn)化電路圖;圖17-27是在根據(jù)本發(fā)明第二實(shí)施例的工藝的后續(xù)制造步驟中半導(dǎo)體器件的整個(gè)橫截面的視圖;圖28是沿圖27線XXVIII-XXVIII取得的圖27器件的橫截面圖;圖29是由根據(jù)本發(fā)明第二實(shí)施例的工藝制造的半導(dǎo)體器件的掃描電子顯微鏡(SEM)俯視圖;圖30是通過公知工藝制造的半導(dǎo)體器件的SEM俯視圖;圖31是一實(shí)施例的系統(tǒng)示圖。
      具體實(shí)施例方式
      在以下描述中,術(shù)語“亞光刻”用于表示比可用當(dāng)前紫外(UV)光刻技術(shù)實(shí)現(xiàn)的最小尺寸還要小的線性尺寸,因此是小于100納米。
      參看圖1,包括例如P型硅的半導(dǎo)體材料的襯底7的晶片1可進(jìn)行標(biāo)準(zhǔn)前端步驟以形成電路組件和要集成到襯底7中的任何元件。多個(gè)選擇晶體管(在圖1中僅示出其一)可制造于襯底7中的選定位置上,在后續(xù)工藝步驟中要在這些選定位置上形成存儲(chǔ)元件。在圖1的實(shí)施例中,選擇晶體管是PNP雙極晶體管,它具有N-型基極區(qū)3、N+-型基極接觸區(qū)域4和P+-型發(fā)射極區(qū)域5。電介質(zhì)區(qū)域6使選擇器2彼此分開。
      為了構(gòu)建選擇器,在形成基極區(qū)域3之后可沉積和平面化第一電介質(zhì)層8。在基極區(qū)域3的選定區(qū)域之上的第一電介質(zhì)層8中制成開口。在除開口自對(duì)準(zhǔn)之外使用兩個(gè)專用掩模的情況下,基極接觸區(qū)域4和發(fā)射極區(qū)域5可分別通過N+和P+的植入形成。然后第一電介質(zhì)層8中的開口由例如Ti/TiN的阻擋層(未示出)覆蓋,并在一實(shí)施例中用鎢填充以形成基極接觸件9b和發(fā)射極接觸件9a。
      然后,沉積例如不摻硅玻璃(USG)層的第二電介質(zhì)層20,并于其中直接在發(fā)射極接觸件9a上制成加熱器22。特別地,圓形或橢圓形開口21(圖2)首先在發(fā)射極接觸件9a上的第二電介質(zhì)層20中形成。例如TiN、TiSiN、TiAlN、TiSiC或WCN的加熱層以5-50納米的亞光刻厚度沉積,以共形地涂覆開口的壁和底部。然后用電介質(zhì)材料23,最好是形成電介質(zhì)層20的相同材料填滿開口。開口21外部的加熱層和電介質(zhì)材料23可通過化學(xué)機(jī)械拋光(CMP)去除。因此,加熱器22為填充有電介質(zhì)材料23的杯狀區(qū)域的形式,并且在圖2的俯視圖中是圓形或橢圓形的。
      然后,如圖3的放大細(xì)節(jié)所示,例如是通過等離子增強(qiáng)化學(xué)汽相沉積(PECVD)或區(qū)域可選化學(xué)汽相沉積(SACVD)沉積的不摻雜硅玻璃(USG)或氮化硅的模層27形成,并在一實(shí)施例中隨后使用掩模蝕刻來切開縫隙28??p隙28僅與相應(yīng)加熱器22相交一次,如圖4所示。
      如圖5所示,諸如二氧化硅的隔離層33共形地沉積在晶片1上,從而部分地填充縫隙28。然后,參看圖6,隔離層被深度蝕刻,且隔離片30沿縫隙28的側(cè)壁形成。因而形成具有傾斜壁和亞光刻底部寬度為W的微型溝槽28’。
      然后,參看圖7和8,沉積硫?qū)倩飳?5(例如在本實(shí)例中,是厚度為60納米的Ge2Sb2Te5)。硫?qū)倩飳?5填充微型溝槽28’,并在互接觸區(qū)域接觸加熱器22。因而,相變存儲(chǔ)元件40(由剖面線示出)在微型溝槽28’內(nèi)硫?qū)倩飳?5與加熱器22的接觸區(qū)域處形成。因?yàn)槲⑿蜏喜?8’的底部寬度W和加熱器22的厚度是亞光刻的,所以限定存儲(chǔ)元件的接觸區(qū)域也具有亞光刻尺寸。
      如圖8所示,沉積最好是Ti/TiN或其它適當(dāng)材料的阻擋層,以形成覆蓋模層27和硫?qū)倩飳?5的帽結(jié)構(gòu)45。在一實(shí)施例中,帽結(jié)構(gòu)45的厚度約為45納米。
      接著,參看圖9和10,硬掩模結(jié)構(gòu)47沉積在帽結(jié)構(gòu)45上。硬掩模結(jié)構(gòu)47可由比如SiON、SiN或α碳的電介質(zhì)材料制成。在本文所述的實(shí)施例中,硬掩模結(jié)構(gòu)47是SiON的,并且初始厚度T1至少約為100納米,最好為150納米。
      在另一實(shí)施例中,硬掩模結(jié)構(gòu)47包括二氧化硅層和/或氮化硅層。隨后可在硬掩模結(jié)構(gòu)47上創(chuàng)建抗蝕掩模48(圖11),而硬掩模結(jié)構(gòu)47實(shí)質(zhì)上在微型溝槽28’上。更確切地,抗蝕掩模48包括與位線方向BL(與圖9中的膜垂直)平行的直線部分,并覆蓋相應(yīng)對(duì)準(zhǔn)的微型溝槽28’。
      如圖11所示,硬掩模結(jié)構(gòu)47使用抗蝕掩模48成形,以形成硬掩模50,其一部分也與微型溝槽28’上的位線方向BL平行。
      然后在蝕刻帽結(jié)構(gòu)45和硫?qū)倩飳?5之前,通過光刻膠剝離來去除抗蝕掩模48(圖12和13)。因而,在一些實(shí)施例中,Cl或陷于聚合結(jié)構(gòu)(例如抗蝕掩模48)內(nèi)的其它反應(yīng)物質(zhì)或化合物的反作用被基本消除,并且不再可用于在后續(xù)步驟中與暴露的硫?qū)倩锊糠址磻?yīng)。在光刻膠剝離期間,僅部分地暴露帽結(jié)構(gòu)45,但在任何情形中最終被損壞的部分仍然可在后來去除。
      參照?qǐng)D14,帽結(jié)構(gòu)45和硫?qū)倩飳?5使用硬掩模50進(jìn)行蝕刻。從而創(chuàng)建電阻位線51,這些電阻位線51與位線方向BL平行、并包括帽結(jié)構(gòu)45’和硫?qū)倩?5’的相應(yīng)殘留部分。因?yàn)榭刮g掩模48先前已被去除,所以硬掩模50在該步驟期間直接暴露于蝕刻劑中時(shí)變薄。但是,由于其初始厚度T1,只能部分地蝕刻硬掩模50并保留殘留部分50’,該殘留部分50’在一些實(shí)施例中最終厚度TF約為20-30納米。
      如圖15所示,氮化硅的密封層52、二氧化硅的第三電介質(zhì)層54可沉積在晶片1上,平面化并有選擇地蝕刻,以切開基極插孔(在基極接觸點(diǎn)9b上)和金屬位線溝槽。密封層52可由與硬掩模52相同的材料制成。
      因此,硬掩模50的殘留部分50’在沉積密封層52時(shí)被結(jié)合到后者之中?;鶚O插孔和金屬位線溝槽可由TaN/Ta的阻擋層(未示出)涂覆并填充Cu,從而在CMP平面化之后,制成基極插頭55和金屬位線56(Cu-鑲嵌技術(shù))。
      基極插頭55可直接與相應(yīng)基極接觸件9b接觸;且金屬位線56在相應(yīng)電阻位線51上形成,并與之平行。最終,可沉積和蝕刻第四電介質(zhì)層58,以通過孔露出基極插頭55和切開與電阻位線51垂直的字線溝槽??缀妥志€溝槽可由另一TaN/Ta的阻擋層(未示出)涂覆并填充Cu。晶片1通過CMP平面化以去除沉積在孔和字線溝槽外部的Cu和TaN/Ta。從而制成插頭55’和金屬字線59(另一種Cu-鑲嵌技術(shù))。
      獲得相變存儲(chǔ)器單元60和圖15的結(jié)構(gòu)。特別地,相變存儲(chǔ)器單元60包括一相應(yīng)存儲(chǔ)元件40與相應(yīng)加熱器22和選擇晶體管2。工藝流與金屬級(jí)(未示出)的形成相組合。
      如圖16所示,相變存儲(chǔ)器單元60被排列成多行和多列,以形成進(jìn)一步包括公知控制、讀取和編程電路(在此未示出)的相變存儲(chǔ)器器件65。特別地,圖16示出三列(相應(yīng)金屬位線53)兩行(相應(yīng)字線59)的部分。
      圖17-27示出第二實(shí)施例。
      參看圖17,包括例如硅的半導(dǎo)體材料的襯底110的晶片100經(jīng)初始處理形成電路組件和要集成到襯底110中的任何元件。
      然后,晶片100由絕緣層112涂覆。字線113(例如銅的)由絕緣層112形成,通過第一電介質(zhì)層114相互絕緣。字線113可通過沉積第一電介質(zhì)層114形成,然后在要形成字線113之處去除電介質(zhì)材料,并用銅(Cu)填充如此獲得的溝槽。然后通過CMP(“Cu-鑲嵌”處理)從晶片100的表面上去除任何額外的銅。
      然后,創(chuàng)建封裝結(jié)構(gòu)(圖18)。封裝結(jié)構(gòu)可通過按序沉積第一氮化物層118、第一氧化物層119和膠層117形成,然后選擇性地向下去除第一氮化物層118、第一氧化物層119和膠層117直到第一電介質(zhì)層114的表面。因而,對(duì)于各字線113,形成至少部分地在字線113上延伸的開口120。各開口120可沿整個(gè)相應(yīng)字線113或其一部分延伸,在該情形中多個(gè)開口120彼此對(duì)準(zhǔn)地沿各字線113延伸。在一實(shí)施例中膠合區(qū)域117限定在開口120周圍。
      然后,參看圖19,沉積并深度蝕刻例如氮化硅的隔離層。因而,隔離層的水平部分被去除,并且僅保留由121標(biāo)示并沿開口120的垂直側(cè)壁延伸的其垂直部分。這些垂直部分121橫向地接合開口120的第一氮化物層118,并用該第一氮化物層118形成由122標(biāo)示的保護(hù)性區(qū)域。保護(hù)性區(qū)域122與第一氧化物層119一起形成封裝結(jié)構(gòu)。
      然后,例如TiSiN的加熱層123被沉積并共形地覆蓋如圖20所示的下層結(jié)構(gòu)。加熱層123的一個(gè)垂直側(cè)壁在相應(yīng)字線113上延伸并與之相接觸。隨后,在一些情形中沉積例如氮化硅的罩層124以及第二電介質(zhì)層125。該第二電介質(zhì)層125填滿開口120,以完成封裝結(jié)構(gòu)。
      然后通過CMP(化學(xué)機(jī)械拋光)平面化該結(jié)構(gòu),從而去除延伸在開口120之外的并露出膠合區(qū)域117的所有第二電介質(zhì)層125、罩層124和加熱層123的部分。
      然后,參看圖21,沉積奧弗辛斯基(Ovonic)存儲(chǔ)器開關(guān)/Ovonic閾值開關(guān)(OMS/OTS)堆棧126。具體地,在一實(shí)施例中沉積第一硫?qū)倩飳?27(例如Ge2Sb2Te5)、第一阻擋層128(例如TiAlN)、第二硫?qū)倩飳?29(例如As2Se3)、第二阻擋層130(例如TiAlN)。以上材料僅僅是說明性的,并且可使用任何適于取決于其物理狀態(tài)(對(duì)于第一硫?qū)倩飳?27)存儲(chǔ)信息并作為選擇器(對(duì)于第二硫?qū)倩飳?29)操作的任何硫?qū)倩锊牧稀4鎯?chǔ)元件150在加熱層123和第一硫?qū)倩飳?27上的互接觸區(qū)域上形成。
      然后,使用圖22,SiON的硬掩模結(jié)構(gòu)132(150納米厚)在第二阻擋層130上沉積,并使用抗蝕掩模133成形,該抗蝕掩模133包括排列在相應(yīng)存儲(chǔ)元件150上的近圓形、橢圓形或正方形掩模部分(圖23)。在另一實(shí)施例中,硬掩模結(jié)構(gòu)132由諸如SiN或α碳的不同電介質(zhì)材料制成。因而,硬掩模134根據(jù)硬掩模結(jié)構(gòu)132制成,并且也包括圓形、橢圓形或正方形掩模部分。
      在蝕刻OMS/OTS堆棧126之前,可通過光刻剝離來去除抗蝕掩模133,如圖24所示。
      然后,在圖25中,僅使用硬掩模134來成形OMS/OTS堆棧126,從而形成分別包括相應(yīng)存儲(chǔ)元件150的所謂“點(diǎn)”135。因?yàn)橄惹耙讶コ丝刮g掩模133,所以硬掩模134在該步驟期間直接暴露于蝕刻劑中時(shí)變薄。但是,由于其初始厚度T1,只能部分地蝕刻硬掩模134并保留殘留部分134’,該殘留部分134’在一些實(shí)施例中最終厚度TF約為20-30納米。
      在完全去除了硬掩模134的殘留部分134’之后,沉積例如氮化硅的密封層136、以及絕緣材料(例如二氧化硅的)的金屬間層137。從而,獲得圖26的結(jié)構(gòu)。
      最后,晶片100進(jìn)行CMP以平面化該結(jié)構(gòu),并最好使用標(biāo)準(zhǔn)的雙Cu-鑲嵌工藝來形成位線和轉(zhuǎn)接。最終,在圖27中,最好在兩個(gè)步驟的工藝中蝕刻金屬間層137和第一電介質(zhì)層114(以及密封層136和保護(hù)性區(qū)域122的底部,如果出現(xiàn)的話),以形成轉(zhuǎn)接開口138(向下延伸到字線113)、行連接溝槽139以及列溝槽140(向下延伸到點(diǎn)131)。該兩個(gè)蝕刻步驟可按任何順序進(jìn)行。然后,沉積金屬材料(例如Cu),該金屬材料填充轉(zhuǎn)接開口138和列溝槽140從而形成轉(zhuǎn)接141和位線142。此外,還形成字線連接143。從而獲得圖27和28的結(jié)構(gòu)。
      如圖27和28所示,加熱層123形成具有基本上像箱形的加熱器或電阻元件,其第一垂直狹長(zhǎng)側(cè)壁123a(在圖的左側(cè))幾乎在相應(yīng)字線113的中線上延伸,而第二垂直狹長(zhǎng)側(cè)壁123b(右側(cè))在第一氧化物層119的頂部延伸。各第一垂直狹長(zhǎng)側(cè)壁123a形成沿線與相應(yīng)點(diǎn)131接觸、并由在單條字線113上對(duì)準(zhǔn)的所有點(diǎn)131共享的壁狀加熱器,而第二垂直狹長(zhǎng)側(cè)壁123b沒有功能。所有點(diǎn)131通過壁狀加熱器123沿同一字線的電連接在一些實(shí)施例中并不損害存儲(chǔ)器器件的操作,因?yàn)辄c(diǎn)131的第二硫?qū)倩锊牧?29形成OTS或選擇元件,從而允許僅尋址與已選址的字線113和位線142相連的點(diǎn)131。
      包括在電阻性位線51(圖14和15)或點(diǎn)135(圖25-28)內(nèi)的硫?qū)倩锝Y(jié)構(gòu)可被防止與一些實(shí)施例中引起侵蝕和損壞的化學(xué)試劑反應(yīng)。實(shí)際上,聚合物(抗蝕掩模)可在成形所沉積的硫?qū)倩锊牧现叭コ?。因此,僅暴露硫?qū)倩锊牧系谋砻娌糠?,并且在一些情形中它?huì)被損壞。然而,這種表面部分最終被去除以形成硫?qū)倩锝Y(jié)構(gòu),并且不被包括在最終單元內(nèi)。在成形硫?qū)倩飳又螅惭谀?蓛H具有幾個(gè)納米的最終厚度,并且在需要時(shí)簡(jiǎn)便地去除,而不會(huì)在一些情形中對(duì)硫?qū)倩锝Y(jié)構(gòu)產(chǎn)生任何損壞。否則,硬掩模結(jié)構(gòu)的殘余部分可保留并結(jié)合在密封層中。因此,最終的單元可包括精確成形并具有高質(zhì)量的硫?qū)倩锝Y(jié)構(gòu)。
      作為示例,圖29和30示出具有點(diǎn)式存儲(chǔ)器單元的相變存儲(chǔ)器器件的俯視圖。圖29的器件通過上述工藝制成,并具有與通過常規(guī)工藝制成的圖30器件的點(diǎn)相比顯然較高質(zhì)量的點(diǎn)。圖29器件的點(diǎn)實(shí)際上并未顯示有侵蝕。
      參看圖31,描述根據(jù)本發(fā)明一實(shí)施例的系統(tǒng)500的一部分。系統(tǒng)500可用于無線設(shè)備,比如個(gè)人數(shù)字助理(PDA)、具有無線性能的膝上型或便攜式計(jì)算機(jī)、web書寫板、無線電話、尋呼機(jī)、即時(shí)消息傳送設(shè)備、數(shù)字音樂播放器、數(shù)碼相機(jī)或適于無線傳送和/或接收信息的其它設(shè)備。系統(tǒng)500可用于任一以下系統(tǒng)無線局域網(wǎng)(WLAN)系統(tǒng)、無線個(gè)人區(qū)域網(wǎng)(WPAN)系統(tǒng)、手機(jī)網(wǎng)絡(luò),盡管本發(fā)明的范圍并不限于該方面。
      系統(tǒng)500可包括經(jīng)由總線550彼此相連的控制器510、輸入/輸出設(shè)備(I/O)設(shè)備520(例如按鍵板、顯示器)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)560、存儲(chǔ)器530、以及無線接口540。電池580可用于一些實(shí)施例中。應(yīng)注意,本發(fā)明的范圍不限于具有這些組件的任一個(gè)或全部的實(shí)施例。
      控制器510可包括例如一個(gè)或多個(gè)微處理器、數(shù)字信號(hào)處理器、微控制器等。存儲(chǔ)器530可用于存儲(chǔ)傳送給系統(tǒng)500或由其傳送的消息。存儲(chǔ)器530還可任選地用于存儲(chǔ)在系統(tǒng)500操作期間由控制器510執(zhí)行的指令,并可用于存儲(chǔ)用戶數(shù)據(jù)。存儲(chǔ)器530可由一種或多種不同類型的存儲(chǔ)器提供。例如,存儲(chǔ)器530可包括任何類型的隨機(jī)存取存儲(chǔ)器、易失性存儲(chǔ)器、諸如閃存的非易失性存儲(chǔ)器、和/或諸如本文所述存儲(chǔ)器的存儲(chǔ)器。
      I/O設(shè)備520可由用戶用來生成消息。系統(tǒng)500可使用無線接口540以射頻(RF)信號(hào)與無線通信網(wǎng)絡(luò)收發(fā)消息。無線接口540的示例可包括天線或無線收發(fā)器,盡管本發(fā)明的范圍并不限于該方面。
      最后,可對(duì)本文所述和所說明的工藝作出各種更改和改變,它們都落于所附權(quán)利要求所限定的本發(fā)明范圍內(nèi)。特別地,工藝可被用于制造任何類型的相變存儲(chǔ)器單元。例如,可制造具有噴槍式加熱器的相變存儲(chǔ)器單元。噴槍式加熱器通常由電介質(zhì)層中的開孔制成,從而可能在CMP平面化之前通過沉積和深度蝕刻隔離層來將孔的橫斷面尺寸降低到亞光刻范圍,并用加熱器材料填充各孔。然后如上所述地沉積和成形硫?qū)倩飳?,以在加熱器上形成點(diǎn)。相變存儲(chǔ)元件被限定在點(diǎn)與相應(yīng)加熱器的接觸區(qū)域上。
      本說明書內(nèi)對(duì)“一實(shí)施例”或“一個(gè)實(shí)施例”的引用表示結(jié)合實(shí)施例描述的特定特性、結(jié)構(gòu)或特征包括在本發(fā)明內(nèi)所包含的至少一個(gè)實(shí)現(xiàn)中。因而,短語“一實(shí)施例”或“一個(gè)實(shí)施例”的出現(xiàn)并不必定引用同一實(shí)施例。此外,特定特性、結(jié)構(gòu)或特征可用不同于所述特定實(shí)施例的其它適當(dāng)形式構(gòu)成,且所有這些形式可包含在本申請(qǐng)的權(quán)利要求中。
      盡管已參照有限數(shù)量的實(shí)施例描述了本發(fā)明,本領(lǐng)域技術(shù)人員將理解其中的各種更改和變化。所附權(quán)利要求旨在涵蓋落于本發(fā)明的真實(shí)精神和范圍內(nèi)的所有這些更改和變化。
      權(quán)利要求
      1.一種方法,包括在半導(dǎo)體主體上形成相變材料的相變層;在所述相變層上創(chuàng)建硬掩模結(jié)構(gòu);在所述硬掩模結(jié)構(gòu)上創(chuàng)建抗蝕掩模;通過使用所述抗蝕掩模成形所述硬掩模結(jié)構(gòu)來形成硬掩模;去除所述抗蝕掩模;以及在去除所述抗蝕掩模之后使用所述硬掩模成形所述相變層;
      2.如權(quán)利要求1所述的方法,其特征在于,創(chuàng)建硬掩模結(jié)構(gòu)包括形成包括電介質(zhì)材料的硬掩模結(jié)構(gòu)。
      3.如權(quán)利要求1所述的方法,其特征在于,成形所述相變層包括至少部分地去除所述硬掩模。
      4.如權(quán)利要求1所述的方法,其特征在于,還包括在所述相變層上形成帽結(jié)構(gòu),所述硬掩模結(jié)構(gòu)被形成為與所述帽結(jié)構(gòu)相接觸。
      5.如權(quán)利要求1所述的方法,其特征在于,去除所述抗蝕掩模的步驟包括光刻膠剝離。
      6.如權(quán)利要求1所述的方法,其特征在于,還包括在所述半導(dǎo)體主體上形成電介質(zhì)結(jié)構(gòu)層,并在所述電介質(zhì)結(jié)構(gòu)層中形成一加熱器元件。
      7.如權(quán)利要求6所述的方法,其特征在于,形成所述相變層的步驟包括沉積直接與所述加熱器元件接觸的所述相變層,從而在所述加熱器元件和所述相變層的接觸區(qū)域上限定存儲(chǔ)元件。
      8.如權(quán)利要求7所述的方法,其特征在于,限定存儲(chǔ)元件包括在具有至少一個(gè)亞光刻尺寸的所述接觸區(qū)域上限定所述元件。
      9.一種半導(dǎo)體結(jié)構(gòu),包括硫?qū)倩飳?;覆蓋所述硫?qū)倩锏淖钃鯇?;以及所述阻擋層上的掩模層?br> 10.如權(quán)利要求9所述的結(jié)構(gòu),其特征在于,所述阻擋層包括金屬。
      11.如權(quán)利要求10所述的結(jié)構(gòu),其特征在于,所述金屬包括鈦。
      12.如權(quán)利要求11所述的結(jié)構(gòu),其特征在于,所述金屬包括Ti/TiN。
      13.如權(quán)利要求12所述的結(jié)構(gòu),其特征在于,所述阻擋層約為45納米。
      14.如權(quán)利要求9所述的結(jié)構(gòu),其特征在于,所述阻擋層完全覆蓋所述硫?qū)倩飳印?br> 15.如權(quán)利要求9所述的結(jié)構(gòu),其特征在于,包括在所述阻擋層上的抗蝕掩模。
      16.如權(quán)利要求9所述的結(jié)構(gòu),其特征在于,包括在所述阻擋層上的硬掩模。
      17.如權(quán)利要求16所述的結(jié)構(gòu),其特征在于,包括在所述硬掩模上的抗蝕掩模。
      18.如權(quán)利要求9所述的結(jié)構(gòu),其特征在于,包括兩個(gè)單獨(dú)的硫?qū)倩飳印?br> 19.由一種工藝形成的產(chǎn)品,該工藝包括在半導(dǎo)體主體上形成相變材料的相變層;在所述相變層上創(chuàng)建硬掩模結(jié)構(gòu);在所述硬掩模結(jié)構(gòu)上創(chuàng)建抗蝕掩模;通過使用所述抗蝕掩模成形所述硬掩模結(jié)構(gòu)來形成硬掩模;去除所述抗蝕掩模;以及在去除所述抗蝕掩模之后使用所述硬掩模成形所述相變層;
      20.如權(quán)利要求19所述的工藝形成產(chǎn)品,其特征在于,成形所述相變層的步驟包括至少部分地去除所述硬掩模。
      21.如權(quán)利要求19所述的工藝形成產(chǎn)品,其特征在于,包括在所述相變層上形成帽結(jié)構(gòu),所述硬掩模結(jié)構(gòu)被形成為與所述帽結(jié)構(gòu)相接觸。
      22.如權(quán)利要求19所述的工藝形成產(chǎn)品,其特征在于,去除所述抗蝕掩模包括光刻膠剝離。
      23.如權(quán)利要求19所述的工藝形成產(chǎn)品,其特征在于,還包括在所述半導(dǎo)體主體上形成電介質(zhì)結(jié)構(gòu)層,并在所述電介質(zhì)結(jié)構(gòu)層中形成一加熱器元件。
      24.如權(quán)利要求23所述的工藝形成產(chǎn)品,其特征在于,形成所述相變層的步驟包括沉積直接與所述加熱器元件接觸的所述相變層,從而在所述加熱器元件和所述相變層的接觸區(qū)域上限定存儲(chǔ)元件。
      25.如權(quán)利要求24所述的工藝形成產(chǎn)品,其特征在于,限定存儲(chǔ)元件包括在具有至少一個(gè)亞光刻尺寸的所述接觸區(qū)域上限定所述元件。
      26.如權(quán)利要求19所述的工藝形成產(chǎn)品,其特征在于,所述產(chǎn)品包括處理器和包括所述相變層的相變存儲(chǔ)器。
      全文摘要
      相變存儲(chǔ)器單元包括半導(dǎo)體主體上相變材料的相變層。硬掩模結(jié)構(gòu)在相變層上形成,且抗蝕掩模在硬掩模結(jié)構(gòu)上形成。硬掩模通過使用抗蝕掩模成形硬掩模結(jié)構(gòu)而形成。相變層使用硬掩模成形??刮g掩模在成形相變層之前被去除。
      文檔編號(hào)H01L45/00GK1925186SQ20061012902
      公開日2007年3月7日 申請(qǐng)日期2006年8月29日 優(yōu)先權(quán)日2005年8月30日
      發(fā)明者M·馬吉斯特雷蒂, P·佩特魯扎 申請(qǐng)人:奧沃尼克斯股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1