專(zhuān)利名稱(chēng)：非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，尤其是一種含有捕獲電子層的 雙字節(jié)非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法。
背景技術(shù)：
通常，用于存儲(chǔ)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器分為揮發(fā)性存儲(chǔ)器和非揮發(fā)性存儲(chǔ)器(nonvolatile memory)，揮發(fā)性存儲(chǔ)器在電源中斷時(shí)易于丟失數(shù)據(jù)，而非 揮發(fā)性存儲(chǔ)器即使在電中斷時(shí)仍可保存數(shù)據(jù)。與其它的非揮發(fā)性存儲(chǔ)技術(shù)(例 如，磁盤(pán)驅(qū)動(dòng)器)相比，非揮發(fā)性半導(dǎo)體存儲(chǔ)器相對(duì)較小，因此，非揮發(fā)性半 導(dǎo)體存儲(chǔ)器已廣泛地應(yīng)用于移動(dòng)通信系統(tǒng)、存儲(chǔ)卡等。圖l所示結(jié)構(gòu)為一種含有捕獲電荷層的非揮發(fā)性存儲(chǔ)器的結(jié)構(gòu)示意圖。如 圖1中所示，在半導(dǎo)體襯底ll中包括第一摻雜區(qū)域12a和第二摻雜區(qū)域12b，分 別為存儲(chǔ)器的源極和漏極區(qū)域，在半導(dǎo)體襯底l 1中第一摻雜區(qū)域12a和第二摻 雜區(qū)域12b之間的區(qū)域?yàn)闇系绤^(qū)域13,在溝道區(qū)域13上形成了柵極結(jié)構(gòu)14。所 述柵極結(jié)構(gòu)14包括在半導(dǎo)體襯底11上順序形成的介質(zhì)層15 -捕獲電荷層16-介質(zhì)層17的三層堆疊結(jié)構(gòu)以及由導(dǎo)電材料形成的柵極18 。當(dāng)施加電壓于此存儲(chǔ)器的柵極與漏/源極區(qū)上以進(jìn)行寫(xiě)入時(shí)，，可以使柵極 一側(cè)的漏極/源極區(qū)具有較高的電壓，而溝道區(qū)域中接近源極/漏極區(qū)域處會(huì)產(chǎn) 生熱電子，而在另一側(cè)的漏極/源極區(qū)的捕獲電荷層中存入電荷，因此，通過(guò) 改變柵極以及漏4及/源才及區(qū)域上所施加的電壓，可以完成一種單存儲(chǔ)單元二位 (2 bits/cell)儲(chǔ)存的非揮發(fā)性存儲(chǔ)器的寫(xiě)入過(guò)程。目前，半導(dǎo)體存儲(chǔ)器件的發(fā)展已經(jīng)集中在增加存儲(chǔ)容量以及寫(xiě)入和擦除 速度上。申請(qǐng)?zhí)枮閡sll/026708的美國(guó)專(zhuān)利申請(qǐng)文件提供一種含有捕獲電荷層
的非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，采用通過(guò)提高溝道電壓激發(fā)二次電荷注入的工藝方法，包括在含有捕獲電子層的非揮發(fā)性存儲(chǔ)器的源極施加正電壓； 在含有捕獲電子層的非揮發(fā)性存儲(chǔ)器的漏極施加正電壓并使漏極電壓高于源 極電壓；將含有捕獲電子層的非揮發(fā)性存儲(chǔ)器的半導(dǎo)體襯底接地；在含有捕 獲電子層的非揮發(fā)性存儲(chǔ)器的柵極施加正電壓。所述柵極電壓為6至12V,源 極電壓為0.5至3V,漏極電壓大于源極電壓加2V。但是，上述非揮發(fā)性半導(dǎo)體 存儲(chǔ)器的寫(xiě)入方法的寫(xiě)入速度較慢。發(fā)明內(nèi)容本發(fā)明解決的問(wèn)題是現(xiàn)有非揮發(fā)性存儲(chǔ)器的寫(xiě)入速度較慢，提供一種非 揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，提高存儲(chǔ)器的寫(xiě)入速度。為解決上述問(wèn)題，本發(fā)明提供一種非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，提供非 揮發(fā)性半導(dǎo)體存儲(chǔ)器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，包括 在非揮發(fā)性存儲(chǔ)器的源極施加第 一 電壓； 在非揮發(fā)性存儲(chǔ)器的漏極施加第二電壓； 將非揮發(fā)性存儲(chǔ)器的半導(dǎo)體襯底施加第三電壓，為負(fù)值； 在非揮發(fā)性存儲(chǔ)器的柵極施加第四電壓。其中，所述第一電壓為0至0.4V,第二電壓為2.5V至6.5V，第三電壓 大于-3V，第四電壓為9V至10V。本發(fā)明還提供一種非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，提供非揮發(fā)性半導(dǎo) 體存儲(chǔ)器陣列，每一個(gè)非揮發(fā)性半導(dǎo)體存儲(chǔ)器包括半導(dǎo)體襯底，依次位于半 導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo) 體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏 極，包括
選取非揮發(fā)性半導(dǎo)體存儲(chǔ)器陣列中的非揮發(fā)性半導(dǎo)體存儲(chǔ)器單元進(jìn)行寫(xiě)入；通過(guò) 一 選定的位線在非揮發(fā)性存儲(chǔ)器單元的源極施加第 一 電壓； 通過(guò)另一選定的位線在非揮發(fā)性存儲(chǔ)器單元的漏極施加第二電壓；對(duì)非揮發(fā)性存儲(chǔ)器單元的半導(dǎo)體襯底施加第三電壓，為負(fù)值；通過(guò)一選定的字線在非揮發(fā)性存儲(chǔ)器單元的柵極施加第四電壓。其中，所述第一電壓為0至0.4V,第二電壓為2.5V至6.5V,第三電壓 大于-3V,第四電壓為9V至10V。與現(xiàn)有技術(shù)相比，本發(fā)明提供的非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，在不改變 原有工藝，不改變?cè)衅骷Y(jié)構(gòu)的基礎(chǔ)上，提高了存儲(chǔ)器的寫(xiě)入速度。


圖1是現(xiàn)有技術(shù)含有捕獲電荷層的非揮發(fā)性存儲(chǔ)器的結(jié)構(gòu)示意圖； 圖2本發(fā)明提供的非揮發(fā)性半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)示意圖；圖；圖4本發(fā)明不同半導(dǎo)體襯底電壓下非揮發(fā)性存儲(chǔ)器的漏極一側(cè)的電子捕 獲層進(jìn)行電子寫(xiě)入時(shí)對(duì)源極一側(cè)的電子捕獲層閾值電壓的影響；圖5對(duì)非揮發(fā)性存儲(chǔ)器陣列進(jìn)行寫(xiě)入時(shí)的示意圖。
具體實(shí)施方式
值，以提高柵極和半導(dǎo)體襯底之間的電壓，從而提高非揮發(fā)性存儲(chǔ)器的寫(xiě)入 速度。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖 對(duì)本發(fā)明的具體實(shí)施方式
#1詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā) 明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不 違背本發(fā)明內(nèi)涵的情況下做類(lèi)似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施 的限制。本發(fā)明提供一種非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，提供非揮發(fā)性半導(dǎo)體存儲(chǔ) 器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì) 層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì) 層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，包括在非揮發(fā)性存儲(chǔ)器的源極施加第 一 電壓； 在非揮發(fā)性存儲(chǔ)器的漏極施加第二電壓；將非揮發(fā)性存儲(chǔ)器的半導(dǎo)體襯底施加第三電壓，為負(fù)值； 在非揮發(fā)性存儲(chǔ)器的柵極施加第四電壓。其中，所述第一電壓為0至0.4V,第二電壓為2.5V至6.5V,第三電壓 大于-3V的負(fù)值，第四電壓為9V至10V。參考附圖2所示，為本發(fā)明提供的非揮發(fā)性半導(dǎo)體存儲(chǔ)器，包括半導(dǎo)體 襯底IOO，位于半導(dǎo)體襯底IOO上的介質(zhì)層130-捕獲電荷層140-介質(zhì)層150 的三層堆疊結(jié)構(gòu)和位于介質(zhì)層130 -捕獲電荷層140 -介質(zhì)層150的三層堆疊 結(jié)構(gòu)上的柵極160,以及半導(dǎo)體襯底100內(nèi)位于介質(zhì)層130-捕獲電荷層140 -介質(zhì)層150的三層堆疊結(jié)構(gòu)兩側(cè)的源極110和漏極120。所述半導(dǎo)體村底100可以包括單晶或者多晶結(jié)構(gòu)的硅或硅鍺(SiGe ),還 可以是含有摻雜離子例如N型或者P型摻雜的硅或者硅鍺，也可以是絕緣體 上硅(SOI )。所述介質(zhì)層130 -捕獲電荷層140 -介質(zhì)層150的三層堆疊結(jié)構(gòu)較好的是 氧化物-氮化物-氧化物層，所述的氧化物層最好的是氧化硅，還可能包括 氮化物例如氮氧化硅以及其它可以?xún)?yōu)化器件性能的摻雜劑，所述的氮化層可 以是富含硅、氮以及其它可以提高器件性能的摻雜劑例如氧等，還可以是氧 化鉿、氧化鋁等，最優(yōu)選的為氮化硅。所述氧化物-氮化物-氧化物層目前 最優(yōu)化的為氧化硅-氮化硅_氧化硅。柵極160可以是包含半導(dǎo)體材料的多層結(jié)構(gòu)，例如硅、鍺、金屬或其組合。源極110和漏極120位于介質(zhì)層130 -捕獲電荷層140 -介質(zhì)層150兩側(cè) 的半導(dǎo)體襯底100內(nèi)，附圖中源極110和漏極120的位置可以互換，其摻雜 離子可以是磷離子、砷離子、硼離子或者銦離子中的一種或者幾種。本發(fā)明 中，源極110和漏極120的摻雜型態(tài)與半導(dǎo)體襯底100的摻雜型態(tài)不同，即 當(dāng)半導(dǎo)體襯底100為n型摻雜時(shí)，源極110以及漏極120為P型摻雜，當(dāng)半 導(dǎo)體襯底100為P型摻雜時(shí)，源極110以及漏極120則為n型摻雜。當(dāng)非揮 發(fā)性半導(dǎo)體存儲(chǔ)器的源極110和漏極120之間存在電壓差時(shí)，半導(dǎo)體襯底100 中源極110和漏極120之間的區(qū)域形成溝道區(qū)域170。半導(dǎo)體存儲(chǔ)器的源極接線端111連接在源極110上，漏極接連端112連接 在漏極120上，襯底接線端113連接在半導(dǎo)體襯底100上，柵極接線端114 連接在柵極160上。所述的非揮發(fā)性存儲(chǔ)器的捕獲電荷層140的兩端都能夠捕獲電子，進(jìn)行 存儲(chǔ)器的寫(xiě)入操作，形成雙字節(jié)非揮發(fā)性存儲(chǔ)器。本發(fā)明僅僅描述對(duì)半導(dǎo)體 存儲(chǔ)器的捕獲電荷層140靠近源極110的一端進(jìn)行寫(xiě)入的工藝。本發(fā)明中，在對(duì)含有的捕獲電荷層140的非揮發(fā)性存儲(chǔ)器進(jìn)行寫(xiě)入時(shí)，
對(duì)非揮發(fā)性存儲(chǔ)器的柵極160施加第四電壓，為柵極電壓Vg;對(duì)半導(dǎo)體襯底 IOO施加第三電壓，為半導(dǎo)體襯底電壓Vb,以打開(kāi)介電層130下方以及源極 110和漏極120之間的溝道區(qū)域170,所述第四電壓為9V至10V,第三電壓 為大于-3V的負(fù)值；接著，對(duì)源極IIO施加第一電壓，為源極電壓Vs,對(duì)漏 極120施加第二電壓，為漏極電壓Vd,以在源極110和漏極120之間的溝道 區(qū)域170產(chǎn)生熱電子，并使熱電子經(jīng)由介電層130注入捕獲電荷層140中， 其中，所述第一電壓為0至0.4V,第二電壓為2.5V至6.5V。由于本發(fā)明對(duì)非揮發(fā)性存儲(chǔ)器的源極和半導(dǎo)體襯底施加負(fù)電壓，因此， 加大了柵極和半導(dǎo)體襯底之間的電壓，柵極和半導(dǎo)體襯底之間較大的電壓差 能夠產(chǎn)生較多的熱電子，并且，加快了熱電子往捕獲電荷層的遷移速度，極 大的加快了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的電子寫(xiě)入速度。參考附圖3所示，為本發(fā)明在保持源極電壓不變的情況下，通過(guò)改變存 儲(chǔ)器的漏極電壓和半導(dǎo)體襯底電壓，非揮發(fā)性半導(dǎo)體存儲(chǔ)器的閾值電壓變化 值，如圖中所示，保持源極電壓Vs為0.3V,在半導(dǎo)體襯底電壓Vb分別為0V， -0.5V, -IV, -1.5V, -2V和-2.5V的情況下，在漏極電壓Vd從2.5V變化到 3.9V的情況下半導(dǎo)體存儲(chǔ)器的閾值電壓，其中，非揮發(fā)性半導(dǎo)體存儲(chǔ)器的柵 極長(zhǎng)度為L(zhǎng)d為130nm,柵極寬度W為105nm。從圖中可以看出，在半導(dǎo)體 襯底電壓Vb為OV的情況下，漏極電壓Vd達(dá)到3.84V附近，半導(dǎo)體器件的 閾值電壓的變化值DVtR才達(dá)到2.5V，在源才及電壓Vs為-2.5V的情況下，漏 極電壓Vd達(dá)到3.45V附近，半導(dǎo)體器件的閾值電壓變化值DVtR就達(dá)到了2.5V時(shí)開(kāi)始寫(xiě)入，則所述非揮發(fā)性半導(dǎo)體存儲(chǔ)器的寫(xiě)入電壓降低了 0.4V。大 大提高了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的寫(xiě)入速度，并提高了寫(xiě)入能力。
參考附圖4所示，為本發(fā)明對(duì)非揮發(fā)性存儲(chǔ)器的漏極一側(cè)的電子捕獲層 進(jìn)行電子寫(xiě)入時(shí)，源極一側(cè)的電子捕獲層的閾值電壓，如附圖4所示，源極電壓Vs為0.3V,半導(dǎo)體襯底電壓Vb分別為0V, -0.5V, -IV， -1.5V, -2V 和-2.5V的情況下，當(dāng)漏4及一側(cè)的電子捕獲層閾值電壓變化值DVtR增加時(shí)， 源極一側(cè)的電子捕獲層的閾值電壓，其中非揮發(fā)性存儲(chǔ)器的柵極電壓Vg為 7.5+Vti,其中Vti為初始閾值電壓值，也就是還沒(méi)有開(kāi)始進(jìn)行寫(xiě)入時(shí)的閾值 電壓值，非揮發(fā)性存儲(chǔ)器的漏極電壓Vd為2.5至6.5伏。從圖中可以看出， 進(jìn)行寫(xiě)入操作時(shí)，隨著漏極一側(cè)的電子捕獲層闞值電壓變化值DVtR達(dá)到2.5V 時(shí)，源極一側(cè)的電子捕獲層的閾值電壓DVt也隨之變化，雖然半導(dǎo)體襯底電 壓Vb為負(fù)值時(shí)源極一側(cè)的電子捕獲層的閾值電壓變化值較半導(dǎo)體襯底電壓 Vb為0時(shí)源極一側(cè)的電子捕獲層的閾值電壓變化值大，但是，源極一側(cè)的電 子捕獲層的閾值電壓變化值DVt也基本上都小于0.5V,這在器件設(shè)計(jì)上是允 許的。本發(fā)明還提供一種非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，提供非揮發(fā)性半導(dǎo) 體存儲(chǔ)器陣列，每一個(gè)非揮發(fā)性半導(dǎo)體存儲(chǔ)器包括半導(dǎo)體襯底，依次位于半 導(dǎo)體村底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo) 體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏 極，包括通過(guò)一選定的位線在非揮發(fā)性存儲(chǔ)器單元的源極施加第一電壓；通過(guò)另一選定的位線在非揮發(fā)性存儲(chǔ)器單元的漏極施加第二電壓; 對(duì)非揮發(fā)性存儲(chǔ)器單元的半導(dǎo)體襯底施加第三電壓，為負(fù)值； 通過(guò)一選定的字線在非揮發(fā)性存儲(chǔ)器單元的柵極施加第四電壓。 所述第一電壓為源4及電壓Vs,第二電壓為漏極電壓Vd,第三電壓為半導(dǎo)體襯底電壓Vb,第四電壓為柵極電壓Vg。參考附圖5所示，選定非揮發(fā)性存儲(chǔ)器單元200進(jìn)行寫(xiě)入，其中301至 307為晶體管，通過(guò)對(duì)晶體管301至307的柵極加壓，即可開(kāi)啟晶體管301至 307,進(jìn)而通過(guò)對(duì)晶體管301至307的漏極加壓，將晶體管漏極上的電壓轉(zhuǎn)加 到它的源極所對(duì)應(yīng)的位線上來(lái)。接線端401連接晶體管301至307的漏極，并通過(guò)晶體管301至307的 漏極將接線端401的電壓施加在非揮發(fā)性半導(dǎo)體存儲(chǔ)器陣列中各個(gè)存儲(chǔ)器單 元的漏極，因此，接線端401的電壓相當(dāng)于非揮發(fā)性存儲(chǔ)器單元200的漏極 電壓Vd，本發(fā)明中，優(yōu)選的Vd為2.5至6.5V;接線端404連接晶體管301 至307的源極，并通過(guò)晶體管301至307的源極將接線端404的電壓施加在 非揮發(fā)性半導(dǎo)體存儲(chǔ)器陣列中各個(gè)存儲(chǔ)器單元的源極，因此，接線端401的 電壓相當(dāng)于非揮發(fā)性存儲(chǔ)器單元200的源極電壓Vs，本發(fā)明中，Vs為0至 0.4V;接線端402和403為字線，連接在非揮發(fā)性半導(dǎo)體存儲(chǔ)器陣列中各個(gè) 存儲(chǔ)器單元的柵極，所施加的柵極電壓Vg為9至10V,接線端405和406直加的半導(dǎo)體襯底電壓Vb為0至-0.3V。對(duì)所選定非揮發(fā)性存儲(chǔ)器單元200進(jìn)行寫(xiě)入時(shí)，首先在晶體管302以及 晶體管305的的柵極施加9至10V的電壓，保證晶體管302和晶體管305開(kāi) 啟，然后在接線端401加2.5至6.5V的電壓，并在接線端402施加9至10V 的電壓，在接線端405施加大于-0.3V的負(fù)電壓，在接線端404施加0至0.4V 的電壓，即可對(duì)非揮發(fā)性存儲(chǔ)器單元200進(jìn)行寫(xiě)八。
雖然本發(fā)明己以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改， 因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，提供非揮發(fā)性半導(dǎo)體存儲(chǔ)器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，其特征在于，包括在非揮發(fā)性存儲(chǔ)器的源極施加第一電壓；在非揮發(fā)性存儲(chǔ)器的漏極施加第二電壓；將非揮發(fā)性存儲(chǔ)器的半導(dǎo)體襯底施加第三電壓，為負(fù)值；在非揮發(fā)性存儲(chǔ)器的柵極施加第四電壓。
2. 根據(jù)權(quán)利要求1所述非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，其特征在于，所述 第三電壓大于-3V。
3. 根據(jù)權(quán)利要求1所述非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，其特征在于，所述 第一電壓為0至0.4V。
4. 根據(jù)權(quán)利要求1所述非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，其特征在于，所述 第二電壓為2.5V至15V。
5. 根據(jù)權(quán)利要求1所述非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，其特征在于，所述 第四電壓為9V至IOV。
6. —種非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，提供非揮發(fā)性半導(dǎo)體存儲(chǔ)器陣 列，每一個(gè)非揮發(fā)性半導(dǎo)體存儲(chǔ)器包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上 的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位 于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，其特征在 于，包括入；通過(guò)一選定的位線在非揮發(fā)性存儲(chǔ)器單元的源極施加第一電壓； 通過(guò)另一選定的位線在非揮發(fā)性存儲(chǔ)器單元的漏極施加第二電壓；對(duì)非揮發(fā)性存儲(chǔ)器單元的半導(dǎo)體襯底施加第三電壓，為負(fù)值；通過(guò)一選定的字線在非揮發(fā)性存儲(chǔ)器單元的柵極施加第四電壓。
7. 根據(jù)權(quán)利要求6所述非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，其特征在于， 所述第三電壓大于-3V。
8. 根據(jù)權(quán)利要求6所述非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，其特征在于， 所述第一電壓為0至0.4V。
9. 根據(jù)權(quán)利要求6所述非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，其特征在于, 所述第二電壓為2.5V至15V。
10. 根據(jù)權(quán)利要求6所述非揮發(fā)性存儲(chǔ)器陣列的寫(xiě)入方法，其特征在于, 所述第四電壓為9V至IOV。
全文摘要
一種非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，提供非揮發(fā)性半導(dǎo)體存儲(chǔ)器，包括半導(dǎo)體襯底，依次位于半導(dǎo)體襯底上的介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)和柵極，以及半導(dǎo)體襯底內(nèi)位于介質(zhì)層-捕獲電荷層-介質(zhì)層三層堆疊結(jié)構(gòu)兩側(cè)的源極和漏極，包括在非揮發(fā)性存儲(chǔ)器的源極施加第一電壓；在非揮發(fā)性存儲(chǔ)器的漏極施加第二電壓；將非揮發(fā)性存儲(chǔ)器的半導(dǎo)體襯底施加第三電壓，為負(fù)值；在非揮發(fā)性存儲(chǔ)器的柵極施加第四電壓。本發(fā)明提供的非揮發(fā)性存儲(chǔ)器的寫(xiě)入方法，提高了存儲(chǔ)器的寫(xiě)入速度。
文檔編號(hào)H01L27/115GK101211925SQ200610148200
公開(kāi)日2008年7月2日 申請(qǐng)日期2006年12月28日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者劉鑒常, 繆威權(quán), 燦 鐘, 陳良成 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司