專利名稱：形成納米單晶硅的方法和非揮發(fā)性半導體存儲器制造方法
技術領域：
本發(fā)明涉及形成納米單晶硅層的方法和制造半導體器件的方法。具體地 說，本發(fā)明涉及在絕緣襯底上外延生長納米單晶硅層的方法和制造含有納米 單晶硅浮柵的非揮發(fā)性半導體存儲器的方法。
背景技術：
非揮發(fā)性存儲器例如可擦除可編程只讀存儲器(electrically programmable read-only memory, EPROM)、電可擦可編程只讀存儲器(electrically-erasable programmable read-only memory ， EEPROM)以及快閃存儲器(flash memory )
目前廣泛用做計算機系統(tǒng)的數據存儲器件。這些非揮發(fā)性存儲器通常包括大 量具有電學絕緣性能的柵極，也就是通常所說的浮柵。納米單晶硅浮柵由于 快速編程能力、低耗電性、高耐受性和較高的密度一致性受到了廣泛的關注。
由于納米單晶硅優(yōu)越的物理性能如電子封閉(electron confinement)、光 致發(fā)光和電子發(fā)射等性能，其制備方法也得到了一定的發(fā)展。如公開號為 US20050048796的美國專利申請?zhí)峁┝?一種形成納米單晶硅的工藝。具體的工 藝步驟為第一步，用氫原子團對基體表面進行處理，所述的氬原子團是通 過對氫氣進行等離子體沉積得到的；第二步，通過含有硅的氣體的熱化學反 應沉積晶粒尺寸在10nm以下的單晶硅，所述的含有硅的氣體可以是SiH4或者 Si2仏與氫氣的混合氣體；第三步，通過使用氧氣、氧原子或者氮原子中的一 種，將單晶硅原子用氧原子或者氮原子連接起來。上述的三個步驟可以循環(huán) 進行，直到達到設定的納米單晶硅的厚度。但是上述方法很難控制每一個納 米單晶硅晶粒的尺寸，也難以控制形成的納米單晶硅的數量。
比4交常見的另一種形成納米單晶硅的方法是退火處理法，主要是采用高
化學當量的非晶氮化硅膜沉積形成納米單晶硅顆粒。如美國專利號為6774061 的專利方案提供了一種形成納米單晶硅的方法，具體的工藝為在硅基體上 形成二氧化硅層；在二氧化硅層上形成一個曝光的掩膜層；在掩膜層上形成 至少一個開口 ；通過掩膜層上所述的至少一個開口將硅離子植入二氧化硅層， 離子植入的能量在O.l 7keV;在700到800。C的情況下對半導體基體進行退火 處理，使植入的硅離子變成有序分布的的納米單晶硅。但是本方法也很難控 制每一個納米單晶硅晶粒的尺寸，也難以控制形成的納米單晶硅的數量。
由于上述形成納米單晶硅的方法不能有效控制納米單晶硅的數量、尺寸 和形狀，因此，在使用上述方法制備的納米單晶硅作為非揮發(fā)性存儲器的浮 柵時，存儲器的編程速度和數據保持能力很難同時得到提高。

發(fā)明內容
本發(fā)明解決的問題是針對現有技術中納米單晶硅的形成工藝的缺陷，提 供一種納米單晶硅形成方法，這種方法能夠有效控制形成的納米單晶硅晶粒 的數量和尺寸。本發(fā)明還提供了含有納米單晶硅浮柵的非揮發(fā)性半導體存儲 器的方法。
本發(fā)明是通過下面的技術方案來實現的 一種納米單晶硅的形成方法， 具體的工藝步驟為
在半導體基體上形成富硅介質薄膜層； 將硅離子植入富硅介質薄膜層；
對半導體基體進行退火處理，在富硅介質薄膜層中形成納米單晶硅。
所述的半導體基體可以是硅或者絕緣體上硅(SOI )。
所述的富硅介質薄膜層可以是富硅氧化物SiOx (0<X<2)或者富硅氮氧 化物SiOxNy ( 0<X<1、 0<Y<1 )。
所述的富硅介質薄膜層的折射率為1.48至1.98。
硅離子植入時采用離子垂直植入的方式，環(huán)境中的硅離子的密度為lx
1014至x 10"個/cm2,比較優(yōu)選的是4x 1015至1 x 10"個/cm2,離子植入的 能量為50至300keV,比較優(yōu)選的是100至120keV。
對半導體基體在NH3、 N2、 Fb或者Ar氛圍下進行退火處理，退火溫度在 700到IOO(TC之間，可使富硅介質層中的原子分解成納米單晶Si和硅的氧化 物或者硅的氮氧化物的形式。
根據所采用的富硅介質中硅原子含量的不同，以及植入的硅離子密度的 不同，退火后形成的納米單晶硅原子的密度在lxl010/cm2至lxl0"/cm2之間, 微粒直徑在1至10nm之間。
對半導體基體進行退火處理的溫度應該嚴格控制在700至IOO(TC之間，
在上述的溫度范圍較易形成納米單晶硅且有較低的熱預算。
另 一方面，本發(fā)明提供了含有納米單晶硅浮柵的非揮發(fā)性半導體存儲器 的方法，本方法包括下列步驟
在半導體基體上形成溝槽隔離結構； 在基體上形成一氧化層；
在上述氧化層上形成多晶硅層和納米單晶硅浮柵； 刻蝕上述多晶硅層、納米單晶硅浮柵和氧化層形成控制門； 在半導體基體中形成漏源區(qū)； 在控制門上形成氮化物或者氮氧化物隔離層； 在隔離層上沉積層間導電層，并形成連接存儲器內電路的觸點。 上述的氧化層為隧道門氧化層，所述氧化物材料為氮氣化硅(SiON)、富 硅氧化物(SRO)、 Hf02、 Al2Cb或者SiN。
上述在氧化層上形成多晶硅層和納米單晶硅浮柵的工藝方法為
在所述氧化層上沉積富硅介質薄膜； 在富硅介質薄膜層上沉積多晶硅層； 將硅離子通過多晶硅層植入富硅介質薄膜層；
對半導體基體進行退火處理，在富硅介質薄膜層中形成納米單晶硅。 所述的富硅介質薄膜層可以是富硅氧化物SiOx (0<X<2)或者富硅氮氧 化物SiOxNy ( 0<X<1、 0<Y<1 )。
所述的富硅介質薄膜層的折射率為1.48至1.98，優(yōu)選的折射率為1.58至
1.80。
上述硅離子植入時環(huán)境中的硅離子的密度為lxio"至lxio"個/cm2， 較好的是4 x 1015至1 x 10"個/cm2。
上述硅離子植入的能量為50至300keV，較好的是100至120keV。
根據權利要求20所述的所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的方法，其特征在于，硅離子植入的能量為。
對半導體基體進行退火處理的退火溫度為700至1000°C。
對半導體基體進行退火處理后在富硅介質薄膜層中形成納米單晶硅原子 的密度為lxl010/cm2至lxlOl2/cm2。
晶硅層、納米單晶硅浮柵和氧化層形成控制門的工藝為在多晶硅層上沉積 氮氧化硅抗反射介電覆膜，并噴涂光刻膠、曝光和顯影，定義出控制門的位 置，然后清除控制門之外的氮氧化硅抗反射介電覆膜層、多晶硅層、富硅介 質薄膜層和隧道門氧化層。
形成控制門后，每一控制門中包含的每一納米單晶硅浮柵內含有的納米 單晶硅粒子的數量為至100,粒子直徑為lnm至10nm。
上述含有納米單晶硅浮柵的非揮發(fā)性半導體存儲器的方法，形成的隔離 層為氮化物或者氮氧化物。
上述含有納米單晶石圭浮4冊的非揮發(fā)性半導體存卩諸器的方法，所述的層間
介電層為高密度等離子體磷硅玻璃(HDPPSG)或者硼磷硅玻璃(BPSG)。
上述含有納米單晶硅浮柵的非揮發(fā)性半導體存儲器的方法，所述的觸點 為金屬鴒或者多晶硅。
與現有技術相比，本發(fā)明具有以下優(yōu)點
1、 本發(fā)明提供的納米單晶硅的形成方法，由于采用的富硅介質薄膜中硅 原子的數量可以通過調整形成富硅介質薄膜的工藝參數進行控制，而且隨后 在富硅介質薄膜中植入硅離子，植入的硅離子的密度也可以通過調節(jié)植入硅 離子時環(huán)境中硅離子的密度確定，因此，采用本發(fā)明提供的納米單晶硅的形 成方法生成的納米單晶硅原子的數量較多，密度在lxl01() /cm2至lxlOl2/cm2 之間，并且納米微粒的數量可以進行控制，同時，生長的納米單晶硅直徑在l 至10nm之間，形狀為圓球狀。
2、 本發(fā)明在700到IOO(TC的溫度范圍內進行退火，相對于現有技術中退 火溫度必須大于1050。C的工藝，退火溫度明顯降低，具有較低的熱預算，降 低了對能源的消耗和生產成本；并且，由于退火之前富硅介質薄膜中硅原子 的含量較高，在本發(fā)明的溫度范圍內即可容易的形成納米單晶硅。
3 、用本發(fā)明提供的方法制備的納米單晶硅浮柵具有納米單晶硅晶粒的尺 寸易于控制、密度高等優(yōu)點，并且數據存儲量大，數據在在斷電情況下不會丟失。


圖1是本發(fā)明提供的納米單晶硅的形成方法中半導體基體表面形成富硅 介質薄膜層的剖面結構示意圖。
圖2本發(fā)明提供的納米單晶硅的形成方法中硅離子植入富硅介質薄膜層 之后半導體基體的剖面結構示意圖。
圖3本發(fā)明提供的納米單晶硅的形成方法中半導體基體退火之后富硅介 質薄膜層中形成納米單晶硅的剖面結構示意圖。
緣隔離層之后的剖面結構示意圖。
圖5本發(fā)明提供的非揮發(fā)性半導體存儲器形成方法中半導體基體表面形 成高K值隧道門氧化層之后的剖面結構示意圖。
成富硅介質薄膜層、多晶硅氧化層、并植入硅離子時的剖面結構示意圖。
圖7本發(fā)明提供的非揮發(fā)性半導體存儲器形成方法中半導體基體中富硅 介質薄膜層內退火形成納米單晶硅的剖面結構示意圖。
圖8本發(fā)明提供的非揮發(fā)性半導體存儲器形成方法中刻蝕多晶硅層、納 米單晶硅浮柵和氧化層形成控制門后的剖面結構示意圖。
圖9本發(fā)明提供的非揮發(fā)性半導體存儲器形成方法中在半導體基體中形 成漏源區(qū)后的剖面結構示意圖。
圖IO本發(fā)明提供的非揮發(fā)性半導體存儲器形成方法中形成氮化物或者氮 氧化物隔離區(qū)后的剖面結構示意圖。
圖11本發(fā)明提供的非揮發(fā)性半導體存儲器形成方法中形成層間導電層和 觸點后的剖面結構示意圖。
具體實施例方式
下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。 實施例1
本發(fā)明提供了一種納米單晶硅的形成方法，具體的工藝步驟為l)在半 導體基體上形成富硅介質薄膜層；2)將硅離子植入富硅介質薄膜層；3)對
半導體基體進行退火處理。
參考圖1所示，為在半導體基體101上形成富硅介質薄膜層102后的剖 面結構示意圖。圖1中所示的半導體基體101為硅，還可以使用絕緣體上硅 (SOI)作為半導體基體101。圖1中所示的的富硅介質薄膜層102可以是富 硅氧化物SiOx (0<X<2)或者富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 )。所述 的富硅氧化物SiOx (0<X<2)以及富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 ) 中硅原子的含量可以根據需要通過控制富硅介質薄膜層102的生成工藝進行 控制。
本發(fā)明中富硅氧化物SiOx (0<X<2)的形成工藝可以通過本領域技術人 員公知的任何方法制備。作為一種優(yōu)選的實施方式，本發(fā)明給出一種富硅氧 化物SiOx (0<X<2)薄膜層的形成工藝。
采用N20和SiH4做為反應原料沉積富硅氧化物SiOx ( 0<X<2 )介質薄膜 層，化學反應的總反應式為
SiH4+N20 — SiOx + H2+ H20+ 4軍發(fā)性物質
上述反應可以在等離子體氛圍以及N2、 He或者Ar氣氛下進行。所述的 等離子體氛圍包括硅離子(Si+)、氫離子(H+)、以及氧離子(0—)或者電子 氛圍等。使用本領域技術人員熟知的現有等離子增強化學氣相沉積設備 (PECVD)，在N2氛圍中，將硅基體放置在反應室內，同時保持反應室中N2 的流量在400至2000sccm的條件下，通入300至1200sccm的N20氣體和50 至200sccm的SiH4氣體，在反應室內的壓力(pressure )為1.0至5torr,射頻 功率為50至250瓦(watt),溫度為300至400。C的情況下，反應1至20秒 (sec )即可生成富硅氧化物SiOx薄膜層。
采用上述的方法制備的富硅氧化物SiOx (0<X<2)介質薄膜層的折射率 為1.48至1.98，比較優(yōu)選的范圍為1.58至1.80。折射率的大小反映了富硅介
質中硅原子的濃度大小，一4殳情況下，富硅介質中石圭的濃度越大，薄膜的折 射率就越高。
在一個比較優(yōu)選的實施例中，采用等離子增強化學氣相沉積設備，將硅
基體放置在反應室內，在N2氛圍中，保持反應室中通入N2的流量為1600sccm 的情況下，通入的N20的流量為70sccm, SiH4的流量為115sccm，在反應室 內的壓力為5torr,射頻功率為135watt,溫度為400。C的條件下反應15sec。 制備的富硅氧化物SiOx薄膜層的折射率為1.80。
本發(fā)明中富硅氮氧化物SiOxNy (0<X<1、 0<Y<1)介質薄膜層的形成工 藝也可以通過本領域技術人員公知的任何方法制備。作為一種優(yōu)選的實施方 式，本發(fā)明給出一種富硅氮氧化物SiOxNy (0<X<1、 0〈Y〈1)介質薄膜層的
形成工藝。
當采用的富硅介質薄膜層為富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 )介 質薄膜層時， 一般采用N20和SiH4做為反應原料，化學反應的總反應式為
SiH4+N20^ SiOxNY+H2+H20+揮發(fā)性物質
上述反應可以在N2、 He或者Ar氣氛下進行。使用本領域技術人員熟知 的現有等離子增強化學氣相沉積設備，在Ar氣氛下，將硅基體放置在反應室 內，同時保持反應室中Ar的流量為3000至5000sccm的條件下，通入50至 150sccm的N20和50至200sccm的SiH4，在反應室內的壓力為2.0至10torr， 射頻功率為go至230瓦的條件下，溫度為300至400。C的情況下反應1至 20sec，即可生成富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 )介質薄膜層。
采用上述的方法制備的富硅氮氧化物SiOxNy (0<X<1、 0<Y<1)介質薄 膜層的折射率為1.48至1.98,比較優(yōu)選的范圍為1.58至1.80。
在一個比較優(yōu)選的實施例中，采用等離子增強化學氣相沉積設備，反室
中通入N2的流量為3 800sccm,通入的N20的流量為70sccm, SiH4的流量為 115sccm,在反應室內的壓力為5torr，射頻功率為135watt,溫度為40(TC的 條件下反應15sec,生成的富硅氮氧化物介質薄膜層的折射率為1.60。
本發(fā)明所提供的富硅介質薄膜層中硅的濃度就越大，有助于控制后形成 的納米單晶硅中硅原子的密度。
參考圖2所示，將硅離子直接植入富硅介質薄膜層102。硅離子植入時可 以離子采用垂直植入的方式，環(huán)境中的硅離子的密度為lxlO"至lxio"個 /cm2，比較優(yōu)選的是4 x 1015至1 x 10'6個/cm2,離子植入的能量為50至300keV, 比較優(yōu)選的是100至120keV。
將硅離子植入富硅介質薄膜層，可以使富硅介質薄膜層中硅的含量變的 更高，并且采用離子注入的方式可以更好的控制植入的硅離子的含量，使隨 后在富硅介質薄膜層中形成的納米單晶硅的數量得到有效的控制。
參考圖3所示，對半導體基體101為700至IOO(TC進行退火處理，可在 富硅介質薄膜層102內生成數量、尺寸和形狀都可控的納米單晶硅103。
在一個具體實施例中，對半導體基體在NH3、 N2、 H2或者Ar氣氛圍下進 行退火處理，退火溫度為700至IOO(TC，使富硅介質薄膜層中的富硅氧化物 或者富硅氮氧化物原子即可分解成尺寸、形狀和數量都可控的納米單晶硅和 硅氧化物SiOx (或者SiOxNy)，其中納米單晶硅原子的密度為lxlO"Vcr^至 lxlOl2/cm2。從圖3中可以看出，退火后，納米單晶硅原子在富硅介質薄膜層 中均勻分布，形狀為圓球狀，硅原子直徑為1至10nm。
對半導體基體進行退火處理的溫度應該保持為700到1000。C,相對于現 有技術中退火溫度必須大于1050。C的工藝，退火溫度明顯降低。這是由于本 發(fā)明首先采用了富硅介質薄膜，薄膜中含有硅原子的含量較高，隨后又通過 離子植入工藝植入數量可控的硅離子，因此，富硅介質薄膜中的硅離子含量 變的更高，在700至1000。C退火之后，即可容易的形成納米單晶珪，并且可 以容易的控制納米單晶硅的數量、形狀和尺寸。
本發(fā)明采用比較低的退火溫度，具有較低的熱預算，降低了對能源的消 耗和生產成本。
上述方法制備的納米單晶硅可以用作非揮發(fā)性存儲器件的浮柵，也可以 用于制作納米發(fā)光器件的有源層。
實施例2
本發(fā)明提供了含有納米單晶硅浮柵的非揮發(fā)性半導體存儲器的方法，本 方法包括下列步驟在半導體基體上形成溝槽隔離結構；在基體上形成一氧 化層；在上述氧化層上形成多晶硅層和納米單晶硅浮柵；在半導體基片上形 成控制門；在半導體基體中形成漏源區(qū)；形成氮化物或者氮氧化物隔離區(qū)； 沉積層間導電層，并形成觸點。
以P型半導體基體為例，并參考圖4,對半導體基體201表面進行清潔之 后，在基體201內采用淺溝槽隔離(STI)技術形成隔離溝槽202,形成隔離 溝槽202的技術可以是本領域技術人員熟知的現有技術。
參考圖5，在半導體基體201上形成一氧化層203,所述的氧化層203為 隧道門氧化物，所述的隧道門氧化物可以是氮氧化硅(SiON)、富硅氧化物 (SRO)、 Hf02、 Al2()3或者SiN，沉積上述隧道門氧化物的技術為本領域技術 人員熟知的現有技術。
參考圖6和圖7，在氧化層203上形成多晶硅層和納米單晶硅浮柵。形成 多晶硅層和納米單晶硅浮柵的工藝步驟包括在氧化層203上沉積富硅介質 薄膜層204;在富硅介質薄膜層204上沉積多晶硅層205;將硅離子通過多晶 硅層205植入富硅介質薄膜層204;對半導體基體201進行退火處理，富硅介 質薄膜層204中形成均勻分布的納米單晶硅206，即可作為浮柵使用。
參考圖6，在氧化層203上沉積富硅介質薄膜層204,所述的富硅介質薄
膜層204可以是富硅氧化物SiOx( 0<X<2 )或者富硅氮氧化物SiOxNy( 0<X<1、 0<Y<1 )，富硅氧化物以及富硅氮氧化物的制備方法與本發(fā)明實施例1納米單 晶硅的形成方法中沉積富硅介質薄膜層的方法相同。生成的富硅介質薄膜層 204的厚度在1.5nm至50nm之間。
然后在富硅介質薄膜層204上沉積多晶硅層205，所述的多晶硅層205的 厚度在10至200nm之間，在非揮發(fā)性半導體存儲器中作為控制門電極使用。 沉積多晶硅層205的工藝方法為本領域技術人員熟知的低壓化學氣相沉積法 (LPCVD )。
然后，通過所述的多晶硅層205將硅離子植入所述的富硅介質薄膜層204。 硅離子植入時采用離子垂直植入的方式，環(huán)境中的硅離子的密度為lxlO"至 10x 10'5個/cm2,比較優(yōu)選的是lxl0'6至4xl0"個/cm2,離子植入的能量為 50至300keV，比較優(yōu)選的是120keV。根據需要，可以控制離子植入時硅離 子的含量和離子植入的能量，控制植入富硅介質薄膜層204的硅離子的數量。
將硅離子植入富硅介質薄膜層，可以使富硅介質薄膜層中硅的含量變的 更高，并且采用離子注入的方式可以更好的控制硅離子的含量，使隨后在富 硅介質層中形成的納米單晶硅的數量得到有效的控制。
參考圖7，對半導體基體201進行退火處理，退火后，富硅介質薄膜層 204內生成納米單晶硅206。含有均勻分布的納米單晶硅206的富硅介質薄膜 層204即可作為非揮發(fā)性半導體存儲器的浮柵。
在對半導體基體201進行退火處理的工藝是將半導體基體201在NH3、 N2、 112或者Ar氛圍下進行的，退火溫度在700至IOO(TC之間。
進行退火處理之后，使得使富硅介質薄膜層204中過量的硅原子以及通 過離子植入方法植入的硅離子轉換成納米單晶硅206和硅氧化物SiOx (或者
SiOxNy )。由于富硅介質薄膜層204中的硅原子以及植入的硅離子的數量都可
通過控制制備的工藝參數進行控制，因此，形成的納米單晶硅粒子的數量可 控。同時，采用本方法形成的納米單晶硅粒子的形狀和尺寸可也控。本發(fā)明
提供的納米單晶硅浮柵中硅原子的密度在lxl0,cn^至lxlO力cn^之間，粒子 直徑在l至10nm之間，形狀為圓球狀。
參考圖8，刻蝕上述多晶硅層205、納米單晶硅浮柵和氧化層203形成控 制門。形成控制門的方法為本領域技術人員熟知的現有技術。本實施例中， 給出一個比較優(yōu)選的技術方案在多晶硅層205上沉積氮氧化硅(SiON )抗 反射介電覆膜(DARC)層(圖中未示出)，作為隨后步驟的保護層，沉積氮 氧化硅抗反射介電覆膜層的方法為普通的等離子增強化學氣相沉積法 (PECVD);在氮氧化硅抗反射介電覆膜層上噴涂光刻膠，根據設計好的控制 門的圖案進行光刻膠的曝光和顯影，定義出控制門的位置，然后通過化學刻 蝕的方法清除控制門之外的氮氧化硅抗反射介電覆膜層、多晶硅層205、納米 單晶硅浮柵和氧化層203,形成如圖8所示的控制門，所述的納米單晶硅浮柵 為含有納米單晶硅206的富硅介質薄膜層204。所述每一控制門中包含的每一 納米單晶硅浮柵內含有的納米單晶硅粒子的數量在1至100之間，粒子直徑 在lnm至10nm之間。
參考圖9，在半導體基體201中形成漏源區(qū)207。本發(fā)明采用植入工藝進 行源極或者漏極的摻雜工藝，形成漏源區(qū)207。在一個實施例中，半導體基體 201選用p型硅，因此，對源極和漏極進行N型4參雜植入。
參考圖10,在控制門上形成隔離層208。所述的隔離層為氮化物或者氮 氧化物，這層隔離層208在隨后的層間介電層的刻蝕工藝中作為刻蝕停止層 起到保護柵極結構的作用。
參考圖11,在隔離層208上沉積層間導電層209,并形成連接存儲器內
電路的觸點210。在所述隔離層208上沉積層間介電層209，所述的層間介電 層為高密度等離子體磷珪玻璃(HDP PSG )或者硼磷石圭玻璃(BPSG )，上述 層間介電層的沉積方法可以使用現有技術，在本發(fā)明的 一個實施例中可以采 用次大氣壓氣相沉積法(SACVD)制備。然后，在層間介電層內通過刻蝕的 方法形成溝槽，并在溝槽內沉積觸點材料，并采用化學機械拋光的方法拋光 層間介電層和觸點材料。所述的觸點為金屬鎮(zhèn)或者多晶硅(poly silicon),在 電路中起到導通電路的作用。
雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本 領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改， 因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1、一種納米單晶硅的形成方法，其特征在于，包括如下工藝步驟在半導體基體上形成富硅介質薄膜層；將硅離子植入富硅介質薄膜層；對半導體基體進行退火處理，在富硅介質薄膜層中形成納米單晶硅。
2、 根據權利要求l所述的納米單晶硅的形成方法，其特征在于，所述 的半導體基體為硅或者絕緣體上硅。
3、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，所述 的富硅介質薄膜層為富硅氧化物SiOx (0<X<2)或者富硅氮氧化物SiOxNy(0<X<1、 0<Y<1 )。
4、 根據權利要求1或者3所述的納米單晶硅的形成方法，其特征在于， 所述的富硅介質薄膜層的折射率為1.48至1.98。
5、 根據權利要求4所述的納米單晶硅的形成方法，其特征在于，所述 的富硅介質薄膜層的折射率為1.58至1.80。
6、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，硅離 子植入時環(huán)境中的硅離子的密度為1 x 1014至1 x 10"個/cm2。
7、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，硅離 子植入時環(huán)境中的硅離子的密度為4x 1015至1 x 10"個/cm2。
8、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，硅離 子才直入的能量為50至300keV。
9、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，硅離 子植入的能量為100至120keV。
10、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，退火 溫度為700至IOO(TC。
11、 根據權利要求1所述的納米單晶硅的形成方法，其特征在于，退火 后在富硅介質薄膜層中形成納米單晶硅原子直徑為1至10nm。
12、 一種含有納米單晶硅浮柵的非揮發(fā)性半導體存儲器的制造方法，其 特征在于，包括如下工藝步驟在半導體基體上形成溝槽隔離結構； 在基體上形成一氧化層；在上述氧化層上形成多晶硅層和納米單晶硅浮柵；刻蝕上述多晶硅層、納米單晶硅浮柵和氧化層形成控制門；在半導體基體中形成漏源區(qū)；在控制門上形成氮化物或者氮氧化物隔離層；在隔離層上沉積層間導電層，并形成連接存儲器內電路的觸點。
13、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的氧化層材料為氮氧化硅(SiON)、富硅 氧化物(SRO)、 Hf02、 Al203或者SiN。
14、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的在氧化層上形成多晶硅層和納米單晶 硅浮柵的工藝方法為在所述氧化層上沉積富硅介質薄膜層； 在富硅介質薄膜層上沉積多晶硅層； 將硅離子通過多晶硅層植入富硅介質薄膜層； 對半導體基體進行退火處理，在富硅介質薄膜層中形成納米單晶硅。
15、 根據權利要求14所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的富硅介質薄膜層為富硅氧化物SiOx(0<X<2)或者富珪氮氧化物SiOxNy (0<X<1、 0<Y<1 )。
16、 根據權利要求14或者15所述的含有納米單晶硅浮柵的非揮發(fā)性半 導體存儲器的制造方法，其特征在于，所述的富硅介質薄膜層的折射率為1.48 至1.98。
17、 根據權利要求16所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的富硅介質薄膜層的折射率為1.58至1.80。
18、 根據權利要求14所述的所述的含有納米單晶硅浮柵的非揮發(fā)性半 導體存儲器的制造方法，其特征在于，硅離子植入時環(huán)境中的硅離子的密度 為1 x 1014至1 x 10'6個/cm2。
19、 根據權利要求14所述的所述的含有納米單晶硅浮柵的非揮發(fā)性半 導體存儲器的制造方法，其特征在于，硅離子植入時環(huán)境中的硅離子的密度 為4x 1015至1 x 10"個/cm2。
20、 根據權利要求14所述的所述的含有納米單晶硅浮柵的非揮發(fā)性半 導體存儲器的制造方法，其特征在于，硅離子植入的能量為50至300keV。
21、 根據權利要求20所述的所述的含有納米單晶硅浮柵的非揮發(fā)性半 導體存儲器的制造方法，其特征在于，硅離子植入的能量為100至120keV。
22、 根據權利要求14所述的所述的含有納米單晶硅浮柵的非揮發(fā)性半 導體存儲器的制造方法，其特征在于，退火溫度為700至IOO(TC。
23、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，刻蝕上述多晶硅層、納米單晶硅浮柵和氧化 層形成控制門的工藝為在多晶硅層上沉積氮氧化硅抗反射介電覆膜，并噴 涂光刻膠、曝光和顯影，定義出控制門的位置，然后清除控制門之外的氮氧 化硅抗反射介電覆膜層、多晶硅層、富硅介質薄膜層和隧道門氧化層。
24、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，每一控制門中包含的每一納米單晶硅浮柵內 含有的納米單晶硅粒子的數量為1至100，粒子直徑為lnm至10nm。
25、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的隔離層為氮化物或者氮氧化物。
26、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的層間介電層為高密度等離子體磷硅玻 璃或者硼磷硅玻璃。
27、 根據權利要求12所述的含有納米單晶硅浮柵的非揮發(fā)性半導體存 儲器的制造方法，其特征在于，所述的觸點為金屬鎢或者多晶硅。
全文摘要
一種納米單晶硅的形成方法，包括如下工藝步驟在半導體基體上形成富硅介質薄膜層；將硅離子植入富硅介質薄膜層；對半導體基體進行退火處理，在富硅介質薄膜層中形成納米單晶硅。所述富硅介質薄膜為富硅氧化物或者富硅氮氧化物，退火溫度為700至1000℃。上述方法生成的納米單晶硅原子的密度在1×10¹⁰/cm²至1×10¹²/cm²之間，并且納米微粒的數量和晶粒尺寸都可以根據需要進行控制。在700到1000℃的溫度范圍內進行退火，具有較低的熱預算，降低了對能源的消耗和生產成本。本發(fā)明還提供了含有納米單晶硅浮柵的非揮發(fā)性半導體存儲器的方法。
文檔編號H01L21/28GK101106078SQ20061002878
公開日2008年1月16日 申請日期2006年7月10日 優(yōu)先權日2006年7月10日
發(fā)明者肖德元 申請人:中芯國際集成電路制造(上海)有限公司