專利名稱：一種復合柵、柵源自隔離vdmos、igbt功率器件及其制造工藝的制作方法
技術領域：
本發(fā)明涉及微電子技術領域中的半導體器件的制造工藝技術，特別是一種復合柵、柵源自隔離VDMOS、IGBT功率器件及其制造工藝。
背景技術：
現(xiàn)有的VDMOS、IGBT功率器件主要由金屬底層、N+襯底、硅N-外延層、P-區(qū)、P+區(qū)、N+區(qū)、熱氧化SiO2柵氧層、多晶硅層、SiO2淀積層、磷硅玻璃PSG淀積層和金屬表層組成。由金屬表層充任源極、金屬底層充任漏極、多晶硅層充任柵極、磷硅玻璃PSG層和LPCVD SiO2層充任隔離層，源區(qū)由位于深層的P-區(qū)、位于中間的P+區(qū)和位于P+區(qū)外圍的環(huán)形N+區(qū)構成。
其制造工藝流程如下(1)在由N-層和N+襯底層(在IGBT中是P+襯底層)構成的基材上以熱氧化的方法先生成一層柵氧層、并以LPCVD淀積的方法生長一層多晶硅；(2)以光刻、干法刻蝕方法除去預定源區(qū)范圍區(qū)域上的柵氧層及多晶硅層，并向由此呈下凹狀暴露的N-層上注入硼后作退火、推結處理，形成源區(qū)中較深、厚的P-區(qū)；(3)在P-區(qū)上光刻預定設置為N+區(qū)的環(huán)形區(qū)域，并注入磷后作退火、推結處理，形成環(huán)形的N+區(qū)；(4)光刻位于中間的其余預定的P-區(qū)，并注入硼后作退火、推結處理，形成位于中間的P+區(qū)；(5)在由N+區(qū)、P+區(qū)的表面構成的下凹狀平面、剩余多晶硅的上表面和柵氧層、多晶硅層的側面相連形成的整體表面上以LPCVD或PECVD的方法先淀積生長一層SiO2、后再整體淀積生長一層PSG或BPSG，然后再對中間部位上的SiO2和PSG或BPSG層作光刻和腐蝕處理，形成由SiO2層和PSG或BPSG層構成源、柵的隔離層；(6)最后在正、背面上蒸發(fā)生長金屬層，制成VDMOS或IGBT功率器件。
在以這種方法制造VDMOS、IGBT功率器件的流程中，由于在生長SiO2層和PSG或BPSG層后形成隔離層時均需執(zhí)行一次光刻和腐蝕工序，才能實現(xiàn)柵和源的隔離。這種雙隔離層的結構形式，使以這種方法制成的VDMOS、IGBT功率器件的N+區(qū)面積較大，使寄生的NPN管的發(fā)射區(qū)面積也較大，而且這種隔離層的結構形式，由于工藝關系，容易發(fā)生柵和源短路、影響工作壽命的情況，除致使VDMOS、IGBT功率器件的工作可靠性較差外，還因生產工序多而復雜而產品成本居高不下，因而經濟性和實用性均較差。

發(fā)明內容
本發(fā)明的目的是要提供一種便于縮小VDMOS、IGBT功率器件中寄生器件中N+區(qū)的面積，使寄生的NPN管的發(fā)射區(qū)面積也隨之縮小、有利于提高工作可靠性和降低產品制造成本的新穎復合柵、柵源自隔離VDMOS、IGBT功率器件及其制造工藝。
本發(fā)明的復合柵、柵源自隔離VDMOS、IGBT功率器件主要由金屬底層、N+襯底層(在IGBT中是P+襯底層)、N-外延層、P-區(qū)、P+區(qū)、N+區(qū)、熱氧化SiO2柵氧層、多晶硅柵層、源柵隔離層和金屬表層組成。由金屬表層充任源極、金屬底層充任漏極、多晶硅柵層充任柵極，源區(qū)由位于深層的P-區(qū)、位于表層中間的P+區(qū)和位于P+區(qū)外圍的環(huán)形N+區(qū)構成。其特征在于在源區(qū)與多晶硅柵層之間除設置有熱氧化SiO2柵氧層外，還增加設置了具有氧化速度慢、屏蔽源區(qū)窗口功能的Si3N4層。
本發(fā)明制造VDMOS功率器件的工藝流程如下(1)首先在由N+襯底層(在IGBT中是P+襯底層)和N-外延層構成的基材上以熱氧化的方法生成一層SiO2柵氧層、并在SiO2柵氧層上以淀積的方法生長一層Si3N4、再用淀積的方法在Si3N4層上生成一層多晶硅柵層；(2)以光刻、干法刻蝕方法除去預定源區(qū)范圍區(qū)域上的多晶硅柵層，并向由此呈下凹狀的預定源區(qū)范圍區(qū)域內注入硼后作退火、推結處理，形成源區(qū)中較深、厚的P-區(qū)；(3)對源區(qū)中預定P+區(qū)的中心區(qū)域光刻、并注入硼后作退火、推結處理，形成位于中間較淺簿的P+區(qū)；(4)光刻預定的N+區(qū)環(huán)形區(qū)域，并注入磷后作退火、推結處理，形成環(huán)形的N+區(qū)；(5)在由剩余多晶硅柵層的正面及側面和經刻蝕后的Si3N4層表面相連構成的整體表面上用熱氧化方法生成位于多晶硅柵層正面及側面上的較厚SiO2隔離層和位于中間Si3N4層表面上的較薄SiO2隔離層，然后對整體表面上的SiO2隔離層作大面積干法刻蝕處理，使位于中間Si3N4層表面上的較薄SiO2隔離層被完全去除，而位于多晶硅柵層正面及側面上的較厚SiO2隔離層雖部分被去除，但仍保留較厚狀態(tài)；(6)對源區(qū)區(qū)域范圍內殘留的Si3N4層和SiO2層作干法刻蝕的去除性處理或通過結合采用干法刻蝕和濕法腐蝕的方法去除、暴露源區(qū)；(7)在正、背面上蒸發(fā)生成金屬底層和金屬表層，制成VDMOS功率器件。
如上所述是VDMOS功率器件的制造工藝，對于IGBT功率器件的制造工藝流程與之類同，其差別在于基材上的N+襯底層由P+襯底層取代。
此外，按照本發(fā)明的工藝，所述的SiO2柵氧層的厚度一般為300埃到800埃，所述的Si3N4層的厚度一般為500埃到1000埃，除熱氧化層之外的所述的多晶硅柵層的厚度一般為4000埃到6000埃，所述的多晶硅柵層上的熱氧化層，即SiO2隔離層的厚度一般為3000埃到8000埃；所述的源、柵之間的SiO2隔離層是通過多晶硅柵層的表面熱氧化實現(xiàn)的；功率器件中柵的結構是由Si3N4層加SiO2層構成的復合柵結構形式；源區(qū)表面上殘留的Si3N4加SiO2可通過干法刻蝕或通過干法刻蝕加濕法腐蝕去除。
基于上述構思的本發(fā)明復合柵、柵源自隔離VDMOS、IGBT功率器件及其制造工藝，由于在源、柵之間的隔離層采用在多晶硅柵層表面上直接熱氧化生成的工藝技術、且利用Si3N4的氧化速度比多晶硅的氧化速度慢10倍以上、可以快速屏蔽柵區(qū)窗口、而在自身表面上只能生成便于去除的極薄氧化層的特點，既簡化了制造工藝，又實現(xiàn)了柵源自隔離，同時Si3N4層直接生成在柵氧層上、構成了復合柵，既有助于加強柵的成品率，又有助于在有效簡化工序的情況下確保隔離層的生成。與現(xiàn)有技術的制造VDMOS、IGBT功率器件的工藝技術相比，省略了一道光刻工序，明顯具有結構簡單且科學、制造方便且成本低和產品質量易保證等諸多優(yōu)點，因而具有明顯的技術先進性、顯著的經濟性和極強的實用性。


圖1是本發(fā)明實施例產品的內部結構示意圖；圖2與本發(fā)明相關現(xiàn)有技術產品的內部結構示意圖；圖3是本發(fā)明實施例的工藝流程框圖；圖4是本發(fā)明實施例的制造工藝流程圖。
圖中1.金屬底層 2.N+襯底層 3.N-外延層 4.P-區(qū)5.P+區(qū) 6.N+區(qū) 7.SiO2柵氧層 8.多晶硅柵層9.源柵隔離層 10.金屬表層 11.Si3N4層 12.SiO2隔離層13.源區(qū)區(qū)域范圍 14.正面 15.側面具體實施方式
下面結合附圖和典型實施例對本發(fā)明作進一步描述。
在圖1和圖2中，本發(fā)明的復合柵、柵源自隔離VDMOS、IGBT功率器件主要由金屬底層1、N+襯底層(在IGBT中是P+襯底層)2、N-外延層3、P-區(qū)4、P+區(qū)5、N+區(qū)6、熱氧化SiO2柵氧層7、多晶硅柵層8、源柵隔離層9和金屬表層10組成。由金屬表層10充任源極、金屬底層1充任漏極、多晶硅柵層8充任柵極，源區(qū)由位于深層的P-區(qū)4位于表層中間的P+區(qū)5和位于P+區(qū)5外圍的環(huán)形N+區(qū)6構成。其特征在于在源區(qū)與多晶硅柵層8之間除設置有熱氧化SiO2柵氧層7外，還增加設置了Si3N4層11，源柵隔離層9由多晶硅柵層表面熱氧化生成的SiO2隔離層12充任。
在圖3和圖4中，本發(fā)明制造VDMOS IGBT功率器件的工藝流程如下(1)首先在由N+襯底層(在IGBT中是P+襯底層)2和N-外延層3構成的基材上以熱氧化的方法生成一層SiO2柵氧層7、并在SiO2柵氧層7上以淀積的方法生長一層Si3N4層11、再用淀積的方法在Si3N4層11上生成一層多晶硅柵層8；(2)以光刻、干法刻蝕方法除去預定源區(qū)區(qū)域范圍13上的多晶硅柵層8，并向由此呈下凹狀的預定源區(qū)范圍區(qū)域13內注入硼后作退火、推結處理，形成源區(qū)中較深、厚的P-區(qū)4；(3)對源區(qū)中預定P+區(qū)5的中心區(qū)域光刻、并注入硼后作退火、推結處理，形成位于中間較淺簿的P+區(qū)5；(4)光刻預定的N+區(qū)6的環(huán)形區(qū)域，并注入磷后作退火、推結處理，形成環(huán)形的N+區(qū)6；(5)在由剩余多晶硅柵層8的正面14及側面15和經刻蝕后的Si3N4層11表面相連構成的整體表面上用熱氧化方法生成位于多晶硅柵層8正面14及側面15上的較厚SiO2隔離層12和位于中間Si3N4層11表面上的較薄SiO2隔離層12，然后對整體表面上的SiO2隔離層12作大面積干法刻蝕處理，使位于中間Si3N4層11表面上的較薄SiO2隔離層12被完全去除，而位于多晶硅柵層8的正面14及側面15上的較厚SiO2隔離層12雖部分被去除，但仍保留較厚狀態(tài)；(6)對源區(qū)區(qū)域范圍13內殘留的Si3N4層11和SiO2柵氧層7作干法刻蝕的去除性處理，或結合采用干法刻蝕和濕法腐蝕方法去除，暴露源區(qū)；
(7)對正、背面蒸發(fā)生成金屬底層1和金屬表層10，制成VDMOS(IGBT)功率器件。
此外，按照本發(fā)明的工藝，所述的SiO2柵氧層7的厚度一般為300埃到800埃，所述的Si3N4層11的厚度一般為500埃到1000埃，除熱氧化層外所述的多晶硅柵層8的厚度一般為4000埃到6000埃，所述的多晶硅柵層上的熱氧化層、即SiO2隔離層12的厚度一般為3000埃到8000埃；所述的位于源、柵之間的SiO2隔離層12是通過多晶硅柵層8的表面熱氧化實現(xiàn)的；功率器件的柵是由Si3N4層11加SiO2柵氧層7構成的復合柵結構形式。
權利要求
1.一種復合柵、柵源自隔離VDMOS、IGBT功率器件，由金屬底層(1)、N+襯底層(2)、N-外延層(3)、P-區(qū)(4)、P+區(qū)(5)、N+區(qū)(6)、熱氧化SiO2柵氧層(7)、多晶硅柵層(8)、源柵隔離層(9)和金屬表層(10)組成，其特征在于在源區(qū)與多晶硅柵層(8)之間除設置有熱氧化SiO2柵氧層(7)外，還增加設置有Si3N4層(11)；源柵隔離層(9)由設置在多晶硅柵層(8)和金屬表層(10)之間的SiO2隔離層(12)充任。
2.根據權利要求1所述的復合柵、柵源自隔離VDMOS、IGBT功率器件，其特征在于所述的SiO2隔離層(12)由多晶硅柵層(8)表面熱氧化生成。
3.根據權利要求1所述的復合柵、柵源自隔離VDMOS、IGBT功率器件，其特征在于所述的Si3N4層(11)通過淀積生成方法設置在熱氧化SiO2柵氧層(7)上。
4.一種復合柵、柵源自隔離VDMOS、IGBT功率器件的制造工藝，其特征在于工藝流程如下(1)首先在由N+襯底層(在IGBT中是P+襯底層)(1)和N-外延層(2)構成的基材上以熱氧化的方法生成一層SiO2柵氧層(7)、并在SiO2柵氧層(7)上以淀積的方法生長一層Si3N4層(11)、再用淀積的方法在Si3N4層(11)上生成一層多晶硅柵層(8)；(2)以光刻、干法刻蝕方法除去預定源區(qū)區(qū)域范圍(13)上的多晶硅柵層(8)，并向由此呈下凹狀的預定源區(qū)范圍區(qū)域(13)內注入硼后作退火、推結處理，形成源區(qū)中的P-區(qū)(4)；(3)對源區(qū)中預定P+區(qū)(5)的中心區(qū)域光刻、并注入硼后作退火、推結處理，形成位于中間的P+區(qū)(5)；(4)光刻預定的N+區(qū)(6)的環(huán)形區(qū)域，并注入磷后作退火、推結處理，形成環(huán)形的N+區(qū)(6)；(5)在由剩余多晶硅柵層(8)的正面(14)及側面(15)和經刻蝕后的Si3N4層(11)表面相連構成的整體表面上用熱氧化方法生成位于多晶硅柵層(8)正面(14)及側面(15)上的較厚SiO2隔離層(12)和位于中間Si3N4層(11)表面上的較薄SiO2隔離層(12)，然后對整體表面上的SiO2隔離層(12)作大面積干法刻蝕處理，使位于中間Si3N4層(11)表面上的較薄SiO2隔離層(12)被完全去除，而位于多晶硅柵層(8)的正面(14)及側面(15)上的較厚SiO2隔離層(12)雖部分被去除，但仍保留較厚狀態(tài)；(6)對源區(qū)區(qū)域范圍(13)內殘留的Si3N4層(11)和SiO2柵氧層(7)作干法刻蝕的去除性處理，或結合采用干法刻蝕和濕法腐蝕方法去除，暴露源區(qū)；(7)對正、背面蒸發(fā)生成金屬底層(1)和金屬表層(10)。
5.根據權利要求4所述的復合柵、柵源自隔離VDMOS、IGBT功率器的制造工藝，其特征在于所述的SiO2隔離層(12)通過多晶硅柵層(8)表面熱氧化生成。
全文摘要
本發(fā)明涉及一種復合柵、柵源自隔離VDMOS、IGBT功率器件及其制造工藝，屬于微電子技術領域，特征在于在源區(qū)與多晶硅柵層之間除設置有熱氧化SiO
文檔編號H01L29/739GK101017849SQ200710037558
公開日2007年8月15日 申請日期2007年2月14日 優(yōu)先權日2007年2月14日
發(fā)明者邵光平 申請人:上海富華微電子有限公司, 吉林華微電子股份有限公司