專利名稱：以導(dǎo)線架形成陣列的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要是披露一種封裝結(jié)構(gòu)，更特別地是披露一種以導(dǎo)線架形成 陣列的封裝結(jié)構(gòu)。
背景技術(shù)：
近年來，由于3C產(chǎn)品的盛行，因此要求半導(dǎo)體元件的尺寸必須進(jìn)一 步的縮小。為此，近期的半導(dǎo)體的后段制大都使用晶片級的芯片尺寸封裝 技術(shù)(WAFERLEVEL CHIP SCALE PACKAGE; WL-CSP)來達(dá)成縮小封 裝尺寸的需求。例如，第7129581號(hào)美國專利即披露一種使用重配置層 (RE-DISTRIBUTIONLAYER)來形成球陣列(BGA)的封裝結(jié)構(gòu)，如圖 7所示。很明顯地，當(dāng)使用到晶片級的封裝制造工藝時(shí)，就必須在完成所 有封裝制造工藝以及切割后，方能進(jìn)行GOOD-DIE的測試，若當(dāng)晶片制 造過程中有瑕疵時(shí)，則可能會(huì)浪費(fèi)非常多的封裝成本；同時(shí)，重配置層的 制造是一種高成本與費(fèi)時(shí)的技術(shù)，往往對單芯片的封裝而言，是不符合經(jīng) 濟(jì)效益的。

發(fā)明內(nèi)容
鑒于發(fā)明背景中，所述的單芯片封裝方式的缺點(diǎn)及問題，本發(fā)明的主 要目的在于提供一種以導(dǎo)線架形成陣列的封裝結(jié)構(gòu)，從而將多個(gè)導(dǎo)電元件 以陣列設(shè)置的方式，設(shè)置在導(dǎo)線架上。
本發(fā)明的主要目的在提供一種以導(dǎo)線架形成陣列的封裝結(jié)構(gòu)，從而將 多個(gè)導(dǎo)電元件以陣列設(shè)置的方法，以縮小封裝體積及降低制造工藝成本。
據(jù)此，本發(fā)明主要提供一種以導(dǎo)線架形成陣列的封裝結(jié)構(gòu)。其結(jié)構(gòu)包 含導(dǎo)線架，是由多個(gè)較短的引腳以及多個(gè)較長的引腳所組成，并通過多
個(gè)較短的引腳以及多個(gè)較長的引腳構(gòu)成第一表面及第二表面；通過粘著層 將芯片的背面固接于導(dǎo)線架的第一表面，且芯片的主動(dòng)面上的側(cè)邊附近設(shè) 置有多個(gè)金屬悍墊；多條金屬導(dǎo)線，用以電性連接芯片上的多個(gè)金屬焊墊 與導(dǎo)線架的多個(gè)引腳；封膠材料，是用以包覆芯片、多條金屬導(dǎo)線、導(dǎo)線 架的第一表面及第二表面，并暴露第二表面上的部份金屬；及多個(gè)導(dǎo)電元 件，是與暴露的部份金屬電性連接，從而在導(dǎo)線架的第二表面上形成陣列 設(shè)置的封裝結(jié)構(gòu)。
本發(fā)明還提供一種以導(dǎo)線架形成陣列的封裝結(jié)構(gòu)的方法，包含提供 由多個(gè)較短的引腳以及多個(gè)較長的引腳所組成的導(dǎo)線架，并且多個(gè)較短的 引腳以及多個(gè)較長的引腳構(gòu)成導(dǎo)線架的第一表面及第二表面；利用粘著層 將芯片的背面固接在導(dǎo)線架的第一表面，且芯片的主動(dòng)面的側(cè)邊附近具有 多個(gè)金屬焊墊；形成多條金屬導(dǎo)線于多個(gè)金屬焊墊及多個(gè)引腳上，用以電 性連接芯片上的主動(dòng)面上的多個(gè)金屬焊墊及導(dǎo)線架的多個(gè)引腳；接著，利 用封膠材料包覆芯片、金屬導(dǎo)線及導(dǎo)線架的第一表面及部份第二表面；接 著，使用移除制造工藝移除第二表面的部份封膠材料，以暴露出第二表面 的引腳上的部份金屬；及形成多個(gè)導(dǎo)電元件于多個(gè)引腳的暴露的金屬部 份，以使得多個(gè)導(dǎo)電元件與引腳相互電性連接，從而可以在導(dǎo)線架的第二 表面上形成以陣列設(shè)置的封裝結(jié)構(gòu)。
有關(guān)本發(fā)明的特征與實(shí)施方式，茲配合附圖作最佳實(shí)施例詳細(xì)說明如 下。(為使對本發(fā)明的目的、構(gòu)造、特征、及其功能有進(jìn)一步的了解，茲 配合實(shí)施例詳細(xì)說明如下。)


圖l是根據(jù)本發(fā)明所披露的技術(shù)，具有相互交錯(cuò)排列的多個(gè)較長的引 腳及多個(gè)較短的引腳的導(dǎo)線架的俯視圖2是根據(jù)本發(fā)明所披露的技術(shù)，具有多個(gè)相互交錯(cuò)排列的長度不同 的多個(gè)引腳的導(dǎo)線架的俯視圖3A是根據(jù)本發(fā)明所披露的技術(shù)，是表示具有以2xn設(shè)置的導(dǎo)電元件 設(shè)置于導(dǎo)線架上的封裝結(jié)構(gòu)的剖面圖3B是根據(jù)本發(fā)明所披露的技術(shù)，于相互交錯(cuò)排列的多個(gè)較長的引腳 及多個(gè)較短的引腳上，設(shè)置多個(gè)導(dǎo)電元件的俯視圖4A是根據(jù)本發(fā)明所披露的技術(shù)，是表示具有以4xn設(shè)置的多個(gè)導(dǎo)電 元件設(shè)置于導(dǎo)線架上的封裝結(jié)構(gòu)的剖面圖4B是根據(jù)本發(fā)明所披露的技術(shù)，是表示于相互交錯(cuò)排列的多個(gè)較長 的引腳及多個(gè)較短的引腳上，設(shè)置多個(gè)導(dǎo)電元件的俯視圖5A是根據(jù)本發(fā)明所披露的技術(shù)，表示以雙邊打線、且具有以4xn設(shè) 置的多個(gè)導(dǎo)電元件設(shè)置于導(dǎo)線架上的封裝結(jié)構(gòu)的剖面圖5B是根據(jù)本發(fā)明所披露的技術(shù)，表示于相互交錯(cuò)排列的多個(gè)較長的 引腳及多個(gè)較短的引腳上，設(shè)置多個(gè)導(dǎo)電元件的俯視圖；及
圖6是根據(jù)本發(fā)明所披露的技術(shù)的制造工藝流程圖。
圖7是現(xiàn)有技術(shù)第7129581號(hào)美國專利的封裝結(jié)構(gòu)示意圖。
主要元件標(biāo)記說明
10 導(dǎo)線架
101多個(gè)第一引腳 102 多個(gè)第二引腳
1011第一表面 1012 第二表面
11水平線103,104端部
20導(dǎo)線架201第一引腳
202第二引腳203第三引腳
204第四引腳
30粘著層
40芯片401芯片的背面
402芯片的主動(dòng)面
50金屬焊墊60金屬導(dǎo)線
70封膠材料80導(dǎo)電元件
90切割線610~670
901第一引腳群 902第二引腳群
9011、 9021 多個(gè)第一引腳
9012、 9022 多個(gè)第二引腳
具體實(shí)施例方式
雖然本發(fā)明以前述的較佳實(shí)施例披露如上，然其并非用以限定本發(fā) 明，任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng) 可作些許的變更與改進(jìn)，因此本發(fā)明的專利保護(hù)范圍須視本說明書所附的 權(quán)利要求為準(zhǔn)。
首先，在本發(fā)明所披露的實(shí)施例中，導(dǎo)線架是使沖壓(stamp)技術(shù)，在 一片銅箔上形成多個(gè)具有多個(gè)引腳的導(dǎo)線架結(jié)構(gòu)，其中多個(gè)引腳圖案可以 視需要所設(shè)計(jì)。由于沖壓技術(shù)已為公知技術(shù)，且非本發(fā)明所強(qiáng)調(diào)的重點(diǎn)， 因此是使沖壓(stamp)技術(shù)來形成多個(gè)導(dǎo)線架的詳細(xì)過程不在此贅述。
首先，請參照圖l，是本發(fā)明的一種導(dǎo)線架結(jié)構(gòu)的俯視圖。如圖l所 示，導(dǎo)線架10是由多個(gè)第一引腳101及多個(gè)第二引腳102所組成，且由 第一引腳101及第二引腳102構(gòu)成第一表面及第二表面(圖中未示)，其特 征在于每一個(gè)第一引腳101與每一個(gè)第二引腳102呈相互間隔的平行設(shè) 置，且每一第一引腳101與每一第二引腳102之間具有適當(dāng)距離，其中每 一第二引腳102的端部是以一種幾何形狀形成，例如L形或是彎形，且這 些幾何形狀的端部104與第一引腳101的端部103位于同一水平線11上。
圖2為本發(fā)明的另一種導(dǎo)線架結(jié)構(gòu)的俯視圖。導(dǎo)線架20至少由多個(gè) 第一引腳201、多個(gè)第二引腳202、多個(gè)第三引腳203及多個(gè)第四引腳204
所組成，并且由這些引腳構(gòu)成第一表面及第二表面，其特征在于每一第 一引腳201、每一第二引腳202、每一第三引腳203及每一第四引腳204 是以相互間隔的平行設(shè)置，其中這些第一引腳201、第二引腳202、第三 引腳203及第四引腳204以長短方式形成，且除了最短的引腳外，例如第 三引腳203，其余較長的的引腳，例如第一引腳201、每一第二引腳202、 每一第四引腳204的端部是以一種幾何形狀形成，例如L形或是彎形，且第四引腳204的端部與第一引腳201、每一第二引腳202、每一第三引腳 203之的幾何形狀的端部位于同一水平線11上。
接下來，圖3A至圖3B及圖4A至圖4B分別根據(jù)圖1及圖2所披露 的導(dǎo)線架所形成的封裝結(jié)構(gòu)剖視圖及俯視圖示意圖。
請參照圖3A，是本發(fā)明的一種封裝結(jié)構(gòu)的剖視圖。如圖3A所示，首 先提供導(dǎo)線架10，其是由多個(gè)較短的引腳101及多個(gè)較長的引腳102構(gòu)成 導(dǎo)線架IO所組成，并且形成第一表面1011及第二表面1012;在此要強(qiáng)調(diào) 的是，在實(shí)際的結(jié)構(gòu)中， 一片銅箔上有多個(gè)導(dǎo)線架10，在此僅以其中一個(gè) 導(dǎo)線架10來說明，其他導(dǎo)線架10的封裝過程均完全相同。接著，提供芯 片40，其主動(dòng)面402的側(cè)邊附近設(shè)置有多個(gè)金屬焊墊50。芯片40通過粘 著層30將芯片40的背面401固接于多個(gè)較短的引腳101及多個(gè)較長的引 腳102所形成的第一表面1011上，其中芯片40的主動(dòng)面402上的側(cè)邊附 近設(shè)置多個(gè)金屬焊墊50。在此要強(qiáng)調(diào)，在本實(shí)施例中，其粘著層30的材 料可以是一種高分子材料，特別是一種B-stage的材料；此外，粘著層30 可以直接貼附于芯片40的背面401上，或是直接貼附于導(dǎo)線架10的第一 表面上，本發(fā)明并不加以限制。
接著，進(jìn)行打線制造工藝(wire bonding process)，是以多條金屬導(dǎo) 線60將多個(gè)引腳101、 102與芯片40的主動(dòng)面上的多個(gè)金屬焊墊50電性 連接。再接著，進(jìn)行鑄模制造工藝(molding process)，以封膠材料70包 覆住芯片40的主動(dòng)面402、多條金屬導(dǎo)線60、導(dǎo)線架10的第一表面1011 及第二表面1012。然后，在導(dǎo)線架10的第二表面1012進(jìn)行移除制造工藝， 將位在第一引腳101的端部103以及第二引腳102的端部104上的封膠材 料70移除，以暴露出端部103以及端部104上的金屬(圖中未示)；最后， 進(jìn)行導(dǎo)電元件80的連接制造工藝，例如使用回焊制造工藝(reflow soldering)，依序在每一端部103以及端部104上的金屬形成金屬凸塊80， 此導(dǎo)電元件80也可以是金屬球。很明顯地，在本實(shí)施例中，由于導(dǎo)線架 IO的結(jié)構(gòu)，因此可以形成一種雙排設(shè)置的封裝結(jié)構(gòu)，如圖3B所示。
因此，根據(jù)以上所述，在本實(shí)施例中的多個(gè)導(dǎo)電元件80是以2xn的
排列的形式設(shè)置于導(dǎo)線架10的第二表面1012上，其中陣列排列的n是視 需求而定。另夕卜，在本實(shí)施例中，導(dǎo)電元件80可以是金屬凸塊(conductive bump)或是錫球(solderball)，且設(shè)置在每一個(gè)引腳(較短的引腳101及較長 的引腳102)上的多個(gè)導(dǎo)電元件80，其彼此之間具有相同的高度。
請繼續(xù)參照圖4A至圖4B，是本發(fā)明的封裝結(jié)構(gòu)的另一實(shí)施例的剖視 圖及俯視圖。如圖4A至圖4B所表示，其中所披露的封裝結(jié)構(gòu)與圖3A至 圖3B的差異性在于導(dǎo)線架的結(jié)構(gòu)，在本實(shí)施例中的導(dǎo)線架20至少由多個(gè) 第一引腳201、多個(gè)第二引腳202、多個(gè)第三引腳203及多個(gè)第四引腳204 所組成，并且由這些引腳構(gòu)成第一表面及第二表面，其特征在于每一第 一引腳201、每一第二引腳202、每一第三引腳203及每一第四引腳204 是以相互間隔的平行設(shè)置，其中這些第一引腳201、第二引腳202、第三 引腳203及第四引腳204以長短方式形成，且除了最短的引腳外，例如第 三引腳203，其余較長的的引腳，例如第一引腳201、每一第二引腳202、 每一第四引腳204的端部是以一種幾何形狀形成，例如L形或是彎形，且 第四引腳204的端部與第一引腳201、每一第二引腳202、每一第三引腳 203的幾何形狀的端部位于同一水平線11上。因此，可以在完成芯片40 的粘貼、打線制造工藝、鑄模制造工藝、移除部份封膠材料以及回焊制造 工藝后，可以將多個(gè)導(dǎo)電元件80形成陣列的形式排列，如圖4A或如圖 4B的俯視圖所示。在此要強(qiáng)調(diào)的是，4xn的陣列方式為一實(shí)施例，并非用 以限制，凡以本發(fā)明所披露的特征所形成的以導(dǎo)線架為載體的陣列封裝結(jié) 構(gòu)，均為本發(fā)明的實(shí)施例。
接著，請參照圖5A至圖5B，是本發(fā)明的封裝結(jié)構(gòu)的再一實(shí)施例的剖 視圖及俯視圖。在本實(shí)施例中的導(dǎo)線架結(jié)構(gòu)20是以一種沖壓制造工藝在 銅箔上形成多個(gè)的導(dǎo)線架結(jié)構(gòu)。在本實(shí)施例中的導(dǎo)線架20是由多個(gè)第一 引腳群901及多個(gè)第二引腳群902所組成，第一引腳群901及多個(gè)第二引 腳群902以間隔成相對排列，其中第一引腳群901具有多個(gè)較長的引腳 9011及多個(gè)較短的引腳9012;而第二引腳群902具有多個(gè)較長的引腳9021 及多個(gè)較短的引腳9022所組成，同時(shí)，第一引腳群901及第二引腳群902 中的較長的引腳9011、 9021及較短的引腳9012、 9022呈相互間隔的平行
設(shè)置，且較長的引腳9011、卯21及較短的引腳9012、 9022之間具有適當(dāng) 距離，其中第一引腳群901及第二引腳群902的較長引腳9011、 9021的 端部是以一種幾何形狀形成，例如L形或是彎形，且這些幾何形狀位于同 一水平線ll上，如圖5B所示。
再次參照圖5A,是將芯片40的部份背面401使用粘著層30粘附并 固定于在導(dǎo)線架20的多個(gè)第一引腳群901及多個(gè)第二引腳群902之上， 其中在本實(shí)施例中的芯片40的主動(dòng)面402的兩側(cè)邊附近設(shè)置有多個(gè)金屬 焊墊50。接著，進(jìn)行金屬打線技術(shù)，以多條金屬導(dǎo)線60將芯片40的主動(dòng) 面402的兩側(cè)邊的多個(gè)金屬焊墊50與導(dǎo)線架20的多個(gè)第一引腳群901及 多個(gè)第二引腳群902電性連接。然后，使用封膠材料70包覆芯片40、多 條金屬導(dǎo)線60及導(dǎo)線架20的多個(gè)第一引腳群901及多個(gè)第二引腳群902。
然后，在導(dǎo)線架20的背面進(jìn)行移除制造工藝，將位在多個(gè)第一引腳 群901及多個(gè)第二引腳群902上的封膠材料70移除，以暴露出多個(gè)第一 引腳群901及多個(gè)第二引腳群902端部上的金屬(圖中未示)；最后，進(jìn)行 導(dǎo)電元件80的連接制造工藝，例如使用回焊制造工藝(reflow soldering)， 依序在多個(gè)第一引腳群901及多個(gè)第二引腳群902的端部上的金屬形成導(dǎo) 電元件80，此導(dǎo)電元件80也可以是金屬球也可以是金屬凸塊。很明顯地， 在本實(shí)施例中，由于導(dǎo)線架20的結(jié)構(gòu)，可以形成由多個(gè)導(dǎo)電元件80所組 成的陣列形式排列，如圖5B所表示。
此外，無論是圖3A至圖3B、圖4A至圖4B所披露的實(shí)施例或是圖 5A至圖5B所披露的實(shí)施例，在封膠材料70包覆芯片40、多條金屬導(dǎo)線 60、導(dǎo)線架的第一表面及第二表面之后，還需包括切割步驟(sawing process),依據(jù)切割線90的位置進(jìn)行切割，以便將每一顆完成封裝的芯片 分開。由于本實(shí)施例可以切割并移除未打線的部份引腳，以縮小封裝結(jié)構(gòu) 的尺寸，故不需要考慮如公知封裝結(jié)構(gòu)中，使用重分布層(RDL)的問題， 也不須在切割封裝結(jié)構(gòu)時(shí)，須計(jì)算芯片與芯片之間的間距，也不需要考慮 刀具會(huì)影響到封裝結(jié)構(gòu)，而更換刀具等問題，因此通過本發(fā)明所披露的以 導(dǎo)線架形成陣列的封裝結(jié)構(gòu)，大幅的降低制造工藝成本，也可以縮小封裝 結(jié)構(gòu)的尺寸。因此，根據(jù)以上所述，可以得到本發(fā)明主要是披露一種以導(dǎo)線架形成 陣列的封裝結(jié)構(gòu)，其包含導(dǎo)線架，是由多個(gè)較短的引腳以及多個(gè)較長的 引腳所組成，并通過該些較短的引腳以及該些較長的引腳構(gòu)成第一表面及 第二表面；芯片，通過粘著層固接于導(dǎo)線架的第一表面，且芯片的主動(dòng)面 上的側(cè)邊附近設(shè)置有多個(gè)金屬焊墊；多條金屬導(dǎo)線，用以電性連接芯片上 的金屬焊墊與導(dǎo)線架的引腳；封膠材料，是用以包覆芯片、多條金屬導(dǎo)線、 導(dǎo)線架的第一表面及導(dǎo)線架的第二表面并使引腳的部份金屬暴露；及多個(gè) 導(dǎo)電元件，與暴露的引腳電性連接，從而在導(dǎo)線架的第二表面上形成雙排 或陣列的設(shè)置。
另外，再次請參照圖6,本發(fā)明還披露以導(dǎo)線架形成陣列設(shè)置的封裝 結(jié)構(gòu)的方法，其包含提供一個(gè)金屬片上設(shè)置有多個(gè)導(dǎo)線架，而每一導(dǎo)線 架均具有多個(gè)較短的引腳及多個(gè)較長的引腳，如步驟610所示；接著，如 步驟620所示，進(jìn)行芯片粘著的步驟，是將多個(gè)芯片的主動(dòng)面朝上，通過 粘著層將芯片的背面固接于導(dǎo)線架的第一表面上；再接著，進(jìn)行金屬導(dǎo)線 的打線制造工藝，以多條金屬導(dǎo)線將芯片主動(dòng)面上的多個(gè)金屬焊墊與多個(gè) 引腳電性連接，如步驟630所示；再接下來，如步驟630所示，使用膠材 料來將芯片、多條金屬導(dǎo)線及導(dǎo)線架的第一表面及第二表面包覆；然后， 在芯片的背面處進(jìn)行移除制造工藝，如步驟650所示，例如蝕刻技術(shù)，將 相對于引腳的端點(diǎn)處的部份封膠材料移除，以使部份的金屬暴露。然后， 如步驟660所示，再使用回焊制造工藝將多個(gè)導(dǎo)電元件，例如金屬凸塊 (bumping)或錫球等，與多個(gè)引腳所暴露出的金屬上電性連接，而在導(dǎo)線架 的第二表面上形成雙排或陣列的設(shè)置。最后，如步驟670所示，再以切割 制造工藝將每一顆完成封裝后的芯片分開，即完成本發(fā)明的封裝制造工 藝。
顯然地，依照上面實(shí)施例中的描述，本發(fā)明可能有許多的修正與差異。 因此需要在其附加的權(quán)利要求項(xiàng)的范圍內(nèi)加以理解，除了上述詳細(xì)的描述 外，本發(fā)明還可以廣泛地在其他的實(shí)施例中施行。上述僅為本發(fā)明的較佳 實(shí)施例而已，并非用以限定本發(fā)明的權(quán)利要求；凡其它未脫離本發(fā)明所揭 示的精神下所完成的等效變更或改迸，均應(yīng)包含在權(quán)利要求內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)，包含，導(dǎo)線架，是由多個(gè)較短的引腳以及多個(gè)較長的引腳以相互間隔的平行設(shè)置方式所組成，并由上述引腳形成第一表面及第二表面，其中每一該較長引腳的端部是以一種幾何形狀形成且該幾何形狀的端部與每一該較短引腳的端部位于同一水平線上；芯片，通過粘著層固接于該導(dǎo)線架的該第一表面，且該芯片的主動(dòng)面上的側(cè)邊附近設(shè)置有多個(gè)金屬焊墊；多條金屬導(dǎo)線，用以電性連接該芯片上的該些金屬焊墊與該導(dǎo)線架的該些引腳；封膠材料，用以包覆該芯片、該多條金屬導(dǎo)線、該導(dǎo)線架的該第一表面以及該導(dǎo)線架的該第二表面，并暴露出該些引腳的部份金屬；以及多個(gè)導(dǎo)電元件，與上述暴露的引腳的金屬電性連接，從而在該導(dǎo)線架的該第二表面上形成雙排的設(shè)置。
2. —種半導(dǎo)體封裝結(jié)構(gòu)，包含，導(dǎo)線架，是由多個(gè)較短的引腳以及較該多個(gè)較短引腳長的多個(gè)較長的 弓I腳群以相互間隔的平行設(shè)置方式所組成，并由上述引腳形成第一表面及 第二表面，其中該較長引腳群中的每一引腳的端部是以一種幾何形狀形 成，且該幾何形狀的端部與每一該較短引腳的端部位于同一水平線上；芯片，通過粘著層固接于該導(dǎo)線架的該第一表面，且該芯片的主動(dòng)面 上的側(cè)邊附近設(shè)置有多個(gè)金屬悍墊；多條金屬導(dǎo)線，用以電性連接該芯片上的該些金屬焊墊與該導(dǎo)線架的 該些引腳；封膠材料，用以包覆該芯片、該多條金屬導(dǎo)線、該導(dǎo)線架的第一表面 以及部份該導(dǎo)線架的第二表面，并暴露出該些引腳的部份金屬；以及多個(gè)導(dǎo)電元件，與上述暴露的引腳的金屬電性連接，從而在該導(dǎo)線架的第二表面上形成陣列的設(shè)置。
3. —種半導(dǎo)體封裝結(jié)構(gòu)，包含，導(dǎo)線架，是由多個(gè)第一引腳群及多個(gè)第二引腳群以間隔成相對排列， 并由上述引腳群形成第一表面及第二表面，上述第一引腳群具有多個(gè)較長 的引腳及多個(gè)較短的引腳，而上述第二引腳群具有多個(gè)較長的引腳及多個(gè) 較短的引腳，且上述第一引腳群及第二引腳群中的較長引腳及較短引腳呈 相互間隔的平行設(shè)置，其中上述第一引腳群及第二引腳群的較長引腳的端 部是以一種幾何形狀形成，且該幾何形狀的端部與每一該較短引腳的端部 位于同一水平線上；芯片，通過粘著層固接于該導(dǎo)線架的該第一表面，且該芯片的主動(dòng)面 上的相對兩側(cè)邊附近設(shè)置有多個(gè)金屬焊墊；多條金屬導(dǎo)線，用以電性連接該芯片上的該些金屬焊墊與該導(dǎo)線架的 該些引腳；封膠材料，用以包覆該芯片、該多條金屬導(dǎo)線、該導(dǎo)線架的第一表面 以及部份該導(dǎo)線架的第二表面，并暴露出該些引腳的部份金屬；以及多個(gè)導(dǎo)電元件，與上述暴露的引腳的金屬電性連接，從而在該導(dǎo)線架 的第二表面上形成陣列的設(shè)置。
4. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu),其特征是上述這些導(dǎo)電元件是自 下列組件中選出導(dǎo)電凸塊或錫球。
5. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征是該幾何形狀為L形狀。
6. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征是該幾何形狀為彎曲形狀。
7. —種以導(dǎo)線架形成的封裝結(jié)構(gòu)的方法，包含，提供導(dǎo)線架，該導(dǎo)線架是由多個(gè)較短的引腳以及多個(gè)較長的引腳以相 互間隔的平行設(shè)置方式所組成，并由上述引腳形成第一表面及第二表面， 其中該較長引腳中的每一引腳的端部是以一種幾何形狀形成，且該幾何形 狀的端部與每一該較短引腳的端部位于同一水平線上；固接芯片于該導(dǎo)線架的第一表面，是由粘著層將該芯片固接于該導(dǎo)線架的第一表面且該芯片的主動(dòng)面上的設(shè)置有多個(gè)金屬焊墊；進(jìn)行打線制造工藝，以多條金屬導(dǎo)線電性連接該芯片的該主動(dòng)面上的 該些金屬焊墊及該導(dǎo)線架的該些較短的引腳及該些較長的引腳；進(jìn)行封膠制造工藝，以包覆該芯片、該些金屬導(dǎo)線、該導(dǎo)線架的該第 一表面以及該第二表面；暴露導(dǎo)線架第二表面的部份引腳的金屬，是以移除制造工藝將相對于 每一引腳的端部的封膠材料移除；形成多個(gè)導(dǎo)電元件于該些暴露的金屬上，以使該導(dǎo)電元件與上述金屬 電性連接。
8. —種導(dǎo)線架結(jié)構(gòu)，是由多個(gè)較短的引腳以及多個(gè)較長的引腳以適當(dāng) 距離相互間隔的平行設(shè)置方式所組成，其特征在于，每一該較長引腳的端部是以一種幾何形狀形成且該幾何形狀的端部 與每一該較短引腳的端部位于同一水平線上。
9. 一種導(dǎo)線架結(jié)構(gòu)，是由多個(gè)較短的引腳以及較該多個(gè)較短引腳長的 多個(gè)較長的引腳群以相互間隔的平行設(shè)置方式所組成以適當(dāng)距離相互間 隔的平行設(shè)置方式所組成，其特征在于，該較長引腳群中的每一引腳的端部是以一種幾何形狀形成，且每一該 幾何形狀的端部與每一該較短引腳的端部位于同一水平線上。
10. —種導(dǎo)線架結(jié)構(gòu)，是由多個(gè)第一引腳群及多個(gè)第二引腳群以相互 間隔的平行設(shè)置方式所組成，上述第一引腳群具有多個(gè)較長的引腳及多個(gè) 較短的引腳，而上述第二引腳群具有多個(gè)較長的引腳及多個(gè)較短的引腳， 且上述第一引腳群及第二引腳群中的每一較長引腳及每一較短引腳以適 當(dāng)距離相互間隔的平行設(shè)置，其特征在于，上述第一引腳群及第二引腳群的較長引腳的端部是以一種幾何形狀 形成，且該幾何形狀的端部與每一該較短引腳的端部位于同一水平線上。
全文摘要
本發(fā)明主要提供一種以導(dǎo)線架形成陣列的封裝結(jié)構(gòu)。其結(jié)構(gòu)包含導(dǎo)線架，是由多個(gè)較短的引腳以及多個(gè)較長的引腳所組成，并通過該些較短的引腳以及該些較長的引腳構(gòu)成第一表面及第二表面；芯片，通過粘著層固接于導(dǎo)線架的第一表面，且芯片的主動(dòng)面上的側(cè)邊附近設(shè)置有多個(gè)金屬焊墊；多條金屬導(dǎo)線，用以電性連接該芯片上的該些金屬焊墊與該導(dǎo)線架的該些引腳；封膠材料，用以包覆芯片、多條金屬導(dǎo)線、該導(dǎo)線架的第一表面及導(dǎo)線架的第二表面以使引腳的部份金屬暴露；及多個(gè)導(dǎo)電元件，與該些暴露的引腳電性連接，從而在導(dǎo)線架的第二表面上形成陣列的設(shè)置。
文檔編號(hào)H01L21/50GK101369567SQ200710129669
公開日2009年2月18日 申請日期2007年8月14日 優(yōu)先權(quán)日2007年8月14日
發(fā)明者陳煜仁 申請人:南茂科技股份有限公司