專利名稱：增強(qiáng)的互連結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路(IC),且更具體而言，涉及具有增強(qiáng)互連的機(jī)械強(qiáng)度和可靠性的改良結(jié)構(gòu)的后道(BEOL)互連。本法。
' ，、 … 〃 …背景技術(shù)：
嵌入(Damascene)工藝是形成諸如半導(dǎo)體器件中的線或過(guò)孔這樣的金屬特征的眾所周知的方法。在典型的嵌入工藝中，將電介質(zhì)層沉積在襯底上且將電介質(zhì)的一部分依照掩膜圖形蝕刻掉。利用阻擋金屬對(duì)電介質(zhì)層中的蝕刻區(qū)域進(jìn)行加襯且然后利用金屬對(duì)其進(jìn)行填充。電介質(zhì)層之上沉積的過(guò)剩的村墊和金屬在平坦化工藝中去除。
過(guò)孔和線可以在已知為單嵌入的獨(dú)立嵌入工藝中形成。為了在襯底上形成一層金屬線，沉積電介質(zhì)層且將該電介質(zhì)層的 一部分依照對(duì)應(yīng)于所需線圖形的掩膜圖形蝕刻掉。然后將金屬襯墊沉積在該電介質(zhì)層上和該電介質(zhì)層的蝕刻線區(qū)域中。然后用金屬填充蝕刻的線區(qū)域且在平坦化工藝中去除該電介質(zhì)層頂部上的過(guò)剩金屬和村墊。使用對(duì)應(yīng)于所需過(guò)孔圖形的掩膜圖形，在相似的工藝中形成一層過(guò)孔或垂直連接。在單嵌入工藝中，為形成一層過(guò)孔和線，需要兩個(gè)金屬填充步驟和兩個(gè)平坦化步驟。
過(guò)孔和線還可以在雙嵌入工藝中形成。將較厚的電介質(zhì)層沉積在村底上且根據(jù)對(duì)應(yīng)于所需過(guò)孔圖形和所需線圖形的掩膜圖形蝕刻該電介質(zhì)層。將襯墊沉積在該電介質(zhì)層上和該層的蝕刻區(qū)域中。利用金屬填充蝕刻的區(qū)域且通過(guò)平坦化工藝去除過(guò)剩的金屬和襯墊。
圖1A-1D示出了各種現(xiàn)有技術(shù)的雙嵌入結(jié)構(gòu)。示出的每一個(gè)雙嵌入結(jié)構(gòu)包括第一電介質(zhì)100，該第一電介質(zhì)100包括垂直于紙面延 伸的金屬互連或線110?；ミB110被(多個(gè))擴(kuò)散阻擋材料105環(huán)繞， 且在第一電介質(zhì)100的表面上還存在第一圖形化帽層120。第二電介 質(zhì)130位于第一帽層120的頂部。該第二電介質(zhì)130具有形成于其 中的雙嵌入孔徑，該孔徑包括下部148和上部150。下部148在本領(lǐng) 域中稱為過(guò)孔，而上部150在本領(lǐng)域中稱為線。
每一層中使用的電介質(zhì)典型地包括二氧化硅、熱固性聚芳樹脂、 有機(jī)硅酸鹽玻璃(諸如摻碳的氧化物(SiCOH))或者任意其他類 型的混合相關(guān)電介質(zhì)。過(guò)孔148與底層互連110 4妄觸，而線150延 伸相當(dāng)大的距離以根據(jù)需要通過(guò)特定設(shè)計(jì)布局與IC的其他元件接 觸。在附圖中，過(guò)孔148底部處帽層120的部分通常通過(guò)與蝕刻第 二電介質(zhì)130的方法不同的蝕刻化學(xué)方法去除。圖形化的硬掩膜122 位于第二電介質(zhì)130的頂部。
在現(xiàn)有技術(shù)中，通常在金屬化之前在該結(jié)構(gòu)的整個(gè)內(nèi)部沉積襯 墊140。 ^j"墊140和105可以是如圖1A和圖1C所示的單層，或如 圖1B和圖1D所示的多層140、 145和105、 106。在圖1C和圖1D 中，村墊140不位于過(guò)孔148的底部水平面上。襯墊140、 145包括 諸如Ta、 Ti、 Ru、 Ir和W的難熔金屬或者諸如TaN、 TiN和WN的 難熔金屬氮化物。沒(méi)有特別示出的可選的粘合層可用于增強(qiáng)村墊與 第二電介質(zhì)層130的接合。然后沉積諸如A1、 W、 Cu或其合金的導(dǎo) 電材料(沒(méi)有特別示出)，使得完全填充孔徑，提供導(dǎo)電填充的過(guò) 孔和導(dǎo)電填充的線。
圖1A-1D中示出的現(xiàn)有技術(shù)互連結(jié)構(gòu)的一個(gè)問(wèn)題在于，難以在 正常芯片工作溫度下獲得良好的機(jī)械接觸。隨著Cu互連中持續(xù)的尺 度縮小和低K電介質(zhì)的引入，除增加工藝復(fù)雜度之外，可靠性問(wèn)題 變成更大的顧慮。另外，現(xiàn)有技術(shù)互連結(jié)構(gòu)在可靠性測(cè)試中經(jīng)常呈 現(xiàn)開路或高電阻接合。
參考圖1A,觀察到襯墊105/帽層120/電介質(zhì)界面100 ("三點(diǎn) 結(jié)")是機(jī)械弱點(diǎn)，且涉及如圖1E所示的可靠性相關(guān)問(wèn)題。隨著IC
6尺寸變得越來(lái)越小，任由銅擴(kuò)散和短路的電介質(zhì)擊穿故障是變得越
來(lái)越關(guān)鍵的可靠性顧慮。觀察到，在正常電路工作條件期間，Cu原 子可以擴(kuò)散通過(guò)Cu/帽層界面。
該界面的弱機(jī)械強(qiáng)度可能導(dǎo)致Cu擴(kuò)散到電介質(zhì)中且導(dǎo)致電路可 靠性劣化。隨著相鄰互連之間的間隔減小，電介質(zhì)擊穿變得越來(lái)越 惡劣。另外，眾所周知，在電場(chǎng)的影響下，當(dāng)缺少阻擋材料時(shí)，Cu 離子會(huì)容易地?cái)U(kuò)散到電介質(zhì)中。已觀察到，在正常電路工作條件下， Cu離子會(huì)沿著Cu/帽層界面擴(kuò)散到電介質(zhì)中。
因此，需要提供避免上述問(wèn)題的新的和改進(jìn)的互連結(jié)構(gòu)。即， 需要一種互連結(jié)構(gòu)，其在正常芯片工作期間具有且維持良好的機(jī)械 接觸，且在諸如熱循環(huán)和高溫烘焙的各種可靠性測(cè)試期間不會(huì)失效。
因此，本發(fā)明的一個(gè)目的是提供一種增強(qiáng)互連的可靠性的結(jié)構(gòu)。 本發(fā)明的另一目的是提供一種在Cu帽層材料中嵌入有Cu擴(kuò)散阻擋 材料的新穎的互連結(jié)構(gòu)。本發(fā)明的另一目的是提供用于創(chuàng)建這種新 穎互連結(jié)構(gòu)的制作方法。

發(fā)明內(nèi)容
本發(fā)明提供一種互連結(jié)構(gòu)，其包括電介質(zhì)層，其中嵌入有至 少一個(gè)導(dǎo)電互連；擴(kuò)散阻擋層，環(huán)繞該導(dǎo)電互連且與該電介質(zhì)層和 該導(dǎo)電互連接觸；電介質(zhì)帽層，與該電介質(zhì)層和導(dǎo)電互連接觸；以 及延伸到該電介質(zhì)帽層中的該擴(kuò)散阻擋層的 一 部分。
在優(yōu)選實(shí)施例中，延伸到該帽層中的該擴(kuò)散阻擋層的部分可以 僅延伸到該電介質(zhì)帽層的一部分中。在另一優(yōu)選實(shí)施例中，延伸到 該帽層中的該擴(kuò)散阻擋層的部分延伸到該電介質(zhì)帽層的整個(gè)厚度 中。
該導(dǎo)電互連特征可以是線和/或過(guò)孔且優(yōu)選地是Cu、 W、 Al或其 合金。該電介質(zhì)層優(yōu)選地具有約500A至約10，000A的厚度。該擴(kuò)散 阻擋層優(yōu)選地是Ta、 TaN、 Ti、 TiN、 Ru、 RuN、 RuTa、 RuTaN、 W
或WN。該擴(kuò)散阻擋層優(yōu)選地具有約4nm至約40nm的厚度。該電介質(zhì) 帽層優(yōu)選地是Si3N4、 SiC、 SiCN、 SiC(N,H)或SiCH。該擴(kuò)散阻擋層 延伸到電介質(zhì)帽層中的部分優(yōu)選地具有約5nm至約100nm的高度。
本發(fā)明還提供一種用于形成互連結(jié)構(gòu)的方法，該方法包括以下 步驟在電介質(zhì)層上沉積犧牲電介質(zhì)膜；在該電介質(zhì)層中形成圖形 化特征；在該圖形化特征中沉積擴(kuò)散阻擋層；在該擴(kuò)散阻擋層上沉 積導(dǎo)電金屬以形成互連特征；去除導(dǎo)電金屬的一部分；去除該犧牲 電介質(zhì)膜；以及沉積電介質(zhì)帽層，由此在該電介質(zhì)帽層中嵌入該擴(kuò) 散阻擋層的一部分中。
該擴(kuò)散阻擋層優(yōu)選地通過(guò)物理氣相沉積、原子層沉積或化學(xué)氣 相沉積來(lái)沉積。該導(dǎo)電互連特;f正優(yōu)選地通過(guò)鍍覆或'減射來(lái)沉積。部 分導(dǎo)電金屬優(yōu)選地使用濕法蝕刻去除。在優(yōu)選實(shí)施例中，濕法蝕刻 是在由包括HNOs、 HCL、 H2S04、 HF及其組合的蝕刻溶液中的時(shí)間 受控浸泡。
該犧牲電介質(zhì)膜優(yōu)選地^^用濕法蝕刻去除。在優(yōu)選實(shí)施例中， 該濕法蝕刻是稀釋的HF溶液。該電介質(zhì)帽層優(yōu)選地通過(guò)CVD沉積
來(lái)沉積。


相信.
利要求書中申明。附圖僅用于闡釋目的且沒(méi)有按比例繪制。不過(guò)， 通過(guò)下面結(jié)合附圖的詳述可以更好地理解本發(fā)明本身，無(wú)論是結(jié)構(gòu) 還是其工作方法，附圖中
圖1A-1D是示出常規(guī)嵌入結(jié)構(gòu)的示意性剖面圖。
圖1E是機(jī)械弱界面的示意性剖面圖。
圖2至圖IO是示出根據(jù)本發(fā)明的優(yōu)選結(jié)構(gòu)的示意性剖面圖。
具體實(shí)施例方式
參考圖2，示出了沉積在層間電介質(zhì)(ILD)層12上的犧牲電介質(zhì)膜11 (通常也稱為"硬掩膜")。在優(yōu)選實(shí)施例中，犧牲電介質(zhì)
膜11是S^N4或Si02。電介質(zhì)層12可以包含任意層間或?qū)觾?nèi)電介質(zhì)， 包括無(wú)機(jī)電介質(zhì)或有機(jī)電介質(zhì)。電介質(zhì)材料12可以是多孔或無(wú)孔的。 可用作電介質(zhì)材料的合適電介質(zhì)的某些示例包括但不限于Si02、 倍半硅氧烷、包括Si、 C、 O和H原子的摻碳氧化物(即，有機(jī)硅 酸鹽)、熱固聚芳樹脂或其多層。術(shù)語(yǔ)"聚芳"用于表示芳基半族 或者通過(guò)鍵、稠環(huán)或惰性鏈接族(例如氧、硫、砜、亞砜、羰基等) 鏈接在一起的惰性取代芳基半族。優(yōu)選地，犧牲膜11具有100A至 800 A的厚度。優(yōu)選地，ILD層12具有500A至10,000A的厚度。
參考圖3，圖形化特征21通過(guò)常規(guī)光刻和蝕刻工藝在ILD層12 中形成。依賴于是使用單嵌入還是雙嵌入結(jié)構(gòu)，這些圖形化特征將 對(duì)應(yīng)于后續(xù)的互連過(guò)孔或線。
光刻步驟包括向犧牲電介質(zhì)膜11的表面涂敷光致抗蝕劑，使 該光致抗蝕劑曝光于所需輻射圖形，以及利用常規(guī)抗蝕劑顯影劑顯 影曝光的抗蝕劑。蝕刻步驟可以包括干法蝕刻工藝、濕法化學(xué)蝕刻 工藝或其組合。術(shù)語(yǔ)"千法蝕刻"此處用于表示諸如反應(yīng)離子蝕刻 (RIE)、離子束蝕刻、等離子蝕刻或激光熔融的蝕刻技術(shù)。在蝕刻 工藝中，圖形首先被轉(zhuǎn)移到犧牲電介質(zhì)膜11且然后轉(zhuǎn)移到電介質(zhì)材 料12。在圖形被轉(zhuǎn)移到犧牲電介質(zhì)膜11之后，圖形化光致抗蝕劑典 型地但不必需地從該結(jié)構(gòu)去除。
形成于電介質(zhì)材料12中的圖形化特征21可以包括線開口、過(guò) 孔開口或者線開口與過(guò)孔開口的組合。依賴于形成的開口的類型， 適當(dāng)時(shí)可以使用單嵌入或雙嵌入工藝?？梢?吏用先過(guò)孔后線開口的 工藝，或者可以使用先線后過(guò)孔開口的工藝。
參考圖4,示出了在沉積了擴(kuò)散阻擋層31和導(dǎo)電互連特征32并 經(jīng)過(guò)了化學(xué)機(jī)械拋光(CMP)之后的結(jié)構(gòu)。依賴于是使用單嵌入還 是雙嵌入結(jié)構(gòu)，導(dǎo)電互連特征32是互連過(guò)孔和/或線。擴(kuò)散阻擋層 31典型地通過(guò)物理氣相沉積(PVD)、原子層沉積(ALD)或化學(xué) 氣相沉積(CVD)技術(shù)沉積。導(dǎo)電互連特征32優(yōu)選地是鍍覆的Cu?？砂琓a、 TaN、 Ti、 TiN、 Ru、 RuN、 RuTa、 RuTaN、 W、 WN
或可用作阻擋層以防止導(dǎo)電材料擴(kuò)散通過(guò)的任意其他材料的擴(kuò)散阻 擋層31通過(guò)沉積工藝形成，例如，通過(guò)原子層沉積(ALD)、化學(xué) 氣相沉積(CVD)、等離子增強(qiáng)化學(xué)氣相沉積(PECVD)、濺射、 化學(xué)溶液沉積或鍍覆形成。擴(kuò)散阻擋層31的厚度可以根據(jù)沉積工藝 的具體方法以及采用的材料而變化。典型地，擴(kuò)散阻擋層31具有約 4nm至約40nm的厚度，更為典型地具有約7nm至約20nm的厚度。 在擴(kuò)散阻擋層31形成之后，利用導(dǎo)電材料填充電介質(zhì)材料12 中的每個(gè)開口 21的剩余區(qū)域，由此形成導(dǎo)電互連特征32。在形成導(dǎo) 電互連特征32中使用的導(dǎo)電材料例如包括多晶硅、導(dǎo)電金屬、包括 至少一種導(dǎo)電金屬的合金、導(dǎo)電金屬硅化物或其組合。優(yōu)選地，在 形成導(dǎo)電互連特征32中使用的導(dǎo)電材料是諸如Cu、 W或Al的導(dǎo)電 金屬，在本發(fā)明中，Cu或Cu合金(諸如AlCu)是優(yōu)選實(shí)施例。使 用常規(guī)沉積工藝，將導(dǎo)電材料填充到電介質(zhì)材料12中的凹陷特征21 中，該常M^沉積工藝包括j旦不限于CVD、 PECVD、濺射、化學(xué)溶 液沉積或鍍覆。
在沉積導(dǎo)電材料之后，可以4吏用諸如化學(xué)機(jī)械拋光(CMP)的 常規(guī)平坦化工藝來(lái)提供這樣的結(jié)構(gòu)，其中擴(kuò)散阻擋層31和導(dǎo)電互連 32均具有基本與電介質(zhì)材料12的上表面共面的上表面。所得的結(jié)構(gòu) 例如在圖4中示出。
參考圖5，示出了在濕法蝕刻之后形成的Cu互連特征32的凹陷 的結(jié)構(gòu)。優(yōu)選地，所述濕法蝕刻是蝕刻溶液中的時(shí)間受控浸泡。優(yōu) 選的蝕刻溶液包括HN03、 HCL、 H2S04、 HF或其組合。如圖5所示， 僅Cu互連32將被蝕刻，且犧牲電介質(zhì)膜11或擴(kuò)散阻擋層31不被 蝕刻。
現(xiàn)在參考圖6,示出了犧牲電介質(zhì)膜11的去除。優(yōu)選地，這使 用濕法蝕刻完成。在優(yōu)選實(shí)施例中，濕法蝕刻是稀釋的HF溶液。如 圖6的剖面圖所示，Cu互連特征32將被在ILD層12之上凸出的擴(kuò) 散阻擋層31的部分41環(huán)繞。依賴于使用單嵌入還是雙嵌入結(jié)構(gòu)，該凸出部分41將環(huán)繞Cu互連過(guò)孔或線。在優(yōu)選實(shí)施例中，ILD層 12之上凸出的部分41的高度為約5nm至約100nm,寬度將等于擴(kuò) 散阻擋層31的沉積厚度。
如圖5和圖6所示，使第一濕法蝕刻適于蝕刻Cu互連。使第二 濕法蝕刻適于〗又蝕刻犧牲電介質(zhì)膜11。
現(xiàn)在參考圖7,示出了電介質(zhì)帽層61的沉積。在優(yōu)選實(shí)施例中， 電介質(zhì)帽層61是Si3N4、 SiC、 SiCN、 SiC(N，H)或SiCH。電介質(zhì)帽 層61優(yōu)選地通過(guò)CVD沉積或4t涂才支術(shù)沉積。如圖6所示，電介質(zhì) 帽層61的厚度大于ILD層12之上凸出的部分41的高度。這導(dǎo)致擴(kuò) 散阻擋層31的一部分即ILD層12之上凸出的部分41部分地嵌入到 電介質(zhì)帽層61中。
現(xiàn)在參考圖8，示出了本發(fā)明的另一實(shí)施例。在該實(shí)施例中，執(zhí) 行可選的CMP步驟，以去除電介質(zhì)帽層61的一部分厚度，以使得 電介質(zhì)帽層61的表面與ILD層12之上凸出的擴(kuò)散阻擋層31的部分 41齊平。這導(dǎo)致擴(kuò)散阻擋層31的部分41完全嵌入在電介質(zhì)帽層61 中，如圖8所示。
現(xiàn)在參考圖9，示出了用于下一級(jí)互連構(gòu)建的ILD層71的沉積。 圖8示出了擴(kuò)散阻擋層31的一部分即ILD層12之上凸出的部分41 僅部分地嵌入到電介質(zhì)帽層61中的實(shí)施例。圖IO示出了用于下一 級(jí)互連構(gòu)建的ILD層71的沉積，其中ILD層12之上凸出的部分41 完全嵌入到電介質(zhì)帽層61中。
對(duì)于注意到本公開的本領(lǐng)域技術(shù)人員而言，很明顯，可以在不 偏離本發(fā)明的精神的情況下，做出此處特別描述的實(shí)施例之外的本 發(fā)明的其他修改。因此，這些修改被視為處于僅由所附權(quán)利要求限 定的本發(fā)明的范圍內(nèi)。
工業(yè)應(yīng)用性
本發(fā)明在半導(dǎo)體集成電路及其制造中是有用的，且在后道 (BEOL)互連結(jié)構(gòu)中是尤其有用的。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括互連結(jié)構(gòu)，所述互連結(jié)構(gòu)具有其中嵌入有至少一個(gè)導(dǎo)電互連(32)的電介質(zhì)層(12)；擴(kuò)散阻擋層(31)，環(huán)繞所述至少一個(gè)導(dǎo)電互連(32)且與所述電介質(zhì)層(12)和所述至少一個(gè)導(dǎo)電互連(32)接觸；電介質(zhì)帽層(61)，與所述電介質(zhì)層(12)和所述至少一個(gè)導(dǎo)電互連(32)接觸；以及延伸到所述電介質(zhì)帽層(61)中的所述擴(kuò)散阻擋層(31)的一部分(41)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中延伸到所述帽層 (61)中的所述擴(kuò)散阻擋層(31)的所述部分(41)僅延伸到所述電介質(zhì)帽層(61)的一部分中。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中延伸到所述帽層 (61)中的所述擴(kuò)散阻擋層(31)的所述部分(41)延伸到所述電介質(zhì)帽層(61 )的整個(gè)厚度中。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述至少一個(gè)導(dǎo)電 互連(32)包括線和過(guò)孔。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述至少一個(gè)導(dǎo)電 互連(32)由選自Cu、 W、 Al及其合金的材料組成。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述電介質(zhì)層U2) 具有約500A至約10,000A的厚度。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述擴(kuò)散阻擋層 (31)由選自Ta、 TaN、 Ti、 TiN、 Ru、 RuN、 RuTa、 RuTaN、 W和WN的材料組成。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述擴(kuò)散阻擋層 (31 )具有約4nm至約40nm的厚度。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述電介質(zhì)帽層(61)由選自Si3N4、 SiC、 SiCN、 SiC(N，H)和SiCH的材料組成。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中延伸到所述電介質(zhì) 帽層(61 )中的所述擴(kuò)散阻擋層(31 )的所述部分(41 )具有約5nm 至約100nm的高度。
11. 一種用于形成互連結(jié)構(gòu)的方法，包括以下步驟 在電介質(zhì)層(12)上沉積犧牲電介質(zhì)膜(11); 在所述電介質(zhì)層(12)中形成圖形化凹陷特征(21 ); 在所述凹陷特征(21)中沉積擴(kuò)散阻擋層(31); 在所述擴(kuò)散阻擋層(31)上沉積導(dǎo)電金屬(32)以形成互連特征(32 );去除所述導(dǎo)電金屬(32)的一部分； 去除所述犧牲電介質(zhì)膜(11);以及沉積電介質(zhì)帽層(61),由此在所述電介質(zhì)帽層(61)中嵌入 所述擴(kuò)散阻擋層(31)的一部分(41)。
12. 根據(jù)權(quán)利要求11所述的方法，其中所述擴(kuò)散阻擋層(31) 通過(guò)物理氣相沉積來(lái)沉積。
13. 根據(jù)權(quán)利要求11所述的方法，其中所述擴(kuò)散阻擋層(31) 通過(guò)化學(xué)氣相沉積或原子層沉積來(lái)沉積。
14. 根據(jù)權(quán)利要求11所述的方法，其中所述導(dǎo)電互連特征(32)通過(guò)鍍覆沉積。
15. 根據(jù)權(quán)利要求11所述的方法，其中所述導(dǎo)電互連特征(32) 通過(guò)濺射沉積。
16. 根據(jù)權(quán)利要求11所述的方法，其中所述導(dǎo)電金屬(32)的 所述部分使用濕法蝕刻去除。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述濕法蝕刻是在由包 括HN03、 HCL、 H2S04、 HF及其組合的蝕刻溶液中的時(shí)間受控浸泡。
18. 根據(jù)權(quán)利要求11所述的方法，其中所述犧牲電介質(zhì)膜(11 ) 使用濕法蝕刻去除。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述濕法蝕刻是稀釋的HF溶液。
20.根據(jù)權(quán)利要求11所述的方法，其中所述電介質(zhì)帽層(61) 通過(guò)CVD沉積來(lái)沉積。
全文摘要
本發(fā)明提供一種半導(dǎo)體互連結(jié)構(gòu)，該互連結(jié)構(gòu)在帽層(61)、底層電介質(zhì)層(12)和擴(kuò)散阻擋層(31)的界面處具有改進(jìn)的機(jī)械強(qiáng)度。該互連結(jié)構(gòu)具有嵌入在該帽層材料(61)中的擴(kuò)散阻擋材料(31)的一部分(41)。該阻擋(31)可以部分或者完全嵌入在該帽層(61)中。
文檔編號(hào)H01L21/469GK101523585SQ200780037939
公開日2009年9月2日 申請(qǐng)日期2007年10月11日 優(yōu)先權(quán)日2006年10月11日
發(fā)明者C-c·楊, H·S·楊, K·K·H·沃恩格, M·G·法奧奎 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司