主動元件陣列結(jié)構(gòu)及其制造方法

文檔序號：6890884閱讀：182來源：國知局

專利名稱：主動元件陣列結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種主動元件陣列結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種具有平坦層的主動元件陣列結(jié)構(gòu)及其制造方法。
背景技術(shù)：
薄膜晶體管液晶顯示面板(Thin Film Transistor Liquid Crystal Display panel, TFT LCD panel)主要是由主動元件陣列結(jié)構(gòu)(Active device array structure)、彩色濾光陣歹廿結(jié)構(gòu) (Color filter array structure)和液晶層所構(gòu)成，其中主動元件陣列結(jié)構(gòu)是由多個以陣列排列的主動元fK 也就是薄膜晶體管(Thin Film Transistor, TFT)，以及與每一薄膜晶體管對應配置的一像素電極(Pixel Electrode)所組成。上述的薄膜晶體管包括柵極(Gate)、通道區(qū)(Channel)、漏極(Drain)與源極(Source)，而薄膜晶體管用來作為液晶顯示單元的開關(guān)元件。圖1為一種現(xiàn)有具有平坦層的主動元件陣列基板的俯視示意圖，圖2A 至圖2E為沿圖1中剖線n'的制造工藝的剖面示意圖。請參照圖1與圖2A，現(xiàn)有的主動元件陣列結(jié)構(gòu)100的制造方法是首先進行第一道掩膜工藝，以在基板50上形成柵極112以及與其連接的掃描線120，并且同時在掃描線120 的末端形成掃描接墊122。之后，在基板50上方覆蓋一柵絕緣層130。接著，請參照圖1與圖2B，進行第二道掩膜工藝，以在柵極112上方的柵絕緣層130上形成一通道區(qū)114。隨之，請參照圖1與圖2C，進行第三道掩膜工藝，以形成源極116、漏極118以及與源極116連接的數(shù)據(jù)線140，且同時在數(shù)據(jù)線140的末端形成另一數(shù)據(jù)接墊142。然后，在基板50上方覆蓋一保護層150。接著，請參照圖1與圖2D，進行第四道掩膜工藝，以在保護層150上形成一圖案化平坦層(patterned overcoat layer) 160，并暴露出漏極118以及接墊122、 142上方的保護層150。隨后，以圖案化平坦層160為蝕刻掩膜，移除接墊122、 142上的柵絕緣層130與保護層150，并移除漏極118上的保護層150。最后，請參照圖1與圖2E，進行第五道掩膜工藝，以在圖案化平坦層 160上形成像素電極170，并且在接墊122、 142表面覆蓋一圖案化透明導電層172。以上述的工藝而言，于保護層150上形成圖案化平坦層160的目的是為了提高液晶顯示面板的顯示開口率。詳細來說，層厚較厚的圖案化平坦層160可以避免像素電極170與數(shù)據(jù)線140之間所產(chǎn)生雜散電容(Parasitic capacitor)太大，而影響液晶顯示面板的特性。因此，圖案化平坦層160的存在，像素電極170可以覆蓋在部分數(shù)據(jù)線140的上方以提高顯示開口率。利用上述五道掩膜工藝可以有效提高液晶顯示面板的顯示開口率，并且可良好地控制主動元件陣列結(jié)構(gòu)100的平坦度。然而，五道掩膜的使用使得工藝成本無法降低。因此，主動元件陣列結(jié)構(gòu)100的制造工藝中，如何減少掩膜的使用數(shù)量成為重要的研發(fā)方向之一。發(fā)明內(nèi)容本發(fā)明的主要目的是提供一種主動元件陣列結(jié)構(gòu)，可應用于液晶顯示面板中以提升液晶顯示面板的顯示開口率。本發(fā)明的另一目的是提供一種主動元件陣列結(jié)構(gòu)的制造方法，以降低制作主動元件陣列結(jié)構(gòu)時所需的工藝成本。本發(fā)明提出一種主動元件陣列結(jié)構(gòu)，其配置于一基板上。主動元件陣列結(jié)構(gòu)包括一第一圖案化導體層、一圖案化柵絕緣層、一圖案化半導體層、一第二圖案化導體層、一圖案化平坦層、一透明導電層。第一圖案化導體層包括多條掃描線以及與掃描線連接的多個柵極與多個掃描接墊。圖案化柵絕緣層具有多個第一開口，以暴露出部分第一圖案化導體層。圖案化半導體層配置于圖案化柵絕緣層上。第二圖案化導體層直接配置于圖案化半導體層上。第二圖案化導體層包括多條數(shù)據(jù)線、多個漏極以及與數(shù)據(jù)線連接的多個源極與多個數(shù)據(jù)接墊。數(shù)據(jù)線與掃描線相交，而漏極與源極位于柵極上方。圖案化平坦層具有多個第二開口，位于第一開口上方的第二開口暴露出第一開口所暴露出的部分第一圖案化導體層，而部分第二開口暴露出部分第二圖案化導體層。透明導電層全面地配置于基板上，其中配置于第一開口以及第二開口內(nèi)的部分透明導電層在基板以及圖案化平坦層之間斷開。在本發(fā)明的一實施例中，上述的第一圖案化導體層的結(jié)構(gòu)包括疊層的一第一鋁金屬層以及一第一鈦金屬層，且第二圖案化導體層的結(jié)構(gòu)包括疊層的一第二鋁金屬層以及一第二鈦金屬層。第一鈦金屬層例如是位于第一鋁金屬層以及基板之間。此外，第一開口所暴露出來的第一鋁金屬層具有底切的側(cè) 壁，以使透明導電層斷開。進一步而言，第二鈦金屬層位于第二鋁金屬層以及圖案化半導體層之間。部分第二開口暴露出部分數(shù)據(jù)接墊以及數(shù)據(jù)線，且第二鋁金屬層在暴露出來的數(shù)據(jù)接墊以及數(shù)據(jù)線處具有底切的側(cè)壁，以使透明導電層斷開。另外，部分第二開口暴露出漏極，且第二鋁金屬層在靠近對應的柵極處具有底切的側(cè)壁，以使透明導電層斷開。在本發(fā)明的一實施例中，上述的第一圖案化導體層的結(jié)構(gòu)包括疊層的一第一鋁金屬層以及一第一鉬金屬層，而第二圖案化導體層的結(jié)構(gòu)包括依次堆疊的一第一鈦金屬層、一第二鋁金屬層以及一第二鈦金屬層。第一圖案化導體層的結(jié)構(gòu)更包括一第二鉬金屬層，第一鋁金屬層位于第一鉬金屬層以及第二鉬金屬層之間。在本發(fā)明的一實施例中，上述的主動元件陣列結(jié)構(gòu)更包括一圖案化保護層，而圖案化平坦層位于圖案化保護層以及透明導電層之間。另外，第二開口暴露出數(shù)據(jù)接墊，而在數(shù)據(jù)接墊與圖案化平坦層之間，圖案化保護層具有底切的側(cè)壁。當圖案化平坦層、圖案化保護層及圖案化柵絕緣層緊密堆疊時，在第一開口與第二開口連通處，圖案化保護層具有底切的側(cè)壁。此外，部分第二開口暴露出漏極，且圖案化保護層在靠近對應的柵極處具有底切的側(cè) 壁。實務上，部分第二開口暴露出數(shù)據(jù)線，且在數(shù)據(jù)線與圖案化平坦層之間，圖案化保護層具有底切的側(cè)壁。部分圖案化半導體層更配置于圖案化保護層以及圖案化柵絕緣層之間，位于掃描接墊與掃描線上方。部分第一開口暴露出掃描線以及掃描接墊，且在掃描線上方，圖案化半導體層以及圖案化平坦層之間的圖案化保護層具有底切的側(cè)壁。第二圖案化導體層更包括多個輔助掃描接墊，位于掃描接墊上方，且透明導電層透過位于圖案化半導體層與掃描接墊之間的第一幵口將輔助掃描接墊分別與對應的掃描接墊電性連接。在本發(fā)明的一實施例中，上述的第一開口暴露出掃描接墊邊緣，且第一圖案化導體層在掃描接墊邊緣具有底切的側(cè)壁。在本發(fā)明的一實施例中，上述的部分第一圖案化導體層更包括多個輔助墊，位于數(shù)據(jù)接墊以及基板之間，且輔助墊具有底切的側(cè)壁。在本發(fā)明的一實施例中，在數(shù)據(jù)線以及掃描線相交處，第二鋁金屬層以及圖案化半導體層具有底切的側(cè)壁。在本發(fā)明的一實施例中，在數(shù)據(jù)線以及掃描線相交處，圖案化柵絕緣層具有底切的側(cè)壁。在本發(fā)明的一實施例中，上述的第一圖案化導體層更包括由掃描線延伸至漏極與基板之間的多個電容電極。在本發(fā)明的一實施例中，上述的第二圖案化導體層更包括多個電容電極，掃描線位于電容電極以及基板之間，且電容電極與漏極電性連接。本發(fā)明另提供一種主動元件陣列結(jié)構(gòu)的制造方法。首先，于一基板上形成一第一導體層。進行一第一道掩膜工藝以將第一導體層圖案化成一第一圖案化導體層。第一圖案化導體層包括多條掃描線、多個柵極以及多個掃描接墊，掃描線連接柵極以及掃描接墊。接著，于基板上依序形成一柵絕緣層、一半導體層以及一第二導體層。進行一第二道掩膜工藝，以形成一圖案化半導體層以及位于圖案化半導體層上的一第二圖案化導體層。第二圖案化導體層包括多條數(shù)據(jù)線、多個源極、多個漏極以及多個數(shù)據(jù)接墊，其中數(shù)據(jù)線與掃描線相交，且數(shù)據(jù)線連接源極與數(shù)據(jù)接墊，而漏極與源極位于柵極上方。之后，于基板上形成一平坦材料層。進行一第三道掩膜工藝，以形成一圖案化柵絕緣層以及一圖案化平坦層。圖案化柵絕緣層具有多個第一開口，圖案化平坦層具有多個第二開口，位于第一開口上方的第二開口暴露出第一開口所暴露出的部分第一圖案化導體層，而部分第二開口暴露出部分第二圖案化導體層。隨之，于基板上全面地形成一透明導電層，其中配置于第一開口以及第二開口內(nèi)的部分透明導電層在基板以及圖案化平坦層之間斷開。在本發(fā)明的一實施例中，上述的進行第二道掩膜工藝時，使用一第一半透掩膜。在本發(fā)明的一實施例中，上述的進行第三道掩膜工藝時，使用一第二半透掩膜。在本發(fā)明的一實施例中，上述的第三道掩膜工藝包括將平坦材料層圖案化，以形成一預圖案化平坦層，其中預圖案化平坦層具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)。然后，進行一第一蝕刻工藝，以移除未被預圖案化平坦層覆蓋的部分柵絕緣層，以形成第一開口。接著，進行一第二蝕刻工藝，以在未被覆蓋住的部分第一圖案化導體層及部分第二圖案化導體層中形成底切的側(cè)壁。之后，進行一氧氣(等離子體)灰化工藝，移除第一厚度區(qū) 的部分預圖案化平坦層，以形成第二開口。在本發(fā)明的一實施例中，上述的進行第二道掩膜工藝后且形成平坦材料層之前，更包括基板上形成一保護層。另外，第三道掩膜工藝包括將平坦材料層圖案化，以形成一預圖案化平坦層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)。接著，進行一蝕刻工藝，移除未被預圖案化平坦層覆蓋的部分柵絕緣層以及部分保護層，并在未被覆蓋住的部分保護層以及部分柵絕緣層形成底切的側(cè)壁，以形成一圖案化保護層以及圖案化柵絕緣層。然后，進行一氧氣(等離子體)灰化工藝，移除第一厚度區(qū)的部分預圖案化平坦層，以形成圖案化平坦層并暴露出部分圖案化保護層。在本發(fā)明的一實施例中，上述的第三道掩膜工藝也可以是先將平坦材料層圖案化，以形成一預圖案化平坦層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)。接著，進行一第一干式蝕刻工藝，移除未被預圖案化平坦層覆蓋的部分柵絕緣層以及部分保護層，并在未被覆蓋住的部分保護層中形成底切的側(cè)壁，以形成一圖案化保護層。隨后，進行一濕式蝕刻工藝，以在未被覆蓋住的部分第一圖案化導體層及部分第二圖案化導體層形成底切的側(cè)壁。之后，進行一第二干式蝕刻工藝，以移除未被預圖案化平坦層覆蓋的部分圖案化半導體層及部分柵絕緣層，以形成圖案化柵絕緣層。接著，進行一氧氣(等離子體)灰化工藝，移除第一厚度區(qū)的部分預圖案化平坦層，以形成圖案化平坦層并暴露出部分圖案化保護層。在本發(fā)明的一實施例中，上述的第二道掩膜工藝包括于第二導體層上形成一圖案化光阻層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)。接著，進行一蝕刻工藝，以移除未被圖案化光阻層覆蓋的部分第二導體層以及部分半導體層。然后，完全移除圖案化光阻層，同時將第一厚度區(qū)以及半導體層之間的部分第二導體層移除，以形成圖案化半導體層以及第二圖案化導體層。在本發(fā)明的一實施例中，上述的形成透明導電層的方法包括化學氣相沉積法或物理氣相沉積法。根據(jù)上述方案，本發(fā)明相對于現(xiàn)有技術(shù)的效果是顯著的本發(fā)明采用三道掩膜工藝制作具有平坦層的主動元件陣列結(jié)構(gòu)，使得工藝成本因為掩膜使用數(shù)量的減少而大幅降低。另外，本發(fā)明的主動元件陣列結(jié)構(gòu)中，平坦層的配置有助于降低像素電極與數(shù)據(jù)線之間的雜散電容。因此，透明導電層可與數(shù)據(jù)線局部地重疊以提升主動元件陣列結(jié)構(gòu)的顯示開口率。

圖1為現(xiàn)有主動元件陣列基板的俯視示意圖。圖2A至圖2E為圖1中剖線I-r的制造工藝的剖面示意圖。圖3為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第一道掩膜工藝的俯視圖。圖4A 4D為圖3中剖線AA，、 BB' 、 CC'及DD，的剖面圖。圖5為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第二道掩膜工藝的俯視圖。圖6A 6D分別為圖5中剖線AA，、 BB' 、 CC'及DD，的剖面圖。圖7為圖5的剖線DD'的第二道掩膜工藝的制作方法的示意圖。圖8A 8D為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第三道掩膜工藝中第一蝕刻工藝的剖面圖。圖9A 9D為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第三道掩膜工藝中第二蝕刻工藝的剖面圖。圖10A 10D為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第三道掩膜工藝中氧氣(等離子體)灰化工藝的剖面圖。圖11為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的示意圖。圖12為本發(fā)明的第一實施例的另一種主動元件陣列結(jié)構(gòu)的示意圖。圖13為本發(fā)明的第一實施例的再一種主動元件陣列結(jié)構(gòu)的示意圖。圖14為本發(fā)明的第二實施例的主動元件陣列結(jié)構(gòu)的示意圖。圖15A 15D為圖14的剖線AA，、 BB' 、 CC'及DD'的剖面圖。圖16為本發(fā)明的第三實施例的主動元件陣列結(jié)構(gòu)的第一道掩膜工藝的示意圖。圖17A 17D為沿圖16的剖線M，、BB' 、CC，及DD'所繪示的剖面圖。圖18為本發(fā)明的第三實施例的第二道掩膜工藝的示意圖。圖19A 19D為沿圖18的剖線M，、BB' 、CC，及DD，所繪示的剖面圖。圖20A 20D為本發(fā)明的第三實施例的第三道掩膜工藝中第一干式蝕刻工藝的剖面圖。圖21A 21D為本發(fā)明的第三實施例的第三道掩膜工藝中濕式蝕刻工藝的剖面圖。圖22A 22D為本發(fā)明的第三實施例的第三道掩膜工藝中第二干式蝕刻工藝的剖面圖。圖23A 23D為本發(fā)明的第三實施例的第三道掩膜工藝中氧氣(等離子體) 灰化工藝的剖面圖。圖24A 24D為本發(fā)明的第三實施例的主動元件陣列結(jié)構(gòu)的剖面圖。圖25為本發(fā)明的第三實施例的主動元件陣列結(jié)構(gòu)的示意圖。主要元件符號說明100、380、380，、380" 、 600、 7112、314、708:柵極114、322、732:通道區(qū)116、334、748:源極118、336、750:漏極120、312、704:掃描線122、316、706:掃描接墊130、318、720:柵絕緣層140、332、742:數(shù)據(jù)線142、338、744:數(shù)據(jù)接墊150:保護層160、360、776:圖案化平坦層170:像素電極172:圖案化透明導電層310、702:第一圖案化導體層310A:第一鈦金屬層310B:第一鋁金屬層320、730:圖案化半導體層320，半導體層330、740:第二圖案化導體層330，第二導體層330A第二鈦金屬層330B第二鋁金屬層340、752:電容上電極342:薄膜晶體管344:隔絕線346:分支350、722:圖案化柵絕緣層352、724:第一開口354、770:預圖案化平坦層362、778:第二開口370、780:透明導電層400:圖案化光致抗蝕劑層402、356、772:第一厚度區(qū)404、358、774:第二厚度區(qū)50、，300、700:基板680、760:圖案化保護層710:電容下電極712:輔助墊746:輔助掃描接墊734:第三開口E: 側(cè)壁P: 開放開口AA，、 BB，、 CC，、 DD，、 II，:剖線具體實施方式
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。第一實施例圖3為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第一道掩膜工藝的俯視圖，而圖4A 4D為圖3中剖線AA，、 BB，、 CC'及DD，的剖面圖。請先參照圖3與圖4A 4D，本實施例的主動元件陣列結(jié)構(gòu)的制造方法是先于一基板300上形成一第一導體層(未繪示)，并進行一第一道掩膜工藝以將第一導體層(未繪示)圖案化成一第一圖案化導體層310。第一圖案化導體層310包括多條掃描線312、多個柵極314以及多個掃描接墊316，其中掃描線312 連接柵極314以及掃描接墊316。在本實施例中，第一圖案化導體層310例如是由第一鈦金屬層310A以及第一鋁金屬層310B所構(gòu)成的多層金屬疊層結(jié)構(gòu)，其中第一鈦金屬層310A 位于第一鋁金屬層310B以及基板300之間。在其它實施例中，第一圖案化導體層310也可以是由其它金屬層所構(gòu)成的多層金屬疊層結(jié)構(gòu)，其中可以選用鋁金屬或是鋁合金為上層金屬的材質(zhì)。另外，本實施例的第一道掩膜工藝中所使用的掩膜類型例如是正常掩膜，而第一道掩膜工藝包括光刻工藝以及蝕刻工藝。詳細來說，第一道掩膜工藝例如是先將一光致抗蝕劑層(未繪示) 涂布于第一導體層(未繪示)上。接著，通過光刻工藝將光致抗蝕劑層(未繪示)圖案化，并以圖案化的光致抗蝕劑層(未繪示)為掩膜進行蝕刻工藝以移除不需要的第一導體層(未繪示)而保留下第一圖案化導體層310。隨后，將第一圖案化導體層310上方的圖案化光致抗蝕劑層(未繪示)移除，即完成第一道掩膜工藝。接著，圖5為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第二道掩膜工藝的俯視圖，而圖6A 6D分別為圖5中剖線M，、 BB，、 CC'及DD，的剖面圖。請參照圖5以及圖6A 6D，于基板300上依序形成一柵絕緣層318、一半導體層(未繪示)以及一第二導體層(未繪示)，并進行一第二道掩膜工藝，以形成一圖案化半導體層320以及位于圖案化半導體層320上的一第二圖案化導體層330。第二圖案化導體層330包括多條數(shù)據(jù)線332、多個源極 334、多個漏極336、多個數(shù)據(jù)接墊338以及多個電容上電極340。數(shù)據(jù)線332 與掃描線312相交。電容上電極340位于掃描線312上，并與掃描線312部分重疊，以構(gòu)成一儲存電容的結(jié)構(gòu)。另外，數(shù)據(jù)線332連接源極334與數(shù)據(jù) 接墊338，而漏極336與源極334位于柵極314上方以構(gòu)成一薄膜晶體管342。第二圖案化導體層330例如是由第二鈦金屬層330A以及第二鋁金屬層 330B所構(gòu)成的多層金屬結(jié)構(gòu)，其中第二鈦金屬層330A位于第二鋁金屬層 330B及圖案化半導體層320之間。當然，第二圖案化導體層330也可以是由其它金屬層所構(gòu)成的多層金屬結(jié)構(gòu)。值得一提的是，本實施例中，第二圖案化導體層330與圖案化半導體層320是連續(xù)沉積之后再經(jīng)由圖案化而形成的，所以圖案化半導體層320會位于第二圖案化導體層330與柵絕緣層318 之間。也就是說，第二圖案化導體層330在本實施例中并非直接配置于柵絕緣層318上。另外，第二圖案化導體層330與圖案化半導體層320之間還可配置有歐姆接觸層(未繪示)。實務上，為使薄膜晶體管342能夠維持正常的運作，柵極314上方的金屬材料及歐姆接觸層必需被移除以暴露出部分圖案化半導體層320而作為通道區(qū)322之用(如圖6D所示)。因此，第二道掩膜工藝必須使用半透掩膜以達到不同蝕刻深度的結(jié)果。詳細來說，圖7為沿圖5的剖線DD'的第二道掩膜工藝的制作方法的示意圖。請參照圖7，于基板300上依序形成一半導體層320'、一第二導體層330'以及一圖案化光致抗蝕劑層400。圖案化光致抗蝕劑層400具有較薄的一第一厚度區(qū)402以及較厚的一第二厚度區(qū)404。另外，圖案化光致抗蝕劑層400具有多個開放開口 P以暴露出部分第二導體層330'。接著，進行一蝕刻工.藝，以移除未被圖案化光致抗蝕劑層400覆蓋，也就是開放開口P暴露出的部分第二導體層330'以及半導體層320'，以形成圖案化半導體層320。在此，如圖5所示，位于掃描線312與數(shù)據(jù)線332 所圍區(qū)域中的大部分第二導體層330'會被移除，而僅留下源極334、漏極 336以及電容上電極340。然后，完全移除圖案化光致抗蝕劑層400，同時將第一厚度區(qū)402以及圖案化半導體層320之間的部分第二導體層330'移除，以形成第二圖案化導體層330。第二掩膜工藝是通過不同厚度的圖案化光致抗蝕劑層400作為屏蔽，且以較厚的第二厚度區(qū)404完全移除的時間作為移除圖案化光致抗蝕劑層400的蝕刻終點。因此，位于較薄的第一厚度區(qū)402下方的部分第二導體層330'可以被移除，而使通道區(qū)322被暴露出來。在此，通過一道掩膜達到不同蝕刻深度的工藝步驟有助于減少掩膜使用數(shù)量并降低主動元件陣列結(jié)構(gòu)的制作成本。之后，圖8A 8D繪示了本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第三道掩膜工藝中第一蝕刻工藝的剖面圖。請參照圖8A 8D，先于基板300 上形成一平坦材料層(未繪示)，并將平坦材料層(未繪示)圖案化，以形成一預圖案化平坦層354。預圖案化平坦層354具有較薄的一第一厚度區(qū)356以及較厚的一第二厚度區(qū)358。較薄的一第一厚度區(qū)356配置于數(shù)據(jù)線332上以及漏極336遠離柵極314的部分區(qū)域的表面上。在本實施例中，預圖案化平坦層354的材質(zhì)例如為具有光敏感性的介電材料。實務上，本步驟中例如是采用半透掩膜以于一次的光刻工藝中形成具有不同厚度的預圖案化平坦層354。當然，在其它實施例中，形成預圖案化平坦層354時采用的掩膜也可以是灰階掩膜或是其它可在不同區(qū)域提供不同透光度的掩膜。然后，進行一第一蝕刻工藝，移除未被預圖案化平坦層354覆蓋的部分柵絕緣層318，以形成具有第一開口 352的圖案化柵絕緣層350。圖案化柵絕緣層350對應第一開口 352的側(cè)壁E具有底切的結(jié)構(gòu)，且第一開口 352將部分第一圖案化導體層310暴露出來。在本實施例中，第一蝕刻工藝在圖案化柵絕緣層350中所形成的多個第一開口 352例如暴露出部分掃描接墊316 以及掃描線312。另外，預圖案化平坦層354更暴露出部分的數(shù)據(jù)接墊338 與漏極336。接著，圖9A 9D為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第三道掩膜工藝中第二蝕刻工藝的剖面圖。請參照圖9A 9D,進行一第二蝕刻工藝，以在未被覆蓋住的部分第一圖案化導體層310及部分第二圖案化導體層330 中形成底切的側(cè)壁E。第二蝕刻工藝例如選用等向性的蝕刻工藝，以在部分第一圖案化導體層310及部分第二圖案化導體層330中形成底切的側(cè)壁E。由于第一圖案化導電層310與第二圖案化導電層330的上層金屬皆為鋁金屬層，所以第二蝕刻工藝中所選用的蝕刻劑例如是適于蝕刻鋁材質(zhì)的溶液。進行第二蝕刻工藝時，未被預圖案化平坦層354遮蔽而裸露于外的第一鋁金屬層310B以及第二鋁金屬層330B所對應的位置分別為數(shù)據(jù)接墊338、掃描接墊316、掃描線312以及漏極336。因此，數(shù)據(jù)接墊338、掃描接墊316、掃描線312以及漏極336被裸露出來的部分都具有底切的側(cè)壁E。之后，圖10A 10D為本發(fā)明的第一實施例的主動元件陣列結(jié)構(gòu)的第三道掩膜工藝中氧氣(等離子體)灰化工藝的剖面圖。請先參照圖10A 10D，進行一氧氣(等離子體)灰化工藝，移除第一厚度區(qū)356的部分預圖案化平坦層 354，以形成具有第二開口 362的圖案化平坦層360。由于第一厚度區(qū)356 位于數(shù)據(jù)線332上以及漏極336的部分區(qū)域上，因此數(shù)據(jù)線332以及漏極336 的部分區(qū)域在此步驟中會被暴露出來。實務上，圖案化平坦層360的第二開口 362位于掃描接墊316、掃描線312、數(shù)據(jù)接墊338、數(shù)據(jù)線332以及漏極 336的部分區(qū)域上。此外，位于掃描接墊316以及掃描線312的部分第二開口 362會與圖案化柵絕緣層350的第一開口 352連通。然后，于基板300上全面地沉積透明導電層370，即形成圖11所示的主動元件陣列結(jié)構(gòu)380。形成透明導電層370的方法包括化學氣相沉積法或物理氣相沉積法。透明導電層370會直接沉積于圖案化平坦層360以及第一開口 352與第二開口 362所暴露出來的金屬元件上。為使主動元件陣列結(jié)構(gòu)380可正常運作，第一圖案化導體層310與第二圖案化導體層330所構(gòu)成的元件之間應保持適當?shù)碾娦越^緣或是電性連接的關(guān)系。因此，在現(xiàn)有的主動元件陣列結(jié)構(gòu)工藝中，必須至少再增加一道掩膜工藝，將透明導電層370圖案化，而造成制作成本的提高。在本實施例的第三道掩膜工藝中，利用工藝條件以及工藝步驟的調(diào)整，使得圖案化柵絕緣層350、第一鋁金屬層310B以及第二鋁金屬層330B對應第一開口 352以及第二開口 362處具有底切的側(cè)壁E。因此，透明導電層370 在對應第一開口 352以及第二開口 362的邊緣斷開，以使各元件維持應有的電性特性。詳細來說，請繼續(xù)參照圖10A，由剖線AA'的剖面來看，部分第二開口 362暴露出部分數(shù)據(jù)接墊338以及數(shù)據(jù)線332。同時，第二鋁金屬層330B在暴露出來的數(shù)據(jù)接墊338以及數(shù)據(jù)線332處具有底切的側(cè)壁E，以使透明導電層370斷開。如此，數(shù)據(jù)接墊338以及數(shù)據(jù)線332不會與其它元件電性連接而造成短路。請參照圖IOB與圖IOC，由剖線BB，及剖線CC，的剖面可知，第一開口 352所暴露出來的第一鋁金屬層310B具有底切的側(cè)壁E，以使透明導電層370 斷開。這些第一開口 352實質(zhì)上位于掃描線312以及掃描接墊316上，所以第一鋁金屬層310B底切的側(cè)壁E例如可避免掃描線312以及掃描接墊316與其它元件之間發(fā)生短路的現(xiàn)象。另外，如圖10D中剖線DD'的剖面所示，在第二鋁金屬層330B遠離對應的柵極314的一側(cè)，透明導電層370是由漏極336延伸至圖案化平坦層360上。因此，位于掃描線312與數(shù)據(jù)線332所圍區(qū)域中的透明導電層370可與漏極336電性連接以作為像素電極之用。在本實施例中，掃描線312與數(shù)據(jù) 線332所圍區(qū)域中的透明導電層370與電容上電極340之間也可保持電性連接以作為儲存電容之用。整體來說，本實施例的第二道掩膜工藝中使用半透掩膜以完成不同深度的蝕刻工藝。因此，薄膜晶體管342的源極334、漏極336與通道區(qū)322可以在同一道掩膜工藝中被圖案化，而有助于節(jié)省工藝成本。另外，本實施例的第三道掩膜工藝中，利用蝕刻條件的控制以及半透掩膜的應用以在圖案化柵絕緣層350以及鋁金屬層(310B、 330B)中形成底切的側(cè)壁E。同時，第三道掩膜工藝中形成適當?shù)慕佑|窗口使部分的透明導電層370電性連接漏極 336及電容上電極340。因此，本實施例不須要通過其它的掩膜工藝以將透明導電層370圖案化，就可以完成主動元件陣列結(jié)構(gòu)380的制作，以達到降低成本的目的。除此之外，本實施例中圖案化平坦層360的厚度有助于降低數(shù)據(jù)線332 以及透明導電層370之間的雜散電容。所以，主動元件陣列結(jié)構(gòu)380應用于液晶顯示面板時，作為像素電極用的透明導電層370可與數(shù)據(jù)線332重疊以提高液晶顯示面板的顯示開口率。另外，圖12為本發(fā)明的第一實施例的另一種主動元件陣列結(jié)構(gòu)。請參照圖12，本實施例的主動元件陣列結(jié)構(gòu)380，的工藝中例如還可調(diào)整第三道掩膜上的圖案，以使圖案化平坦層360暴露出位于周邊的掃描接墊316以及數(shù)據(jù)接墊338。在第三道掩膜工藝中，裸露出來的第一鋁金屬層310B與第二鋁金屬層330B鄰近圖案化平坦層360或圖案化柵絕緣層350的一側(cè)會具有底切結(jié)構(gòu)的側(cè)壁E。因此，形成透明導電層370時，掃描接墊316以及數(shù)據(jù)接墊338不會與圖案化平坦層360所覆蓋的元件之間產(chǎn)生不必要的電性連接。另外，各個掃描接墊316以及各個數(shù)據(jù)接墊338之間必須相互電性絕緣以避免短路。所以，在本實施例中，形成第二圖案化導體層330時可以在各個接墊316、 338之間形成一隔絕線344。隔絕線344配置于部分圖案化柵絕緣層350上，且部分圖案化半導體層320位于隔絕線344與圖案化柵絕緣層 350之間。另外，在第三道掩膜工藝中，使圖案化柵絕緣層350在隔絕線344 周圍具有底切的側(cè)壁E。因此，隔絕線344的配置可使透明導電層370在各個掃描接墊316以及各個數(shù)據(jù)接墊338之間斷開而避免發(fā)生短路的現(xiàn)象。更進一步來說，圖13繪示了本發(fā)明的第一實施例的再一種主動元件陣列結(jié)構(gòu)。請參照圖13，主動元件陣列結(jié)構(gòu)380"與主動元件陣列結(jié)構(gòu)38(T 相似。兩者之間的差異在于，主動元件陣列結(jié)構(gòu)380"的圖案化平坦層360 具有多個延伸于各個掃描接墊316以及各個數(shù)據(jù)接墊338之間的分支346，以使各個掃描接墊316以及各個數(shù)據(jù)接墊338之間電性絕緣。詳細來說，分支346周圍的圖案化柵絕緣層350會具有底切的側(cè)壁E,所以透明導電層370 形成時，會在分支346周圍斷開，而使各個接墊316、 338之間電性絕緣。在主動元件陣列結(jié)構(gòu)380"中，第二圖案化導體層330不需另配制分隔線于各個接墊316、 338之間。第二實施例圖14為本發(fā)明的第二實施例的主動元件陣列結(jié)構(gòu)，而圖15A 15D為圖 14的剖線AA，、 BB，、 CC'及DD，的剖面圖。請參照圖14與圖15A 15D ，主動元件陣列結(jié)構(gòu)600與第一實施例的主動元件陣列結(jié)構(gòu)380大致相同，其中主動元件陣列結(jié)構(gòu)600更包括一圖案化保護層680，配置于圖案化平坦層 360以及基板300之間。另外，在本實施例中構(gòu)成柵極314、掃描線312以及掃描接墊316的金屬疊層結(jié)構(gòu)例如為鋁金屬與鉬金屬的疊層結(jié)構(gòu)，或是鉬 /鋁/鉬的三層金屬疊層結(jié)構(gòu)。同時，構(gòu)成數(shù)據(jù)線332、源極334、漏極336 與數(shù)據(jù)接墊338的金屬結(jié)構(gòu)則例如為鈦/鋁/鈦三層金屬所構(gòu)成的疊層結(jié)構(gòu)。實際上，本實施例的第三道掩膜工藝步驟與第一實施例第三道掩膜工藝步驟不同。在本實施例中，進行第二道掩膜工藝之后且形成平坦材料層(未繪示)之前，更包括于基板300上形成一保護層(未繪示)。具體來說，第三道掩膜工藝包括利用一半透掩膜將平坦材料層(未繪示)圖案化，并先進行一蝕刻工藝，以形成一圖案化保護層680以及圖案化柵絕緣層350。未被覆蓋的部分圖案化保護層680以及部分圖案化柵絕緣層350可以具有底切的側(cè)壁E。然后，進行一氧氣(等離子體)灰化工藝，以形成圖案化平坦層360并暴露出部分圖案化保護層680。隨之，將透明導電層370全面性地形成于基板 300上。由于，圖案化保護層680與圖案化柵絕緣層350被暴露的邊緣具有底切的側(cè)壁E，因此透明導電層370在部分區(qū)域斷開。所以，主動元件陣列結(jié)構(gòu)600中的各元件不會因不適當?shù)碾娦赃B接關(guān)系而發(fā)生短路。也就是說，本實施例僅利用三道掩膜就完成主動元件陣列結(jié)構(gòu)600的制作，因而有效土也降低制作成本。另外，主動元件陣列結(jié)構(gòu)600更因為有圖案化平坦層360的配置而有助于提升應用該結(jié)構(gòu)的液晶顯示面板的顯示開口率。本實施例的主動元件陣列結(jié)構(gòu)600中圖案化平坦層360的配置方式也可以如圖12或是圖13所示。當圖案化平坦層360的配置方式如圖12或是圖 13所繪示時，主動元件陣列結(jié)構(gòu)600還可以配置有隔絕線(未繪示)或是分支 (未繪示)以避免接墊316、 338之間產(chǎn)生短路的現(xiàn)象。第三實施例圖16繪示了本發(fā)明的第三實施例的主動元件陣列結(jié)構(gòu)的第一道掩膜工藝，而圖17A 17D為沿圖16的剖線M，、 BB' 、 CC'及DD'所繪示的剖面圖。請參照圖16與圖17A 17D，在一基板700上形成一第一圖案化導體層702。第一圖案化導體層702包括由第一鋁金屬層以及一第一鉬金屬層所: 構(gòu)成的疊層結(jié)構(gòu)。第一道掩膜工藝例如使用一正常掩膜進行光刻及蝕刻工藝以形成第一圖案化導體層702。另外，第一圖案化導體層702包括掃描線704、掃描接墊706、柵極708、電容下電極710以及輔助墊712。掃描線704、掃描接墊706、柵極708以及電容下電極710彼此連接，其中掃描接墊706位于掃描線704的一端，而柵極708以及電容下電極710例如是分別位于掃描線704的相對的兩側(cè)。在其它實施例中，第一圖案化導體層702也可以由一第一鉬金屬層、第一鋁金屬層以及一第二鉬金屬層依序堆疊于基板700上所構(gòu)成的鉬/鋁/鉬多層金屬疊層結(jié)構(gòu)。接著，圖18與圖19A 19D繪示了本發(fā)明的第三實施例的第二道掩膜工藝。請參照圖18與圖19A 19D，于基板700上依序形成一柵絕緣層720、一圖案化半導體層730以及一第二圖案化導體層740。進行第二道掩膜工藝之前例如是先將半導體材料層(未繪示)以及第二導體材料層(未繪示)依序地形成于基板700上。接著，進行第二道掩膜工藝以形成圖案化半導體層730 以及第二圖案化導體層740。第二圖案化導體層740例如是由鈦/鋁/鈦三層金屬所構(gòu)成的疊層結(jié)構(gòu)。部分圖案化半導體層730位于柵絕緣層720以及第二圖案化導體層740之間。實務上，第二圖案化導體層740包括數(shù)據(jù)線742、數(shù)據(jù)接墊744、輔助掃描接墊746、源極748、漏極750以及電容上電極752。數(shù)據(jù)線742與掃描線704相交，數(shù)據(jù)接墊744位于數(shù)據(jù)線742的末端。輔助掃描接墊746位于掃描接墊706上方。另外，源極748與數(shù)據(jù)線742連接，而漏極750與源極 748分別位于柵極708的兩側(cè)。電容上電極752則位于電容下電極710上方。部分圖案化半導體層730不在柵絕緣層720以及第二圖案化導體層740之間，其中位于漏極750與源極748之間的圖案化半導體層730構(gòu)成通道區(qū)732。第二道掩膜工藝例如是采用一半透掩膜進行圖案化工藝以完成不同蝕刻深度的蝕刻效果，因此可使掩膜使用數(shù)目減少而節(jié)省成本。接著，圖20A 20D為本發(fā)明的第三實施例的第三道掩膜工藝中第一干式蝕刻工藝的剖面圖。請參照圖20A 20D，進行第二道掩膜工藝之后，本實施例例如是依序在基板700上形成保護層(未標示)以及預圖案化平坦層 770。預圖案化平坦層770具有較薄的一第一厚度區(qū)772以及較厚的一第二厚度區(qū)774。此外，進行一第一干式蝕刻工藝以移除未被預圖案化平坦層770 所覆蓋的部分柵絕緣層720以及保護層(未標示)。此時，在未被覆蓋住的部分保護層(未標示)中可以形成底切的側(cè)壁E，以形成圖案化保護層760。在本實施例中，第一厚度區(qū)772例如是位于輔助掃描接墊746周圍、數(shù) 據(jù)接墊744周圍以及電容上電極752上。實務上，預圖案化平坦層770的材質(zhì)可以是含有感光材質(zhì)的介電材料，而通過一半透掩膜進行光刻工藝可使上述的介電材料圖案化以形成不同厚度的預圖案化平坦層770。隨后，圖21A 21D為本發(fā)明的第三實施例的第三道掩膜工藝中濕式i:蟲刻工藝的剖面圖。請參照圖21A 21D，進行一濕式蝕刻工藝，以在未被覆蓋住的部分掃描接墊706以及輔助墊712周圍形成底切的側(cè)壁E。本實施例的濕式蝕刻工藝中所選用的蝕刻液例如是適于將鋁金屬與鉬金屬移除的蝕刻液。所以，輔助墊712與掃描接墊706周圍被裸露出來的部分金屬會被移除而具有底切的側(cè)壁E。另外，第二圖案化導體層740是鈦/鋁/鈦金屬疊層結(jié) 構(gòu)，所以第二圖案化導體層740中被裸露出來的鋁金屬層也會形成底切的側(cè) 壁E。因此，上述的濕式蝕刻工藝使得掃描線704在對應與數(shù)據(jù)線742相交處具有底切的側(cè)壁E(如圖21D所示)。之后，圖22A 22D為本發(fā)明的第三實施例的第三道掩膜工藝中第二干式蝕刻工藝的剖面圖。請參照圖22A 22D，進行一第二干式蝕刻工藝，以移除未被預圖案化平坦層770覆蓋的部分圖案化半導體層730及部分柵絕緣層 720，以形成圖案化柵絕緣層722。第二干式蝕刻工藝例如是將掃描接墊706 以及掃描線704上方的部分圖案化半導體層730以及柵絕緣層720移除，以使掃描接墊706以及掃描線704的部分區(qū)域被暴露出來。掃描線704與數(shù)據(jù) 線742相交處的圖案化半導體層730具有底切的側(cè)壁E。圖案化柵絕緣層722 例如具有多個第一開口 724。部分第一開口 724暴露出掃描線704以及掃描接墊706，而部分第一開口 724暴露出基板700。接著，圖23A 23D為本發(fā)明的第三實施例的第三道掩膜工藝中氧氣(等離子體)灰化工藝的剖面圖。請參照圖23A 23D，進行一氧氣(等離子體)灰化工藝，移除第一厚區(qū)772的部分預圖案化平坦層770，以形成圖案化平坦層776，并暴露出部分圖案化保護層760。被暴露出來的圖案化保護層760 位于輔助掃描接墊746周圍、電容上電極752上方以及數(shù)據(jù)接墊744的周圍。另外，圖案化平坦層776具有多個第二開口 778，其中部分第二開口 778與第一開口 724連通以暴露出部分掃描線704以及部分基板700。圖24A 24D為本發(fā)明的第三實施例的主動元件陣列結(jié)構(gòu)的剖面圖，而圖25為本發(fā)明的第三實施例的主動元件陣列結(jié)構(gòu)的俯視圖。請參照圖24A 24D與圖25，于基板700上全面性地形成透明導電層780，以完成主動元件陣列結(jié)構(gòu)790的制作。透明導電層780的材質(zhì)例如是銦錫氧化物或是銦鋅氧化物。另外，本實施例中第一圖案化導體層702、圖案化半導體層730、第二圖案化導體層740以及圖案化保護層760中被暴露出來的部分側(cè)壁E具有底切的結(jié)構(gòu)。因此，透明導電層780在對應這些側(cè)壁E的位置處斷開，以使主動元件陣列結(jié)構(gòu)790的部分元件彼此電性絕緣。詳細而言，由圖24A的剖線AA'的剖面圖來看，各個掃描接墊706周圍具有底切的側(cè)壁E。另外，圖案化柵絕緣層722以及圖案化平坦層776之間的圖案化保護層760也具有底切結(jié)構(gòu)。所以透明導電層780在掃描接墊706 周圍斷開以使各個掃描接墊706保持獨立的電性。另外，圖案化半導體層730 具有第三開口 734，且對應第三幵口 734處，掃描接墊706與輔助掃描接墊 746通過透明導電層780電性連接。此時，掃描接墊706可通過上方的輔助掃描接墊746與外部電路或是驅(qū)動芯片等元件電性連接。在圖24B的剖線BB，的剖面中，掃描線704上方的圖案化保護層760 具有底切結(jié)構(gòu)，而使透明導電層780斷開。所以，掃描線704不會通過透明導電層780與第二圖案化導體層740所構(gòu)成的元件電性連接。此外，電容上電極752在本實施例中直接與透明導電層780連接。所以，在主動元件陣列結(jié)構(gòu)790中電容上電極752與電容下電極710的電容作用有助于在液晶顯示面板中維持顯示電壓的穩(wěn)定。在圖24C的剖線CC，的剖面圖中，位于數(shù)據(jù)接墊744下方的輔助墊712具有底切結(jié)構(gòu)，以使各個數(shù)據(jù)接墊744之間或是數(shù)據(jù)接墊744與掃描接墊706 之間電性絕緣。另外，本實施例中輔助墊712可使數(shù)據(jù)接墊744的高度提高，而與掃描接墊706上方的輔助掃描接墊746位于相同的高度。如此一來，當主動元件陣列結(jié)構(gòu)790欲與外部的驅(qū)動電路或是芯片等元件接合時，外部的驅(qū)動電路或是芯片可以在相同的高度上與接墊(706、 746)連接而有助于提升工藝效率。另外，在圖24D的剖線DD'的剖面中，對應于掃描線704與數(shù)據(jù)線742 相交處，圖案化半導體層730具有底切的側(cè)壁E。因此，透明導電層780不會使掃描線704與數(shù)據(jù)線742之間電性連接。對應的數(shù)據(jù)線742中，鋁金屬層也具有底切結(jié)構(gòu)，更進一步使掃描線704與數(shù)據(jù)線742彼此絕緣。整體而言，本實施例的透明導電層780是全面性地形成于基板700上，而主動元件陣列結(jié)構(gòu)790的各元件之間仍維持適當?shù)碾娦越^緣或是電性連接。因此，透明導電層780不需被圖案化而有助于節(jié)省工藝成本。綜上所述，本發(fā)明在第一道掩膜工藝之后，利用兩道半透掩膜分別進行不同的圖案化工藝，并且通過不同的蝕刻工藝使部分膜層具有底切的側(cè)壁。因此，本發(fā)明的主動元件陣列結(jié)構(gòu)中各個元件可維持其獨立的電性特性。此外，主動元件陣列結(jié)構(gòu)的制作過程中僅需使用三道掩膜，而有助于降低工藝成本。進一步來說，本發(fā)明的主動元件陣列結(jié)構(gòu)中配置有平坦層，所以掃描線或是數(shù)據(jù)線與透明電極層間的雜散電容作用可有效地被減低。當本發(fā)明的主動元件陣列結(jié)構(gòu)應用于液晶顯示面板時，可使透明導電層與數(shù)據(jù)線部分重疊以提高液晶顯示面板的顯示開口率及顯示品質(zhì)。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何戶萬屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求書所界定的范圍為準。
權(quán)利要求
1.一種主動元件陣列結(jié)構(gòu)，配置于一基板上，其特征在于，該主動元件陣列結(jié)構(gòu)包括一第一圖案化導體層，配置于該基板上，其包括多條掃描線以及與該些掃描線連接的多個柵極與多個掃描接墊；一圖案化柵絕緣層，具有多個第一開口，以暴露出部分該第一圖案化導體層；一圖案化半導體層，配置于該圖案化柵絕緣層上；一第二圖案化導體層，直接配置于該圖案化半導體層上，該第二圖案化導體層包括多條數(shù)據(jù)線、多個漏極以及與該些數(shù)據(jù)線連接的多個源極與多個數(shù)據(jù)接墊，其中該些數(shù)據(jù)線與該些掃描線相交，而該些漏極與該些源極位于該些柵極上方；一圖案化平坦層，該圖案化平坦層具有多個第二開口，位于該些第一開口上方的該些第二開口暴露出該些第一開口所暴露出的部分該第一圖案化導體層，而部分該些第二開口暴露出部分該第二圖案化導體層；以及一透明導電層，全面地配置于該基板上，其中配置于該些第一開口以及該些第二開口內(nèi)的部分該透明導電層在該基板以及該圖案化平坦層之間斷開。
2. 如權(quán)利要求1所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第一圖案化導體層的結(jié)構(gòu)包括疊層的一第一鋁金屬層以及一第一鈦金屬層，且該第二圖案化導體層的結(jié)構(gòu)包括疊層的一第二鋁金屬層以及一第二鈦金屬層。
3. 如權(quán)利要求2所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第一鈦金屬層位于該第一鋁金屬層以及該基板之間。
4. 如權(quán)利要求3所述的主動元件陣列結(jié)構(gòu)，其特征在于，該些第一開口所暴露出來的該第一鋁金屬層具有底切的側(cè)壁。
5. 如權(quán)利要求2所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第二鈦金屬層位于該第二鋁金屬層以及該圖案化半導體層之間。
6. 如權(quán)利要求5所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該些第二開口暴露出部分該些數(shù)據(jù)接墊以及該些數(shù)據(jù)線，且該第二鋁金屬層在暴露出來的該些數(shù)據(jù)接墊以及該些數(shù)據(jù)線處具有底切的側(cè)壁。
7. 如權(quán)利要求5所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該些第二開口暴露出該些漏極，且該第二鋁金屬層在靠近對應的該些柵極處具有底切的側(cè)壁。
8. 如權(quán)利要求1所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第一圖案化導體層的結(jié)構(gòu)包括疊層的一第一鋁金屬層以及一第一鉬金屬層，而該第二圖案化導體層的結(jié)構(gòu)包括依次堆疊的一第一鈦金屬層、一第二鋁金屬層以及一第二鈦金屬層。
9. 如權(quán)利要求8所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第一圖案化導體層的結(jié)構(gòu)更包括一第二鉬金屬層，該第一鋁金屬層位于該第一鉬金屬層以及該第二鉬金屬層之間。
10. 如權(quán)利要求8所述的主動元件陣列結(jié)構(gòu)，其特征在于，更包括一圖案化保護層，而該圖案化平坦層位于該圖案化保護層以及該透明導電層之間。
11. 如權(quán)利要求10所述的主動元件陣列結(jié)構(gòu)，其特征在于，該些第二幵口暴露出該些數(shù)據(jù)接墊，而在該些數(shù)據(jù)接墊與該圖案化平坦層之間，該圖案化保護層具有底切的側(cè)壁。
12. 如權(quán)利要求10所述的主動元件陣列結(jié)構(gòu)，其特征在于，當該圖案化平坦層、該圖案化保護層及該圖案化柵絕緣層緊密堆疊時，在該些第一開口與該些第二開口連通處，該圖案化保護層具有底切的側(cè)壁。
13. 如權(quán)利要求10所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該些第二開口暴露出該些漏極，且該圖案化保護層在靠近對應的該些柵極處具有底切的側(cè)壁。
14. 如權(quán)利要求10所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該些第二開口暴露出該些數(shù)據(jù)線，且在該些數(shù)據(jù)線與該圖案化平坦層之間，該圖案化保護層具有底切的側(cè)壁。
15. 如權(quán)利要求10所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該圖案化半導體層更配置于該圖案化保護層以及該圖案化柵絕緣層之間，位于該些掃描接墊與該些掃描線上方。
16. 如權(quán)利要求15所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該些第一開口暴露出該些掃描線以及該些掃描接墊，且在該些掃描線上方，該圖案化半導體層以及該圖案化平坦層之間的該圖案化保護層具有底切的側(cè)壁。
17. 如權(quán)利要求15所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第二圖案化導體層更包括多個輔助掃描接墊，位于該些掃描接墊上方，且該透明導電層透過位于該圖案化半導體層與該掃描接墊之間的該些第一開口將該些輔助掃描接墊分別與對應的該些掃描接墊電性連接。
18. 如權(quán)利要求8所述的主動元件陣列結(jié)構(gòu)，其特征在于，該些第一開口暴露出該些掃描接墊邊緣，且該第一圖案化導體層在該些掃描接墊邊緣具有底切的側(cè)壁。
19. 如權(quán)利要求8所述的主動元件陣列結(jié)構(gòu)，其特征在于，部分該第一圖案化導體層更包括多個輔助墊，位于該些數(shù)據(jù)接墊以及該基板之間，且該些輔助墊具有底切的側(cè)壁。
20. 如權(quán)利要求8所述的主動元件陣列結(jié)構(gòu)，其特征在于，在該些數(shù)據(jù) 線以及該些掃描線相交處，該第二鋁金屬層以及該圖案化半導體層具有底切
21. 如權(quán)利要求1所述的主動元件陣列結(jié)構(gòu)，其特征在于，在該些數(shù)據(jù) 線以及該些掃描線相交處，該圖案化柵絕緣層具有底切的側(cè)壁。
22. 如權(quán)利要求1所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第一圖案化導體層更包括由該些掃描線延伸至該些漏極與該基板之間的多個電容電豐及。
23. 如權(quán)利要求1所述的主動元件陣列結(jié)構(gòu)，其特征在于，該第二圖案化導體層更包括多個電容電極，該些掃描線位于該些電容電極以及該基板之間，且該些電容電極與該些漏極電性連接。
24. —種主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，包括于一基板上形成一第一導體層；進行一第一道掩膜工藝以將該第一導體層圖案化成一第一圖案化導體層，該第一圖案化導體層包括多條掃描線、多個柵極以及多個掃描接墊，該些掃描線連接該些柵極以及該些掃描接墊；于該基板上依序形成一柵絕緣層、一半導體層以及一第二導體層；進行一第二道掩膜工藝，以形成一圖案化半導體層以及位于該圖案化半導體層上的一第二圖案化導體層，該第二圖案化導體層包括多條數(shù)據(jù)線、多個源極、多個漏極以及多個數(shù)據(jù)接墊，該些數(shù)據(jù)線與該些掃描線相交，且該些數(shù)據(jù)線連接該些源極與該些數(shù)據(jù)接墊，而該些漏極與該些源極位于該些柵極上方；于該基板上形成一平坦材料層；進行一第三道掩膜工藝，以形成一圖案化柵絕緣層以及一圖案化平坦層，該圖案化柵絕緣層具有多個第一開口，該圖案化平坦層具有多個第二開口，位于該些第一開口上方的該些第二開口暴露出該些第一開口所暴露出的部分該第一圖案化導體層，而部分該些第二開口暴露出部分該第二圖案化導體層；以及于該基板上全面地形成一透明導電層，其中配置于該些第一開口以及該些第二開口內(nèi)的部分該透明導電層在該基板以及該圖案化平坦層之間斷開。
25. 如權(quán)利要求24所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，進行該第二道掩膜工藝時，使用一第一半透掩膜。
26. 如權(quán)利要求24所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，進行該第三道掩膜工藝時，使用一第二半透掩膜。
27. 如權(quán)利要求24所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，該第三道掩膜工藝包括將該平坦材料層圖案化，以形成一預圖案化平坦層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)；進行一第一蝕刻工藝，以移除未被該預圖案化平坦層覆蓋的部分該柵絕緣層，以形成該些第一開口；進行一第二蝕刻工藝，以在未被覆蓋住的部分該第一圖案化導體層及部分該第二圖案化導體層中形成底切的側(cè)壁；以及進行一氧氣等離子體灰化工藝，移除該第一厚度區(qū)的部分該預圖案化平坦層，以形成該些第二開口。
28. 如權(quán)利要求24所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，進行該第二道掩膜工藝后且形成該平坦材料層之前，更包括該基板上形成一保護層。
29. 如權(quán)利要求28所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，該第三道掩膜工藝包括將該平坦材料層圖案化，以形成一預圖案化平坦層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)；進行一蝕刻工藝，移除未被該預圖案化平坦層覆蓋的部分該柵絕緣層以及部分該保護層，并在未被覆蓋住的部分該保護層以及部分該柵絕緣層形成底切的側(cè)壁，以形成一圖案化保護層以及該圖案化柵絕緣層；以及進行一氧氣等離子體灰化工藝，移除該第一厚度區(qū)的部分該預圖案化平坦層，以形成該圖案化平坦層并暴露出部分該圖案化保護層。
30. 如權(quán)利要求28所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，該第三道掩膜工藝包括將該平坦材料層圖案化，以形成一預圖案化平坦層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)；進行一第一干式蝕刻工藝，移除未被該預圖案化平坦層覆蓋的部分該柵絕緣層以及部分該保護層，并在未被覆蓋住的部分該保護層中形成底切的側(cè)壁，以形成一圖案化保護層；進行一濕式蝕刻工藝，以在未被覆蓋住的部分該第一圖案化導體層及部分該第二圖案化導體層形成底切的側(cè)壁；進行一第二干式蝕刻工藝，以移除未被該預圖案化平坦層覆蓋的部分該圖案化半導體層及部分該柵絕緣層，以形成該圖案化柵絕緣層；以及進行一氧氣等離子體灰化工藝，移除該第一厚度區(qū)的部分該預圖案化平坦層，以形成該圖案化平坦層并暴露出部分該圖案化保護層。
31. 如權(quán)利要求24所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，該第二道掩膜工藝包括于該第二導體層上形成一圖案化光致抗蝕劑層，其具有較薄的一第一厚度區(qū)以及較厚的一第二厚度區(qū)；進行一蝕刻工藝，以移除未被該圖案化光致抗蝕劑層覆蓋的部分該第二導體層以及部分該半導體層；完全移除該圖案化光致抗蝕劑層，同時將該第一厚度區(qū)以及該半導體層之間的部分該第二導體層移除，以形成該圖案化半導體層以及該第二圖案化導體層。
32. 如權(quán)利要求24所述的主動元件陣列結(jié)構(gòu)的制造方法，其特征在于，形成該透明導電層的方法包括化學氣相沉積法或物理氣相沉積法。
全文摘要
一種主動元件陣列結(jié)構(gòu)，配置于一基板上，其包括一第一圖案化導體層、一圖案化柵絕緣層、一圖案化半導體層、一第二圖案化導體層、一圖案化平坦層與一透明導電層。圖案化柵絕緣層具有暴露出部分第一圖案化導體層的第一開口。圖案化半導體層配置于圖案化柵絕緣層上。第二圖案化導體層配置于圖案化半導體層上。圖案化平坦層具有第二開口，以暴露出部分第一圖案化導體層及部分第二圖案化導體層。透明導電層全面地配置于基板上。配置于第一開口以及第二開口內(nèi)的部分透明導電層在基板以及圖案化平坦層之間斷開。本發(fā)明的主動元件陣列結(jié)構(gòu)，可應用于液晶顯示面板中以提升液晶顯示面板的顯示開口率。本發(fā)明還提供了一種前述主動元件陣列結(jié)構(gòu)的制造方法，能降低制作主動元件陣列結(jié)構(gòu)時所需的工藝成本。
文檔編號H01L27/12GK101217153SQ20081000306
公開日2008年7月9日申請日期2008年1月18日優(yōu)先權(quán)日2008年1月18日
發(fā)明者方國龍, 曾賢楷, 林漢涂, 林祥麟, 游偉盛申請人:友達光電股份有限公司

完整全部詳細技術(shù)資料下載