專(zhuān)利名稱(chēng)：耦合電容形成電路、使用該電路的集成電路及其相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及耦合電容形成電路、使用此耦合電容形成電路的集成電路 以及相關(guān)方法，特別是有關(guān)于打斷部份線(xiàn)路以形成耦合電容形成電路、使 用此耦合電容形成電路的集成電路以及相關(guān)方法。
背景技術(shù)：
一存殳而言，集成電路(integrated circuit, IC)都會(huì)具有一核心電 3各(core circuit)，而核心電^各會(huì)通過(guò)一專(zhuān)命入!lr出電^各(I/O circuit)與 連接墊(pad)連接。連接墊會(huì)被連接(bonding)以連接到其它電路。
然而，集成電路中，不一定所有的連接墊被連接，因此未被連接的連 接墊的輸入輸出電路便未被使用，因此會(huì)造成電路資源的浪費(fèi)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一是提供一種集成電路，其利用未被使用的輸 入輸出電路形成耦合電容，以降低集成電路內(nèi)的訊號(hào)噪聲。
本發(fā)明的實(shí)施例揭示了一種集成電路，包含 一核心電路；以及多個(gè) 輸入輸出電路，耦接至該核心電路；其中所述輸入輸出電路中至少一特定 輸入輸出電路的一部份的線(xiàn)路被打斷以形成該集成電路的耦合電容。
本發(fā)明的另一實(shí)施例揭示了一種耦合電容形成電路，包含至少一個(gè)電 路模塊，所述電路模塊包含 一第一 P型金屬氧化物半導(dǎo)體晶體管，其漏 極耦接至該第二預(yù)定電壓； 一第一 N型金屬氧化物半導(dǎo)體晶體管，其漏極 耦接至該第二預(yù)定電壓； 一第二 P型金屬氧化物半導(dǎo)體晶體管，其源極耦 接該第 一預(yù)定電壓且該漏極耦接該第 一預(yù)定電壓與該連接墊，且該柵極耦 接至該第二預(yù)定電壓、該第一 P型金屬氧化物半導(dǎo)體晶體管的漏極以及該 第一 N型金屬氧化物半導(dǎo)體晶體管的漏極； 一第三P型金屬氧化物半導(dǎo)體 晶體管，其漏極耦接至該第一預(yù)定電壓； 一第二 N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓；以及一第三N型金屬氧化物半導(dǎo)體 晶體管，其漏極耦接該第二預(yù)定電壓與該連接墊；而所述電路模塊中至少 一特定電路模塊的線(xiàn)路被打斷，使得該特定電路模塊中該第二 P型金屬 氧化物半導(dǎo)體晶體管的該柵極不耦接該第一 P型金屬氧化物半導(dǎo)體晶體管 和該第一 N型金屬氧化物半導(dǎo)體晶體管，亦使得該第二 P型金屬氧化物半 導(dǎo)體晶體管的該漏極不耦接該連接墊，還使得該第三N型金屬氧化物半導(dǎo)
體晶體管的該柵極不耦接該第三P型金屬氧化物半導(dǎo)體晶體管和該第二 N 型金屬氧化物半導(dǎo)體晶體管，藉此形成耦合電容。
本發(fā)明的另 一 實(shí)施例揭示了 一種耦合電容形成電路，包含至少 一個(gè)電 路模塊，所述電路模塊包含 一金屬氧化物半導(dǎo)體晶體管，其漏極耦接至 該第一預(yù)定電壓與該第二預(yù)定電壓與其柵極，而該金屬氧化物半導(dǎo)體晶體 管的該柵極亦耦接至該第 一預(yù)定電壓與該第二預(yù)定電壓，且該金屬氧化物 半導(dǎo)體晶體管的源極耦接該第二預(yù)定電壓與該柵極；而所述電路模塊中至
少一特定電路模塊的線(xiàn)路被打斷，使得該特定電路模塊中該金屬氧化物 半導(dǎo)體晶體管的該漏極不耦接至該第一預(yù)定電壓與該金屬氧化物半導(dǎo)體晶
體管的該柵極，且使得該金屬氧化物半導(dǎo)體晶體管的該柵極不耦接至該第 二預(yù)定電壓。
本發(fā)明的另 一 實(shí)施例揭示了 一種在一集成電路中形成耦合電容的方 法，該集成電路包含一核心電路以及耦接至該核心電路的多個(gè)輸入輸出電 路，該方法包含；(a)自所述輸入輸出電路選擇至少一特定輸入輸出電路； 以及(b)打斷該特定輸入輸出電路的一部份的線(xiàn)路以形成該集成電路的耦 合電容。
藉由上述的例子，可利用未被運(yùn)用的輸入輸出電路形成集成電路的耦 合電容，以降低集成電路的訊號(hào)噪聲度。


圖1示出了根據(jù)本發(fā)明的第一實(shí)施例的耦合電容形成電路。 圖2示出了根據(jù)本發(fā)明的第二實(shí)施例的耦合電容形成電路。
附圖符號(hào)說(shuō)明
100、 200輸入輸出電路101、 105、 107 P型金屬氧化物半導(dǎo)體 103、 109、 111 N型金屬氧化物半導(dǎo)體 113連接墊
201金屬氧化物半導(dǎo)體晶體管
具體實(shí)施例方式
圖1示出了根據(jù)本發(fā)明的第一實(shí)施例的耦合電容形成電路IOO。如圖1 所示，耦合電容形成電路100原為一集成電路中的輸入輸出電路，其包含 一第一預(yù)定電壓源Vdd、 一第二預(yù)定電壓源GND、 P型金屬氧化物半導(dǎo)體101、 105以及107、 N型金屬氧化物半導(dǎo)體103、 109以及111。 P型金屬氧化物 半導(dǎo)體晶體管101的漏極耦接至第二預(yù)定電壓GND。 N型金屬氧化物半導(dǎo)體 晶體管103的漏極亦耦接至第二預(yù)定電壓GND。 P型金屬氧化物半導(dǎo)體晶體 管105的源極耦接第一預(yù)定電壓Vdd且其漏極耦接第一預(yù)定電壓Vdd與連 接墊113,且其柵極耦接至第二預(yù)定電壓GND、 P型金屬氧化物半導(dǎo)體晶體 管的漏極101以及N型金屬氧化物半導(dǎo)體晶體管103的漏極。
P型金屬氧化物半導(dǎo)體晶體管107的漏極耦接至第一預(yù)定電壓Vdd。 N 型金屬氧化物半導(dǎo)體晶體管109的漏極耦接至第一預(yù)定電壓Vdd。 N型金屬 氧化物半導(dǎo)體晶體管111的漏極耦接第二預(yù)定電壓GND與連接墊113。
在圖1所示的結(jié)構(gòu)中，若欲作為正常的輸入輸出電路使用時(shí)，便打斷 Xi、 X2、 X3、和X^處。但若要作為耦合電容使用，則須打斷Y" 丫2和丫3處， 使得P型金屬氧化物半導(dǎo)體晶體管105的柵極不耦接P型金屬氧化物半導(dǎo) 體晶體管101和N型金屬氧化物半導(dǎo)體晶體管103,亦使得P型金屬氧化物 半導(dǎo)體晶體管105的漏極不耦接連接墊113，還使得N型金屬氧化物半導(dǎo)體 晶體管111的柵極不耦接P型金屬氧化物半導(dǎo)體晶體管107和N型金屬氧 化物半導(dǎo)體晶體管109,藉此形成耦合電容。
圖2示出了根據(jù)本發(fā)明的第二實(shí)施例的耦合電容形成電路200。耦合電 容形成電路200通常為輸入輸出電路的一部份且作為靜電放電保護(hù)電路使 用，其包含一金屬氧化物半導(dǎo)體晶體管201，其漏極耦接至第一預(yù)定電壓 Vdd與第二預(yù)定電壓GND與其柵極，而金屬氧化物半導(dǎo)體晶體管201的柵極 亦耦接至第一預(yù)定電壓Vw與第二預(yù)定電壓GND,且金屬氧化物半導(dǎo)體晶體 管201的源極耦接第二預(yù)定電壓GND與柵極。若欲作為靜電放電保護(hù)電路使用，則打斷Xi和X2處。但若要形成耦合電容，則打斷Yi和Y2處，如此可 使得金屬氧化物半導(dǎo)體晶體管201的漏極不耦接至第一預(yù)定電壓Vdd與金 屬氧化物半導(dǎo)體晶體管201的柵極，且使得金屬氧化物半導(dǎo)體晶體管201. 的柵極不耦接至第二預(yù)定電壓GND。在此例中，開(kāi)關(guān)組件201為一N型金屬 氧化物半導(dǎo)體，但亦可以一 P型金屬氧化物半導(dǎo)體取代，只是電壓的高低 配置會(huì)和該實(shí)施例不同。
須注意的是，圖1圖2所示的輸入輸出電路僅用以舉例，并非用以限 定本發(fā)明，其它結(jié)構(gòu)的輸入輸出電路也可使用在本發(fā)明。
西此，本發(fā)明的概念可簡(jiǎn)述成 一種在一集成電路中形成耦合電容的 方法，此集成電路包含一核心電路以及耦接至該核心電路的多個(gè)輸入輸出 電路。此方法包含，自輸入輸出電路選擇至少一特定輸入輸出電路。打斷 特定輸入輸出電路的一部份的線(xiàn)路以形成該集成電路的耦合電容。且在一 較佳的實(shí)施例中，輸入輸出電路中每一輸入輸出電路包含至少一開(kāi)關(guān)組件， 且特定輸入輸出電路的線(xiàn)路被打斷使得特定輸入輸出電路中開(kāi)關(guān)組件的一 控制端耦接于一第一預(yù)定電壓，其它端耦接于一第二預(yù)定電壓。
而打斷線(xiàn)路的方法，可在制造集成電路時(shí)改變光罩設(shè)計(jì)以實(shí)現(xiàn)打斷線(xiàn) 路的目的。但亦可不改變光罩設(shè)計(jì)，在電路制造完成后再以其它方式打斷 線(xiàn)路。
'藉由上述的例子，可利用未被運(yùn)用的輸入輸出電路形成集成電路的耦 合電容，以降低集成電路的訊號(hào)噪聲度。
以上所述僅為本發(fā)明的實(shí)施例，凡依本發(fā)明的權(quán)利要求所做的均等變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種集成電路，包含一核心電路；以及多個(gè)輸入輸出電路，耦接至該核心電路；其中所述輸入輸出電路中至少一特定輸入輸出電路的一部份的線(xiàn)路被打斷以形成該集成電路的耦合電容。
2. 如權(quán)利要求1所述的集成電路，還包含多個(gè)連接墊，分別耦接至所 述輸入輸出電路，其中所述連接墊中一部份被連接而另一部份未被連接， 且該特定輸入輸出電路耦接至一未被連接的連接墊。
3. 如權(quán)利要求1所述的集成電路，其中所述輸入輸出電路中每一輸入 輸出電路包含至少一開(kāi)關(guān)組件，且該特定輸入輸出電路的線(xiàn)路被打斷使得 該特定輸入輸出電路中該開(kāi)關(guān)組件的一控制端耦接于一第一預(yù)定電壓，其 它端耦接于一第二預(yù)定電壓。
4. 如權(quán)利要求3所述的集成電路，其中所述輸入輸出電路中每一輸入 輸出電路包含一第一 P型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第二預(yù)定電壓； 一第一 N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第二預(yù)定電壓； 一第二 P型金屬氧化物半導(dǎo)體晶體管，其源極耦接該第一預(yù)定電壓且 該漏極耦接該第一預(yù)定電壓與該連接墊，且該柵極耦接至該第二預(yù)定電壓、 該第一 P型金屬氧化物半導(dǎo)體晶體管的漏極以及該第一 N型金屬氧化物半 導(dǎo)體晶體管的漏極；一第三P型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓； 一第二N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓；以及一第三N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接該第二預(yù)定電壓與 該連接墊；而該特定輸入輸出電路的線(xiàn)路被打斷，使得該特定輸入輸出電路中 該第二 P型金屬氧化物半導(dǎo)體晶體管的該柵極不耦接該第一 P型金屬 氧化物半導(dǎo)體晶體管和該第一 N型金屬氧化物半導(dǎo)體晶體管，亦使得該第 二 P型金屬氧化物半導(dǎo)體晶體管的該漏極不耦接該連接墊，還使得該第三N型金屬氧化物半導(dǎo)體晶體管的該柵極不耦接該第三P型金屬氧化物半導(dǎo)體 晶體管和該第二 N型金屬氧化物半導(dǎo)體晶體管，藉此形成耦合電容。
5. 如權(quán)利要求3所述的集成電路，其中所述輸入輸出電路中每一輸入 輸出電路包含一金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓與該第二 預(yù)定電壓與其柵極，而該金屬氧化物半導(dǎo)體晶體管的該柵極亦耦接至該第 一預(yù)定電壓與該第二預(yù)定電壓，且該金屬氧化物半導(dǎo)體晶體管的源極耦接 該第二預(yù)定電壓與該柵極；其中該特定輸入輸出電路的線(xiàn)路被打斷，使得該特定輸入輸出電路中 該金屬氧化物半導(dǎo)體晶體管的該漏極不耦接至該第一預(yù)定電壓與該金 屬氧化物半導(dǎo)體晶體管的該柵極，且使得該金屬氧化物半導(dǎo)體晶體管的該 柵極不耦接至該第二預(yù)定電壓。
6. —種耦合電容形成電路，包含至少一個(gè)電路模塊，所述電路模塊包含一第一 P型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第二預(yù)定電壓； 一第一 N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第二預(yù)定電壓； 一第二 P型金屬氧化物半導(dǎo)體晶體管，其源極耦接該第一預(yù)定電壓且 該漏極耦接該第 一預(yù)定電壓與該連接墊，且該纟冊(cè)極耦接至該第二預(yù)定電壓、 該第一 P型金屬氧化物半導(dǎo)體晶體管的漏極以及該第一 N型金屬氧化物半 導(dǎo)體晶體管的漏極；一第三P型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓； 一第二 N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓；以及一第三N型金屬氧化物半導(dǎo)體晶體管，其漏極耦接該第二預(yù)定電壓與 該連纟妻墊；而所述電路模塊中至少 一特定電路模塊的線(xiàn)路被打斷，使得該特定電 路模塊中該第二 P型金屬氧化物半導(dǎo)體晶體管的該柵極不耦接該第一 P型金屬 氧化物半導(dǎo)體晶體管和該第一 N型金屬氧化物半導(dǎo)體晶體管，亦使得該第 二 P型金屬氧化物半導(dǎo)體晶體管的該漏極不耦接該連接墊，還使得該第三N 型金屬氧化物半導(dǎo)體晶體管的該柵極不耦接該第三P型金屬氧化物半導(dǎo)體晶體管和該第二N型金屬氧化物半導(dǎo)體晶體管，藉此形成耦合電容。
7. —種耦合電容形成電路，包含至少一個(gè)電路模塊，所述電路模塊包含一金屬氧化物半導(dǎo)體晶體管，其漏極耦接至該第一預(yù)定電壓與該第二 預(yù)定電壓與其柵極，而該金屬氧化物半導(dǎo)體晶體管的該柵極亦耦接至該第 一預(yù)定電壓與該第二預(yù)定電壓，且該金屬氧化物半導(dǎo)體晶體管的源極耦接 該第二預(yù)定電壓與該柵極；而所述電路模塊中至少一特定電路模塊的線(xiàn)路被打斷，使得該特定電 路模塊中該金屬氧化物半導(dǎo)體晶體管的該漏極不耦接至該第一預(yù)定電壓與該金 屬氧化物半導(dǎo)體晶體管的該柵極，且使得該金屬氧化物半導(dǎo)體晶體管的該 柵極不耦接至該第二預(yù)定電壓。
8. —種在一集成電路中形成耦合電容的方法，該集成電路包含一核心 電路以及耦接至該核心電路的多個(gè)輸入輸出電路，該方法包含；自所述輸入輸出電路選擇至少一特定輸入輸出電路；以及打斷該特定輸入輸出電路的一部份的線(xiàn)路以形成該集成電路的耦合電容。
9. 如權(quán)利要求8所述的方昧，其中該打斷該特定輸入輸出電路的一部 份的線(xiàn)路的步驟是以改變制造該集成電路的光罩所施行。
10. 如權(quán)利要求8所述的方法，其中該打斷該特定輸入輸出電路的一 部份的線(xiàn)路的步驟是在該集成電路制造完成后所施行。
全文摘要
本發(fā)明涉及耦合電容形成電路、使用該電路的集成電路及其相關(guān)方法。該集成電路，包含一核心電路；以及多個(gè)輸入輸出電路，耦接至該核心電路。其中輸入輸出電路中至少一特定輸入輸出電路的一部分的線(xiàn)路被打斷以形成該集成電路的耦合電容。
文檔編號(hào)H01L21/82GK101567370SQ20081009393
公開(kāi)日2009年10月28日 申請(qǐng)日期2008年4月23日 優(yōu)先權(quán)日2008年4月23日
發(fā)明者陳志豪, 陳逸琳 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司