專利名稱：可動態(tài)調(diào)整的去耦合電容電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種去耦合電容電路結(jié)構(gòu)，尤其涉及一種可動態(tài)調(diào)整的去耦合電容電路結(jié)構(gòu)。
背景技術(shù)：
由于半導(dǎo)體技術(shù)的快速發(fā)展，在一很小的面積上常常是由數(shù)百個以上的晶體管以及電容器來組成整合電路。這些組件最基本的組成如MOS晶體管，通過這些MOS晶體管來控制柵極動作，組成一系列的邏輯信號等。
傳統(tǒng)上當(dāng)外加電壓低于1伏后，在整合電路的周邊會需要一些去耦合電容(decoupling capacitor)電路用來抑制噪聲，其傳統(tǒng)電路結(jié)構(gòu)如圖1A與圖1B所示，在外加高電壓(VDD)與低電壓(VSS)間，利用源極與集電極相連接的PMOS晶體管101或NMOS晶體管102串接電阻100來形成去耦合電容電路?；蚴侨鐖D1C所示，使用連接的PMOS晶體管103與NMOS晶體管104形成。
然而，隨著制造過程的精密，組件密集度也越來越高，線寬的要求也跟著變窄，尤其當(dāng)制造過程到0.13微米后，MOS晶體管的柵極氧化層也隨之變薄，造成柵極漏電流產(chǎn)生，并使得去耦合電容電路用來抑制噪聲的功能大為降低。另一方面，集成電路上漏電流的情況將會耗去大部分的電源，造成線路負(fù)載過重，使得組件的驅(qū)動電壓不足，組件無法正常工作。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種去耦合電容電路結(jié)構(gòu)，能抑制漏電流的產(chǎn)生。
本發(fā)明的另一目的是提供一種去耦合電容電路結(jié)構(gòu)，此結(jié)構(gòu)可根據(jù)整合電路的工作狀態(tài)進(jìn)行動態(tài)調(diào)整。
本發(fā)明的還有一目的是提供一種可動態(tài)調(diào)整的去耦合電容電路結(jié)構(gòu)，用來降低電源的消耗。
本發(fā)明較佳實施例的去耦合電容電路結(jié)構(gòu)至少包括一晶體管開關(guān)組件，其中此開關(guān)組件可根據(jù)對應(yīng)的整合電路功能區(qū)塊工作情況，而動態(tài)截斷去耦合電容電路，因此即使產(chǎn)生漏電流也僅有晶體管開關(guān)的源極與集電極和通道截止下的漏電流，遠(yuǎn)小于電容組件的柵極漏電流，因此可降電源消耗，并提高隔離噪聲效果。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，特舉一較佳實施例，并配合所附圖詳細(xì)說明如下


圖1A至圖1C所示為傳統(tǒng)的去耦合電容電路。
圖2A是根據(jù)本發(fā)明第一較佳實施例的去耦合電容電路簡圖。
圖2B是根據(jù)本發(fā)明第一較佳實施例的去耦合電容電路等效電路圖。
圖3是根據(jù)本發(fā)明第二較佳實施例的去耦合電容電路簡圖。
具體實施例方式
圖2A所示為本發(fā)明較佳實施例的去耦合電容電路結(jié)構(gòu)200，本發(fā)明利用一晶體管開關(guān)，取代傳統(tǒng)的電阻。根據(jù)本發(fā)明的結(jié)構(gòu)，在外加高電壓(VDD)與低電壓(VSS)間，使用一電容組件201串接一晶體管開關(guān)202形成本發(fā)明的去耦合電容電路結(jié)構(gòu)，其中本發(fā)明的電容組件201可使用源極與集電極相連接的PMOS晶體管或NMOS晶體管來形成，而晶體管開關(guān)202可為一MOS晶體管。
圖2A所示晶體管開關(guān)202的柵極引出一控制線路，此控制線路可根據(jù)整合電路的使用狀況而控制晶體管開關(guān)202導(dǎo)通或切斷，當(dāng)本發(fā)明的晶體管開關(guān)202處于導(dǎo)通狀況時，其功能就如一電阻203，如圖2B所示。
圖2A為當(dāng)晶體管開關(guān)202處于切斷狀況時，其可能產(chǎn)生的電流僅為晶體管開關(guān)202源極與集電極和通道截止下的漏電流，此漏電流遠(yuǎn)小于傳統(tǒng)去耦合電容電路結(jié)構(gòu)下電容組件產(chǎn)生的柵極漏電流。
根據(jù)上述說明，本發(fā)明晶體管開關(guān)202由柵極所引出的控制線路，可根據(jù)集成電路使用狀況而控制晶體管開關(guān)202的導(dǎo)通或切斷。一般而言，在整合電路中通常會包括多個功能區(qū)塊，而每一個功能區(qū)塊會使用多個去耦合電容電路來隔離外界的噪聲，當(dāng)整合電路工作時，并非所有功能區(qū)塊均會動作。換句話說，當(dāng)未動作的功能區(qū)若是使用傳統(tǒng)去耦合電容電路來隔離外界噪聲，由于柵極漏電流的關(guān)系，仍繼續(xù)消耗電源，然而本發(fā)明的電路結(jié)構(gòu)，當(dāng)所連接的功能區(qū)塊未動作時，其會送出一控制信號，將本發(fā)明去耦合電容電路結(jié)構(gòu)200的晶體管開關(guān)202切斷，此時去耦合電容電路結(jié)構(gòu)200所可能產(chǎn)生的漏電流，僅為晶體管開關(guān)202源極與集電極和通道截止下的漏電流，遠(yuǎn)小于電容組件柵極漏電流，因此可降電源消耗，同時提高降低噪聲效果。
以圖2A較佳實施例而言，使用源極與集電極相連接的PMOS晶體管作為本發(fā)明電容組件201，其中PMOS晶體管通道長度約為2um，而通道寬度約為2×105um，其電容大小約為3.6nF，此時柵極漏電流約為911uA。一NMOS晶體管作為本發(fā)明晶體管開關(guān)202，采用NMOS是因為其電子的飄移速度大于PMOS晶體管，因此使用NMOS晶體管可有較快的切換速度，然而值得注意的是本發(fā)明的電路結(jié)構(gòu)也可使用PMOS晶體管控制，而所選用的NMOS晶體管通道長度約為0.26um，而通道寬度約為105um，此時源極與集電極和通道截止下的漏電流約為7uA。一般而言，本發(fā)明的晶體管開關(guān)設(shè)計，通常采用較長的通道設(shè)計來降低漏電流。
圖3為本發(fā)明的電路結(jié)構(gòu)應(yīng)用于一雙晶體管的去耦合電容電路300中。其中NMOS晶體管301與PMOS晶體管302可接收一控制信號來切斷去耦合電容電路300導(dǎo)通。例如當(dāng)去耦合電容電路300所連接的電路未動作時，此時會送出一控制信號將晶體管301與晶體管302導(dǎo)通，將高電壓信號(VDD)與低電壓信號(VSS)分別傳遞給PMOS晶體管303與NMOS晶體管304的柵極來截斷此兩晶體管。
由于本發(fā)明的去耦合電容電路結(jié)構(gòu)可進(jìn)行動態(tài)控制，換句話說當(dāng)對應(yīng)的整合電路功能區(qū)塊未進(jìn)行工作時，可動態(tài)截斷去耦合電容電路，因此即使產(chǎn)生漏電流也僅有晶體管開關(guān)源極與集電極和通道截止下的漏電流，遠(yuǎn)小于電容組件的柵極漏電流，因此可降電源消耗，同時提高降低噪聲效果。
權(quán)利要求
1.一種可動態(tài)調(diào)整的去耦合電容電路，連接于一整合電路，用來隔離外來噪聲對整合電路影響，該電路至少包含一電容，連接于第一電壓源；以及一開關(guān)組件，連接于該電容，而該電容可由開關(guān)組件連接于第二電壓源，其中當(dāng)連接的整合電路未工作時，該開關(guān)組件會切斷電容與第二電壓源的連接。
2.如權(quán)利要求1所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該第一電壓源為一高電壓源，而該第二電壓源為一低電壓源。
3.如權(quán)利要求1所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該第一電壓源為一低電壓源，而該第二電壓源為一高電壓源。
4.如權(quán)利要求1所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該電容為一源極與集電極相連接PMOS晶體管。
5.如權(quán)利要求1所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該電容為一源極與集電極相連接NMOS晶體管。
6.如權(quán)利要求1所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該開關(guān)組件為一晶體管。
7.一種可動態(tài)調(diào)整的去耦合電容電路，連接在一整合電路用來隔離外來噪聲對整合電路影響，該電路至少包含一電容組件，連接在一第一電壓源與第二電壓源；以及第一與第二個開關(guān)組件，分別連接于該電容組件，其中該電容組件可通過第一開關(guān)組件連接于第一電壓源，并通過第二開關(guān)組件連接于第二電壓源，其中當(dāng)連接的整合電路未工作時，該第一開關(guān)組件會切斷電容組件與第一電壓源的連接，而第二開關(guān)組件會切斷電容組件與第二電壓源的連接。
8.如權(quán)利要求7所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該第一電壓源為一高電壓源，而該第二電壓源為一低電壓源。
9.如權(quán)利要求7所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該第一電壓源為一低電壓源，而該第二電壓源為一高電壓源。
10.如權(quán)利要求7所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該電容組件系由多個晶體管組成。
11.如權(quán)利要求7所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該第一開關(guān)組件為一晶體管。
12.如權(quán)利要求7所述可動態(tài)調(diào)整的去耦合電容電路，其特征在于該第二開關(guān)組件為一晶體管。
全文摘要
本發(fā)明提供一種可動態(tài)調(diào)整的去耦合電容電路，該電路至少包括一晶體管開關(guān)組件，此開關(guān)組件可根據(jù)使用情況動態(tài)截斷去耦合電容電路，降低漏電流。
文檔編號H03H11/00GK1549447SQ03122399
公開日2004年11月24日 申請日期2003年5月8日 優(yōu)先權(quán)日2003年5月8日
發(fā)明者王文泰, 胡長芬 申請人:臺灣積體電路制造股份有限公司