專利名稱：對準標記及缺陷檢測方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對準標記，尤指一種利用離子注入工藝所形成的對準標記及利用
該對準標記所進行的缺陷檢測方法。
背景技術(shù)：
半導(dǎo)體集成電路的制造中要經(jīng)過很多處理步驟，例如光刻、蝕刻及沉積等。在這些 步驟中，為了形成所想要的集成電路元件，會使材料重疊或自現(xiàn)層移除。因此各種處理程序 中各層的適當對準具有其關(guān)鍵性。在目前的半導(dǎo)體工藝中大多是利用標示法來測量不同材 料層間的對準精確度，標示法利用一后層上的一特定位置來與一前層上的另一特定位置相 比較，例如使后層上的一對準圖案重疊于前層上的另一對準圖案上方，進而利用此二對準 圖案來量測后層與前層間的對準精確度。每一個對準圖案中至少應(yīng)包含一個對準標記，因 此通過量測后層上的對準標記與前層上的對準標記間的距離，即可獲得前層與后層之間的 對準偏移量。目前常見的對準標記包括盒內(nèi)(box-in-box)光學(xué)游標與條狀(bar-in-bar) 光學(xué)游標。 然而，隨著集成電路技術(shù)的提升與需求，其要求尺寸不斷地縮小，而目前已發(fā)展出 多層結(jié)構(gòu)的芯片。目前在對多層結(jié)構(gòu)的芯片進行測量與缺陷檢測時通常會采用多種類型的 缺陷檢測系統(tǒng)來進行多次的檢測。舉例來說，可先利用一光學(xué)缺陷檢測系統(tǒng)來對晶片進行 檢測，然后再以一電子缺陷檢測系統(tǒng)來檢測晶片，之后再比對兩個系統(tǒng)依據(jù)檢測結(jié)果而分 別產(chǎn)生的缺陷圖譜(defect map)。需注意的是，目前在采用不同類型缺陷檢測系統(tǒng)來進行 檢測時，由于座標軸的不同，所產(chǎn)生的數(shù)值時常會有偏移(offset)的問題，造成材料層與 材料層之間堆疊精度(overlap sensitivity)不佳。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的是提供一種對準標記及利用此對準標記進行缺陷檢測的 方法，以改良目前在進行缺陷檢測時容易產(chǎn)生數(shù)值偏移的情況。 本發(fā)明優(yōu)選實施例所披露的缺陷檢測方法主要包含有下列步驟。首先利用一第 一缺陷檢測系統(tǒng)對一晶片進行一第一缺陷檢測步驟，晶片上具有至少一對準標記，第一缺 陷檢測步驟另包含對準該對準標記，且對準標記為第一缺陷檢測步驟的參考點(reference point)。然后對晶片進行一工藝，并接著利用一第二缺陷檢測系統(tǒng)對晶片進行一第二缺陷 檢測步驟，第二缺陷檢測步驟另包含對準該對準標記，且對準標記為第二缺陷檢測步驟的 參考點。 本發(fā)明另一實施例是披露一種用于缺陷檢測步驟的對準標記，主要包含有一半導(dǎo) 體基底、一 N型阱設(shè)于半導(dǎo)體基底中、一 P型摻雜區(qū)設(shè)于N型阱中、一介電層設(shè)于該半導(dǎo)體 基底上并覆蓋N型阱與P型摻雜區(qū)以及多個導(dǎo)電插塞設(shè)于介電層中并連接至P型摻雜區(qū)。 其中，N型阱優(yōu)選為一 N-型阱，而P型摻雜區(qū)則優(yōu)選為一 P+摻雜區(qū)。



然后形成一介電層48在半導(dǎo)體基底42上并覆蓋N-型阱44與P+摻雜區(qū)46。在 本實施例中，介電層48可由氧化物、碳化物或氮化物、或低介電常數(shù)材料等介電材料或其 任意組合所構(gòu)成。然后形成一圖案化光阻層(圖未示)于介電層48上，并利用此圖案化光 阻層當作掩模進行一蝕刻工藝，以于介電層48中形成多個接觸孔(contact hole)(圖未 示)，并同時使各接觸孔貫穿介電層48而暴露出P+摻雜區(qū)46表面。隨后以濺鍍或電鍍的 方式分別填入至少一金屬材料于各接觸孔中，以形成多個接觸插塞(contact plug)50。在 本實施例中，接觸插塞50可由鈦、氮化鈦、鎢(W)、鉭、氮化鉭、鋁或銅等金屬導(dǎo)體或其任意 組合所構(gòu)成。至此即完成本發(fā)明優(yōu)選實施例的一對準標記40。另外，依據(jù)本發(fā)明的一實施 例，接觸插塞50以上的金屬內(nèi)連線部分，包括接觸插塞50上的第一金屬層(圖未示)、第一 接觸孔(圖未示)、第二金屬層(圖未示)與第二接觸孔(圖未示)等均可用來制作出所需 的圖案。舉例來說，第一金屬層可為對準標記的圖案，而第一接觸孔可為接觸插塞50的陣 列，此皆屬本發(fā)明所涵蓋的范圍。 需注意的是，本發(fā)明的對準標記40與一般半導(dǎo)體晶體管的工藝相匹配。舉例來 說，可在制作PM0S晶體管的N-型阱的時后同時在半導(dǎo)體基底42中形成對準標記40的 N-型阱44，然后在制作PM0S晶體管的源極/漏極區(qū)域的時候同時在半導(dǎo)體基底42中形成 對準標記40的P+摻雜區(qū)。接著于制作M0S晶體管的柵極結(jié)構(gòu)的時候蝕刻并去除對準標 記區(qū)域的部分多晶硅層，然后再覆蓋MOS晶體管的層間介電層(inter-layer dielectric layer)的同時在N-型阱44與P+摻雜區(qū)46上沉積一介電層48。隨后于制作MOS晶體管區(qū) 域的導(dǎo)線(contact)時一同形成對準標記區(qū)域的接觸插塞50，且接觸插塞50會直接與P+摻雜區(qū)46電性連接，而形成一個上下導(dǎo)通的結(jié)構(gòu)。另外，本發(fā)明的對準標記40優(yōu)選是制作 在晶片的切割道上，但不局限于這個位置，本發(fā)明又可依據(jù)工藝需求任意調(diào)整對準標記40 所形成的位置，例如，形成于芯片中的角落部位，此皆屬本發(fā)明所涵蓋的范圍。
另外，在本實施例中，對準標記40的整體形狀會取決于PN接面的相對位置。舉例 來說，本發(fā)明在制作N-型阱44及P+摻雜區(qū)46時，可控制離子注入工藝的注入?yún)^(qū)域，并同 時調(diào)整N型與P型摻雜劑所注入的相對位置與摻雜面積，使PN接面呈現(xiàn)出不同的形狀。請 參照圖2至圖5，圖2至圖5為本發(fā)明依據(jù)不同工藝需求所完成對準標記40的俯視圖。如 圖2至圖5所示，本發(fā)明在進行PN接面的離子注入工藝時可依據(jù)相關(guān)的晶體管的離子阱工 藝與源極/漏極工藝來變更光掩模布局以調(diào)整N型與P型摻雜劑的注入位置，使對準標記 40呈現(xiàn)出滿足至少兩軸向的特征圖案，例如沿X軸與Y軸的兩長條圖案，或直接形成具有直 角(right angle)的形狀，例如一 T型對準標記52 (如圖2所示)、一 L型對準標記54 (如 圖3所示)或一十字形對準標記56(如圖4所示)。此外，對準標記可同時顯示出包圍接觸 插塞50陣列的型態(tài)，如圖5所示的十字形對準標記56。 在制作完成對準標記40后，可分別利用一電子缺陷檢測系統(tǒng)以及一光學(xué)檢測系 統(tǒng)對對準標記40檢測半導(dǎo)體的相同工藝層次或不同工藝層次。其中，電子缺陷檢測系統(tǒng)可 包含一電子束缺陷檢測儀器(e-beam inspectiona卯a(chǎn)ratus， EBI)，而光學(xué)檢測系統(tǒng)則包含 一由KLA-Tencor公司所提供的光學(xué)檢測儀器。 在本實施例中采用電子束來進行缺陷檢測時，對準標記40的確認是靠檢測機臺 通過接觸插塞50與介電層48之間的明暗對比來定義對準標記40的所在位置。由于本發(fā) 明的對準標記40是在半導(dǎo)體基底42中刻意形成一由N-型阱44與P+摻雜區(qū)46所構(gòu)成 的PN接面，因此在利用電子束進行檢測時，所檢測過的區(qū)域會因PN接面之間的電壓反差 (voltage contrast)而呈現(xiàn)一發(fā)亮狀態(tài)(bright state)，使缺陷檢測儀器在進行檢測時更 容易辨識對準標記40的所在位置。 此外，本發(fā)明更可依據(jù)上述形成的對準標記來進行一缺陷檢測方法。舉例來說，可 先提供一晶片，然后以上述工藝于晶片的切割道上形成對準標記，接著利用一光學(xué)缺陷檢 測系統(tǒng)來對晶片進行一第一缺陷檢測步驟，例如采用一由KLA-Tencor公司所制作的光學(xué) 檢測儀器來對此對準標記進行一對準步驟(alignment process)，并依據(jù)對準的結(jié)果形成 一參考點(reference point)，然后再依據(jù)此參考點的座標值(coordinates)來產(chǎn)生一第 一缺陷圖譜(defectm即)。 接著在第一缺陷檢測步驟完成后，再對晶片進行所需的半導(dǎo)體工藝，且進行的工 藝可包括由蝕刻工藝、光刻工藝、化學(xué)機械拋光工藝、注入工藝、清洗工藝或材料形成工藝 等所組成的組。然后利用一電子缺陷檢測系統(tǒng)對晶片進行一第二缺陷檢測步驟，例如采用 一電子束缺陷檢測儀器來對對準標記進行另一對準步驟，并依據(jù)對準的結(jié)果形成另一參考 點。隨后依據(jù)參考點的座標值產(chǎn)生一第二缺陷圖譜，并比對第一缺陷檢測步驟所產(chǎn)生的第 一缺陷圖譜與第二缺陷檢測步驟所產(chǎn)生的第二缺陷圖譜，找出相對應(yīng)的缺陷并予以分析。
換句話說，本發(fā)明的第一缺陷檢測步驟及第二缺陷檢測步驟即是利用至少兩種不 同類型的缺陷檢測儀器來對對準標記進行對準，而且兩個缺陷檢測步驟在進行對準時都會 采用相同的對準標記而具有相同的參考點，因此可大幅降低相同缺陷在不同材料層之間座 標的偏移。根據(jù)本發(fā)明的優(yōu)選實施例，以此檢測方式進行缺陷檢測后可將材料層之間的堆疊精度大幅提升至約略1微米。 另需注意的是，上述缺陷檢測方法是先以光學(xué)缺陷檢測系統(tǒng)對晶片中的對準標記
進行對準而形成一參考點，然后再以電子缺陷檢測系統(tǒng)對同一個對準標記進行檢測，但不
局限于這個順序，本發(fā)明又可先以電子缺陷檢測系統(tǒng)來進行第一次的缺陷檢測步驟，然后
再用光學(xué)缺陷檢測系統(tǒng)來進行第二缺陷檢測步驟，此皆屬本發(fā)明所涵蓋的范圍。 綜上所述，本發(fā)明主要是在一半導(dǎo)體基底中以離子注入形成N-型阱與P+摻雜區(qū)，
然后在各摻雜區(qū)上形成介電層與貫穿介電層的導(dǎo)電插塞，使導(dǎo)電插塞直接接觸P+摻雜區(qū)
而形成一上、下導(dǎo)通的對準標記。由于對準標記的形狀會取決于PN接面所形成的相對位
置，因此本發(fā)明在制作N-型阱及P+摻雜區(qū)時可同時調(diào)整N型與P型摻雜劑注入的相對位
置與摻雜面積，使對準標記呈現(xiàn)出不同的形狀。 此外，本發(fā)明又可依據(jù)上述的對準標記來進行一缺陷檢測步驟。依據(jù)本發(fā)明另一 實施例，本發(fā)明又可先利用一缺陷檢測系統(tǒng)來對準晶片中的對準標記并使對準的結(jié)果形成 一參考點，然后利用另一缺陷檢測系統(tǒng)來對準同一個對準標記，并形成另一參考點。由于兩 個缺陷檢測步驟均是以同一個對準標記來形成參考點，因此可大幅降低相同缺陷在不同材 料層之間座標的偏移。 以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修 飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種缺陷檢測的方法，包含利用一第一缺陷檢測系統(tǒng)對一晶片進行一第一缺陷檢測步驟，其中該晶片上具有至少一對準標記，且該第一缺陷檢測步驟另包含對準該對準標記，并以該對準標記作為該第一缺陷檢測步驟的參考點；對該晶片進行至少一工藝；以及利用一第二缺陷檢測系統(tǒng)對該晶片進行一第二缺陷檢測步驟，該第二缺陷檢測步驟另包含對準該對準標記，且該對準標記為該第二缺陷檢測步驟的參考點。
2. 如權(quán)利要求1所述的方法，其中該第一缺陷檢測步驟為一光學(xué)檢測步驟，且該第二檢測步驟為一電子檢測步驟。
3. 如權(quán)利要求1所述的方法，其中該工藝選自由蝕刻工藝、光刻工藝、化學(xué)機械拋光工藝、注入工藝、清洗工藝與材料形成工藝等所組成的組。
4. 如權(quán)利要求1所述的方法，其中該對準標記具有至少一直角。
5. 如權(quán)利要求1所述的方法，其中該對準標記為一 T型對準標記。
6. 如權(quán)利要求1所述的方法，其中該對準標記為一 L型對準標記。
7. 如權(quán)利要求1所述的方法，其中該對準標記為一十字形對準標記。
8. 如權(quán)利要求1所述的方法，其中該第一缺陷檢測步驟包含取得一第一缺陷圖譜。
9. 如權(quán)利要求8所述的方法，該第二缺陷檢測步驟包含取得一第二缺陷圖譜。
10. 如權(quán)利要求9所述的方法，另包含比對該第一缺陷圖譜與該第二缺陷圖譜。
11. 一種用于缺陷檢測步驟的對準標記，包含有一半導(dǎo)體基底；一第一型阱設(shè)于該半導(dǎo)體基底中；一第二型摻雜區(qū)設(shè)于該第一型阱中；一介電層設(shè)于該半導(dǎo)體基底上并覆蓋該第一型阱與該第二型摻雜區(qū)；以及多個導(dǎo)電插塞設(shè)于該介電層中并連接至該第二型摻雜區(qū)。
12. 如權(quán)利要求11所述的對準標記，其中該第一型阱為一N-型阱。
13. 如權(quán)利要求11所述的對準標記，其中該第二型摻雜區(qū)為一P+摻雜區(qū)。
14. 如權(quán)利要求11所述的對準標記，其中該介電層包含氧化物、碳化物、氮化物或低介電常數(shù)材料，或上述者的任意組合。
15. 如權(quán)利要求11所述的對準標記，其中該導(dǎo)電插塞包含鈦、氮化鈦、鎢、鉭、氮化鉭、鋁或銅，或上述者的任意組合。
16. 如權(quán)利要求11所述的對準標記，其中該對準標記具有至少一直角。
17. 如權(quán)利要求11所述的對準標記，其中該對準標記為一 T型對準標記。
18. 如權(quán)利要求11所述的對準標記，其中該對準標記為一 L型對準標記。
19. 如權(quán)利要求11所述的對準標記，其中該對準標記為一^h字形對準標記。
全文摘要
本發(fā)明是披露一種對準標記及缺陷檢測方法。該缺陷檢測方法首先利用一第一缺陷檢測系統(tǒng)對一晶片進行一第一缺陷檢測步驟，晶片上具有至少一對準標記，第一缺陷檢測步驟另包含對準該對準標記，且對準標記為第一缺陷檢測步驟的參考點(reference point)。然后對晶片進行一工藝，并接著利用一第二缺陷檢測系統(tǒng)對晶片進行一第二缺陷檢測步驟，第二缺陷檢測步驟另包含對準該對準標記，且對準標記為第二缺陷檢測步驟的參考點。
文檔編號H01L23/544GK101719477SQ20081016650
公開日2010年6月2日 申請日期2008年10月9日 優(yōu)先權(quán)日2008年10月9日
發(fā)明者劉喜華, 周玲君, 曹博昭, 陳銘聰, 雷舜誠 申請人:聯(lián)華電子股份有限公司