專利名稱：包括納米線的非易失性存儲(chǔ)器單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器單元。
另外，本發(fā)明涉及一種存儲(chǔ)器陣列。
此外，本發(fā)明涉及一種制造存儲(chǔ)器單元和包括多個(gè)存儲(chǔ)器單元 的存儲(chǔ)器陣列的方法。
背景技術(shù)：
計(jì)算機(jī)系統(tǒng)中巨大量信息的存儲(chǔ)變得越來越重要。特別地，閃
存陣列可用于此目的。
存儲(chǔ)器單元中的具有接入晶體管和存儲(chǔ)晶體管的雙晶體管構(gòu)造
通過隧道效應(yīng)能夠進(jìn)行快速隨機(jī)訪問以及低功耗編程和擦除。
圖1顯示具有傳統(tǒng)浮柵存儲(chǔ)器單元100的傳統(tǒng)雙晶體管構(gòu)造。
在硅基片101中，提供源區(qū)102、源漏區(qū)103和漏區(qū)104為高度 摻雜的部分。接入晶體管110包括柵氧化層111、接入柵(access gate) 112、多晶硅層間電介質(zhì)(IPD)層113、接觸結(jié)構(gòu)114和多晶 硅結(jié)構(gòu)115。此外，提供包括隧道氧化層111、浮柵121、多晶硅層 間電介質(zhì)層113和控制柵122的存儲(chǔ)晶體管120。
如此，圖1顯示其中存儲(chǔ)晶體管120具有浮柵121的晶體管構(gòu) 造。通常，柵氧化物111約為8mn厚。存儲(chǔ)晶體管120將信息(電荷) 儲(chǔ)存在浮柵121中。由于截留問題，隧道氧化物111和多晶硅層間電 介質(zhì)層113比8nm厚。
根據(jù)圖2中顯示為存儲(chǔ)器單元200的另一傳統(tǒng)雙晶體管存儲(chǔ)器 架構(gòu)，提供接入晶體管210和存儲(chǔ)晶體管220。作為電荷載流子儲(chǔ)存 結(jié)構(gòu)，存儲(chǔ)晶體管220包括0N0層221， 0N0層221為氧化硅一氮化 硅一氧化硅層序列。
圖2顯示所謂的SONOS存儲(chǔ)器單元200(半導(dǎo)體一氧化硅一氮化
5硅一氧化硅一半導(dǎo)體)。
如開關(guān)那樣動(dòng)作的接入晶體管110、 210 (基本上為M0SFET)用 于選擇/禁止包括大量存儲(chǔ)器單元100、200的存儲(chǔ)器陣列中的存儲(chǔ)晶 體管120、 220。接入晶體管110、 210的使用通過Fowler-Nordheim 隧道效應(yīng)能夠?qū)Υ鎯?chǔ)器100、 200進(jìn)行充分編程和擦除，并使得能夠 操作各個(gè)存儲(chǔ)器單元100、 200，而不形成串?dāng)_(cross talk)。存 儲(chǔ)晶體管120、 220存儲(chǔ)用儲(chǔ)存的電荷編碼的信息?？蓪⑦@個(gè)電荷注 入在多晶硅浮柵層121、 0N0層221的氮化層、納米晶點(diǎn)等中。
因此，圖2示出存儲(chǔ)晶體管220被實(shí)現(xiàn)為SONOS序列的晶體管 構(gòu)造。在這種情況下，接入晶體管210和存儲(chǔ)晶體管220都具有單個(gè) 多層(poly layer) 112、 122。接入晶體管210的柵氧化物111具有 約8nm的厚度。存儲(chǔ)晶體管220將信息(電荷)存儲(chǔ)在約6nm厚的氮 化層230中，氮化層230夾在兩個(gè)絕緣體(Si02)層之間，所述兩個(gè) 絕緣體層分別為2nm厚的底部氧化物231和8mn厚的頂部氧化物232， 而三個(gè)層230至232形成ONO層221。
然而，存在這樣的問題，即，標(biāo)準(zhǔn)平面閃存不能被適當(dāng)?shù)匕幢?例縮放到超過50nm。具體地講，隧道的縮放和控制電介質(zhì)厚度受數(shù) 據(jù)截留關(guān)系的限制，產(chǎn)生低耦合比并因此產(chǎn)生高工作電壓。此外，雙 晶體管閃存單元的主要限制縮放參數(shù)之一為接入柵晶體管110、 210 的長(zhǎng)度，在最糟糕的情況條件(Fowler-Nordheim編程禁止)下，接 入柵晶體管110、 210應(yīng)該具有不超過約100pA的泄漏電流，同時(shí)在 其漏極具有5V大的電壓。這些情況造成這樣的事實(shí)，S卩，將來的按 比例縮放的單元會(huì)遭受短溝道效應(yīng)和擊穿現(xiàn)象，以及小的導(dǎo)通電流/ 截止電流比，從而減小感測(cè)容限。
一種可行的策略是通過具有諸如雙柵和FinFET晶體管的構(gòu)造增 強(qiáng)柵對(duì)溝道的控制，以提高控制柵和浮柵之間的耦合效率。需要更強(qiáng) 的耦合來按比例減小編程電壓和存儲(chǔ)器單元尺寸。然而，雙柵和 FinFET晶體管的制造和操作困難。
US 2003/0015755 Al公開了一種垂直晶體管、存儲(chǔ)器排列和制 造垂直晶體管的方法。具體地講，US 2003/0015755 Al公開了具有源區(qū)、漏區(qū)、柵區(qū)以及源區(qū)和漏區(qū)之間的溝道區(qū)的垂直晶體管，在半 導(dǎo)體基片中源區(qū)、漏區(qū)、柵區(qū)和溝道區(qū)排列在垂直方向上，柵區(qū)與源 區(qū)、漏區(qū)和溝道區(qū)電絕緣，并以柵區(qū)和溝道區(qū)形成共軸結(jié)構(gòu)這樣的方 式排列在溝道區(qū)周圍。
然而，通過根據(jù)UA 2003/0015755 Al的形成存儲(chǔ)器排列的過程， 難以獲得具有足夠集成密度的存儲(chǔ)器單元。此外，根據(jù)US
2003/0015755 Al的制造過程困難，成本高。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有足夠集成密度的存儲(chǔ)器。
為了實(shí)現(xiàn)以上目的，提供根據(jù)獨(dú)立權(quán)利要求的存儲(chǔ)器單元、存 儲(chǔ)器陣列和制造存儲(chǔ)器單元的方法。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，提供一種存儲(chǔ)器單元，該存 儲(chǔ)器單元包括基片、沿著形成于基片中的垂直溝槽延伸的納米線(具 體地，長(zhǎng)方形納米線)、環(huán)繞納米線的控制柵和形成在控制柵和納米 線之間的電荷儲(chǔ)存結(jié)構(gòu)。
根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例，提供一種存儲(chǔ)器陣列，該 存儲(chǔ)器陣列包括具有上述特征并形成于(共同)基片中的多個(gè)存儲(chǔ)器單元。
根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例，提供一種制造存儲(chǔ)器單元 的方法，該方法包括在基片中形成垂直溝槽；形成沿著垂直溝槽延 伸的納米線(具體地，長(zhǎng)方形納米線)；形成環(huán)繞納米線的控制柵； 在控制柵和納米線之間形成電荷儲(chǔ)存結(jié)構(gòu)。
術(shù)語"存儲(chǔ)器單元"可具體表示允許以電子的方式存儲(chǔ)信息的 物理結(jié)構(gòu)(比如，層序列)。存儲(chǔ)在存儲(chǔ)器單元中的信息量可以是1 個(gè)比特(可以對(duì)這個(gè)比特進(jìn)行編碼，例如根據(jù)專用結(jié)構(gòu)中電荷載流子 的存在或不存在對(duì)這個(gè)比特進(jìn)行編碼)，或者可以是多于1個(gè)比特(可 以對(duì)這些比特進(jìn)行編碼，例如，根據(jù)電荷載流子，即，帶正電荷或負(fù) 電荷的電荷載流子的儲(chǔ)存電荷量和/或類型對(duì)這些比特進(jìn)行編碼)。
術(shù)語"基片"可表示任何合適的材料，比如半導(dǎo)體、玻璃、塑料等。根據(jù)一個(gè)示例性實(shí)施例，術(shù)語"基片"可用于一般性地定義所 關(guān)注的層或部分之下和/或之上的層的元件。此外，基片可以是其上 形成有層的任何其它基底，例如，半導(dǎo)體晶片，比如硅晶片或硅芯片。
術(shù)語"納米線"可表示數(shù)量級(jí)為幾納米至幾百納米的尺寸(也 可包括更大或更小的尺寸)的線狀結(jié)構(gòu)。許多不同類型的納米線可用 于實(shí)施本發(fā)明，包括半導(dǎo)體納米線(例如，由硅、鍺、InP、 GaN等 形成)、金屬納米線(例如，鎳、鉑、金)和納米管，特別是(本征 或摻雜的)碳納米管。根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，這樣的納米 線可形成晶體管的溝道。
術(shù)語"長(zhǎng)方形納米線"可表示納米線的長(zhǎng)度大于，特別是顯著 大于與長(zhǎng)度延伸方向垂直的尺寸。換句話說，典型的納米線可表現(xiàn)出
大于l的縱橫比(長(zhǎng)寬比)，特別地，大于2的長(zhǎng)寬比，更特別地， 大于5的長(zhǎng)寬比，或者高達(dá)1000或更高。例如，管狀納米線可具有 50nm至70nm的長(zhǎng)度，并可具有10nm的直徑。
術(shù)語"電荷儲(chǔ)存結(jié)構(gòu)"可具體表示這樣的結(jié)構(gòu)，該結(jié)構(gòu)特別適 用于通過隧道效應(yīng)或其它編程過程將電荷引入到這個(gè)結(jié)構(gòu)中?？梢砸?下述方式改變電荷儲(chǔ)存結(jié)構(gòu)，即，電荷被儲(chǔ)存，并在足夠長(zhǎng)的時(shí)間內(nèi) 保持儲(chǔ)存在所述結(jié)構(gòu)內(nèi)。合適的電荷儲(chǔ)存結(jié)構(gòu)的示例有浮柵、ONO層 序列的氮化層等。
術(shù)語"源區(qū)/漏區(qū)"可具體表示源區(qū)或漏區(qū)。由于源區(qū)和漏區(qū)的 功能劃分可取決于晶體管的工作模式(例如，施加于其的電壓)，所 以術(shù)語源區(qū)/漏區(qū)可表示能用作源區(qū)或漏區(qū)的結(jié)構(gòu)。
術(shù)語"垂直溝槽"可表示形成于表面中且在基片內(nèi)部延伸的長(zhǎng) 方形盲孔。換句話說，基片通常具有主表面，溝槽通常形成為與這個(gè) 主表面垂直。然而，術(shù)語"垂直"還可包括這樣的實(shí)施例，在其中， 溝道和基片的主表面之間具有偏離90。角的特定角度，但是，在基片 的材料的內(nèi)部，溝槽仍然具有相對(duì)陡峭的方位。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，提供一種制造存儲(chǔ)器單元的 方法，在該方法中，使用蝕刻過程生長(zhǎng)或形成垂直納米線作為存儲(chǔ)器 單元的晶體管的溝道，其中，柵堆疊結(jié)構(gòu)可部分或全部環(huán)抱各個(gè)溝道，用于例如形成共軸結(jié)構(gòu)。此外，可在被電絕緣結(jié)構(gòu)環(huán)繞的溝槽內(nèi)生成 納米線，所述電絕緣結(jié)構(gòu)(諸如氧化硅)提供存儲(chǔ)器陣列構(gòu)造中的字線 之間的電絕緣。通過這種手段，可改進(jìn)比例縮放問題。換句話說，可 將存儲(chǔ)器陣列所需的面積按比例縮小很大的程度，從而增強(qiáng)對(duì)溝道的 控制。除此之外，可進(jìn)行有效的工藝集成來構(gòu)建具有基于垂直納米線 的晶體管的存儲(chǔ)器陣列。
用于增強(qiáng)固態(tài)納米電子器件的手段是環(huán)柵幾何結(jié)構(gòu)。與雙柵或
FinFET器件相比，由于耦合效率高并且短溝道效應(yīng)顯著減小，所以 具有環(huán)柵結(jié)構(gòu)的晶體管具有適當(dāng)?shù)拇伍撝?sub-threshold)行為。 基于硅納米線的晶體管表現(xiàn)出有利的特性。此外，垂直對(duì)齊的納米線 能夠降低處理復(fù)雜性，并且由于將晶體管的幾何構(gòu)造推入第三維中而 獲得超高的晶體管密度。由于接入晶體管在泄漏電流低時(shí)應(yīng)該在其漏 極保持5V，所以3D幾何結(jié)構(gòu)還顯示出極有幫助的對(duì)晶體管長(zhǎng)度的更 放寬的條件。通過在溝槽內(nèi)形成納米線，生長(zhǎng)或蝕刻過程可以非常簡(jiǎn) 單，并可允許機(jī)械保護(hù)相對(duì)敏感的納米線。
可按照S0N0S (半導(dǎo)體一氧化硅一氮化硅一氧化硅一半導(dǎo)體)或 者在單機(jī)(standalone)閃存中具有單個(gè)晶體管或雙晶體管構(gòu)造的浮 柵架構(gòu)實(shí)現(xiàn)這樣的存儲(chǔ)器單元。換句話說，可為具有一個(gè)或兩個(gè)基于 納米線的晶體管的3D存儲(chǔ)器單元的陣列提供超高的集成密度。具體 地講，可通過全部環(huán)抱納米線的一個(gè)或多個(gè)晶體管的柵堆疊結(jié)構(gòu)來在 納米線周圍構(gòu)建垂直存儲(chǔ)器單元。
更具體地講，提供容易的工藝集成方案來構(gòu)建三維存儲(chǔ)器單元
陣列，所述存儲(chǔ)器單元包括具有一個(gè)或兩個(gè)晶體管的基于納米線的晶 體管構(gòu)造。這樣的單元設(shè)計(jì)能夠使整個(gè)存儲(chǔ)器陣列縮小到很大的程 度。此外，由于柵堆疊結(jié)構(gòu)可全部環(huán)抱納米線，所以可獲得高耦合效 率。通過為垂直納米線提供全部環(huán)抱的柵，將溝道定位為垂直納米線 可獲得超高密度。由于柵可全部環(huán)抱，所以可實(shí)現(xiàn)柵對(duì)溝道的充分控 制，防止短溝道效應(yīng)，并增加驅(qū)動(dòng)電流密度(改進(jìn)訪問時(shí)間)。對(duì)于 浮柵閃存的實(shí)施例，由于控制柵可全部環(huán)抱浮柵，所以可極大地改進(jìn) 控制柵和浮柵之間的耦合特性。在生長(zhǎng)納米線(例如，在催化劑或前體上生長(zhǎng)納米線)的實(shí)施例中，不需要表面蝕刻，這導(dǎo)致簡(jiǎn)單的制造 體系。在生長(zhǎng)納米線的情況下，表面可以是平滑的，從而可獲得遷移 性(阱少)。
由于可通過隧道效應(yīng)完全實(shí)現(xiàn)編程過程和擦除過程，所以通過 使用具有接入晶體管和存儲(chǔ)晶體管的雙晶體管構(gòu)造，可實(shí)現(xiàn)快速隨機(jī) 訪問和低功耗操作?？捎孟耖_關(guān)那樣動(dòng)作的接入晶體管(基本上為
MOSFET晶體管)幫助選擇/禁止陣列內(nèi)的存儲(chǔ)晶體管。接入晶體管的 使用可允許通過Fowler-Nordheim隧道效應(yīng)對(duì)存儲(chǔ)器進(jìn)行充分編程 和擦除。
可選擇納米線寬度的尺寸約為十納米或幾十納米，在漏極將十 納米或幾十納米的納米線與氮化物隔片組合使用，可以特別有利，氮 化物隔片可靠地防止漏極和柵極之間的電接觸，從而納米線能夠比接 觸結(jié)構(gòu)小很多。因此，可獲得增加的集成密度。還可在工藝集成開始 時(shí)將柵極制造為與溝槽自對(duì)齊來隔離字線。當(dāng)使用溝槽時(shí)，可節(jié)省一 個(gè)掩模，使得成本降低。如此，為了限定源極線和柵極，可在一個(gè)掩 模內(nèi)執(zhí)行這個(gè)操作。溝槽形成可能需要一個(gè)另外的掩模，但是，源極 線和柵極線可與溝槽自對(duì)齊。此外，使用硅納米線可使制造便宜。
根據(jù)一個(gè)示例性實(shí)施例，可提供一種閃存單元，該閃存單元為 能夠在長(zhǎng)時(shí)間段內(nèi)存儲(chǔ)其信息而不更新的非易失性存儲(chǔ)器。
因而，可提供這樣一種存儲(chǔ)器陣列，該存儲(chǔ)器陣列的面積按比 例縮小到很大程度，對(duì)溝道的控制增強(qiáng)(縮小的漏極一感應(yīng)屏障降低、 短溝道效應(yīng)等)，驅(qū)動(dòng)電流密度增大(改進(jìn)訪問時(shí)間)。與FinFET 方法相反，根據(jù)本發(fā)明的示例性實(shí)施例的基于納米線的存儲(chǔ)器單元不 受到角效應(yīng)的影響。
由于控制柵全部環(huán)抱浮柵，所以可極大地改進(jìn)控制柵和浮柵之 間的耦合效率。工藝集成相對(duì)容易，使得可構(gòu)建這樣的存儲(chǔ)器陣列， 該存儲(chǔ)器陣列具有大量包括基于垂直納米線的晶體管的單元。工藝集 成包括幾種存儲(chǔ)器單元的實(shí)現(xiàn)，這些存儲(chǔ)器單元實(shí)現(xiàn)具有被實(shí)現(xiàn)為浮 柵或S0N0S的存儲(chǔ)晶體管、具有接入晶體管或者不具有接入晶體管 等。
10單元的3D幾何結(jié)構(gòu)具有這樣的優(yōu)點(diǎn)，g卩，溝道電流可垂直流動(dòng)， 從而不必按比例縮小晶體管的長(zhǎng)度。因?yàn)榇怪奔墒沟镁w管的長(zhǎng)度 可以相對(duì)長(zhǎng)，所以可將多個(gè)比特存儲(chǔ)在電荷儲(chǔ)存層或結(jié)構(gòu)中，該電荷
儲(chǔ)存層或結(jié)構(gòu)例如具有通過熱載流子注入編程(類似于NR0M)的 S0N0S存儲(chǔ)晶體管。
因此，垂直納米線可生長(zhǎng)為存儲(chǔ)器單元的晶體管的溝道，在存 儲(chǔ)器單元中，柵堆疊結(jié)構(gòu)可全部環(huán)抱溝道?？稍诒欢趸璀h(huán)繞的溝 槽內(nèi)生長(zhǎng)納米線，二氧化硅可提供陣列構(gòu)造中的比特線之間的隔離。
接下來，將對(duì)存儲(chǔ)器單元的另外的示例性實(shí)施例進(jìn)行說明。然 而，這些實(shí)施例還可應(yīng)用于存儲(chǔ)器陣列和方法。
存儲(chǔ)器單元可包括與納米線的基片外端部耦合的第一源區(qū)/漏 區(qū)(特別地，漏極)，并可包括與納米線的基片內(nèi)端部耦合的第二源 區(qū)/漏區(qū)(特別地，源極)。換句話說，納米線的最深地埋入在與基 片連接的溝槽內(nèi)的端部可形成第二源區(qū)/漏區(qū)，而納米線的更靠近層 序列的主表面(靠近比特線)的端部可形成第一源區(qū)/漏區(qū)。第一源 區(qū)/漏區(qū)和第二源區(qū)/漏區(qū)可被摻雜，例如被摻雜n+或被摻雜p+。與此 相反，納米線可被本征或微弱摻雜，例如可被摻雜n或摻雜p。如此， 納米線可形成基于納米線的場(chǎng)效應(yīng)晶體管的溝道部分。
接觸結(jié)構(gòu)可與第一源區(qū)/漏區(qū)耦合。這樣的接觸結(jié)構(gòu)可以是提供 納米線和存儲(chǔ)器單元的外部環(huán)境之間的電耦合的導(dǎo)電部分，所述存儲(chǔ) 器單元的外部環(huán)境可形成為單片集成電路。如此，這樣的接觸結(jié)構(gòu)可
以是填充的通孔(filled via)，并可由諸如高度摻雜的多晶硅、硅 化物的材料形成，或者可由諸如銅或鎳的金屬材料形成。
存儲(chǔ)器單元可包括環(huán)繞第一源區(qū)/漏區(qū)的電絕緣隔片結(jié)構(gòu)，用于 安全地將第一源區(qū)/漏區(qū)與控制柵電去耦。這樣的電絕緣隔片結(jié)構(gòu)可 形成于橫向受限的層序列上，而這樣的層序列的橫壁可覆蓋有諸如二 氧化硅(Si02)或氮化硅(Si3N4)的電絕緣材料?？煽康貙⒃礃O/漏 區(qū)與控制柵去耦以避免不期望的電流路徑或泄漏電流可以是極其有 利的。
接觸結(jié)構(gòu)可以在橫向方向上比第一源區(qū)/漏區(qū)寬。這樣的橫向方向可以與納米線沿其延伸的垂直方向正交。當(dāng)納米線比接觸結(jié)構(gòu)小時(shí)，可防止漏極和柵極之間的不期望的電接觸。
電荷儲(chǔ)存結(jié)構(gòu)可包括由浮柵、0N0結(jié)構(gòu)、氮化硅結(jié)構(gòu)和納米晶點(diǎn)結(jié)構(gòu)構(gòu)成的組中的至少一個(gè)。浮柵可以是導(dǎo)電部分，諸如在其中可通
過隧道效應(yīng)或其它編程過程儲(chǔ)存電荷載流子的多晶硅結(jié)構(gòu)。0N0結(jié)構(gòu)為氧化硅一氮化硅一氧化硅層序列，其中，可通過Fowler-Nordheim隧道效應(yīng)等將電荷載流子永久地儲(chǔ)存在氮化層中。簡(jiǎn)單的氮化硅層還可用作合適的電荷儲(chǔ)存結(jié)構(gòu)的基底，例如，在要求存儲(chǔ)器單元的尺寸最小的實(shí)施例中。此外，納米晶體也可用于儲(chǔ)存諸如電子或空穴的電荷載流子。
控制柵可沿著其整個(gè)圓周環(huán)繞納米線。換句話說，控制柵可設(shè)有盲孔，納米線延伸通過該盲孔，從而形成共軸納米線柵結(jié)構(gòu)。這可允許通過將電壓施加到控制柵來精確地控制納米線的電導(dǎo)率。
納米線的截面可具有小于100nm的直徑，特別地小于50nra，更特別地小于20nm。根據(jù)優(yōu)選實(shí)施例，納米線具有10nm的直徑，其允許通過環(huán)柵適當(dāng)?shù)乜刂齐妼?dǎo)率。
此外，可在納米線周圍提供接入柵。接入柵可以是接入晶體管的一部分，所述接入晶體管可認(rèn)為是可通過將電壓施加到接入柵來打開或關(guān)閉的開關(guān)。通過這樣的雙晶體管構(gòu)造，即，具有接入柵和控制柵的構(gòu)造，可提供適當(dāng)可控的存儲(chǔ)器系統(tǒng)。
可在溝槽內(nèi)將接入柵埋入地比控制柵更深。換句話說，電流可從第二源極/漏區(qū)、通過納米線與接入柵相鄰的部分和納米線與控制柵相鄰的部分流到第一源區(qū)/漏區(qū)，反之亦然。
納米線可以是半導(dǎo)體納米線(諸如由硅、鍺等形成)、碳納米管(導(dǎo)電或半導(dǎo)電)、硅納米線或諸如由砷化鎵形成的III族一V族納米線。
接下來，將對(duì)存儲(chǔ)器陣列的另外的示例性實(shí)施例進(jìn)行說明。然而，這些實(shí)施例還可應(yīng)用于存儲(chǔ)器單元和方法。
存儲(chǔ)器陣列可包括多個(gè)存儲(chǔ)器單元，特別地，數(shù)千或數(shù)百萬或數(shù)十億或更多的存儲(chǔ)器單元。可以以矩陣樣方式排列這些存儲(chǔ)器單元，其中，如技術(shù)人員己知的，可通過比特線和字線對(duì)每個(gè)存儲(chǔ)器單元進(jìn)行尋址。
對(duì)于編程，可通過激活特定的接入晶體管并將相應(yīng)的電壓施加到控制柵和源極/漏極連接部分來選擇存儲(chǔ)器單元，以引起將電荷注入在電荷載流子結(jié)構(gòu)中的隧道效應(yīng)或其它編程效應(yīng)。在這樣的編程過程之后，可將電荷載流子永久地或長(zhǎng)時(shí)間地保留在電荷載流子結(jié)構(gòu)中。
為了讀取存儲(chǔ)的信息，可通過將讀取的電壓施加到接入柵來再次選擇存儲(chǔ)器單元。然后，電流沿著納米線的流動(dòng)可取決于與存儲(chǔ)晶體管相鄰的溝道部分的電導(dǎo)率，因此，根據(jù)在前面的編程階段期間是否已向電荷載流子結(jié)構(gòu)提供電荷載流子的事實(shí)可決定電流的流動(dòng)。因此，在源區(qū)/漏區(qū)之間流動(dòng)的電流取決于存儲(chǔ)的信息，并且該電流表示存儲(chǔ)的信息。
為了避免或抑制由于泄漏或隧道效應(yīng)而引起的偽像(當(dāng)編程或讀取存儲(chǔ)器單元時(shí)或者在存儲(chǔ)器單元的被動(dòng)模式下)，可在形成于同一基片中的相鄰溝槽之間形成電絕緣區(qū)。這可使得能夠可靠地對(duì)不同的字線進(jìn)行去耦。
可為多個(gè)存儲(chǔ)器單元中的至少兩個(gè)的子組提供共同的控制柵。例如，單個(gè)分配的控制柵可控制存儲(chǔ)器單元的一列或一行。這可實(shí)現(xiàn)
安全的讀取和有效率的體系。
存儲(chǔ)器陣列可以是存儲(chǔ)器單元的二維排列，但是也可以是存儲(chǔ)
器單元的三維堆疊結(jié)構(gòu)。具體地講，后一方法進(jìn)一步增加了儲(chǔ)存容量和集成密度。
接下來，將對(duì)本發(fā)明方法的另外的示例性實(shí)施例進(jìn)行說明。這些實(shí)施例還應(yīng)用于存儲(chǔ)器單元和存儲(chǔ)器陣列。
可通過生長(zhǎng)過程形成納米線。為此，可在溝槽中提供前體，以限定納米線開始生長(zhǎng)的位置。這是允許精確地限定納米線生長(zhǎng)的部分的非常簡(jiǎn)單的過程。
或者，可使用晶片(n型或p型)通過蝕刻過程來 成納米線。在這樣的情況下，可用形成納米線的材料填充溝槽， 后的蝕刻過程然后可限定納米線的橫向延伸。
可用CMOS技術(shù)執(zhí)行所述方法。由于所描述的過程與CMODS技術(shù)兼容，所以可僅用半導(dǎo)體技術(shù)來形成存儲(chǔ)器。
在實(shí)現(xiàn)浮柵構(gòu)造的本發(fā)明實(shí)施例中，可通過將12V至15V的電壓施加到控制柵并且同時(shí)將兩個(gè)源區(qū)/漏區(qū)(即，源極和漏極)接地來對(duì)存儲(chǔ)器單元進(jìn)行編程。然后，可通過Fowler-Nordheim隧道效應(yīng)將電荷載流子注入到浮柵中。由于本發(fā)明實(shí)施例顯著地改進(jìn)了耦合效率，所以與傳統(tǒng)方法相比，可減小編程電壓?？赏ㄟ^將1V的電壓施加到控制柵、將0. 5V的電壓施加到漏極并將源極接地來讀取存儲(chǔ)器單元?？蓪?V的電壓施加到接入柵。可通過將-12V至-15V的電壓施加到控制柵并且同時(shí)將兩個(gè)源區(qū)/漏區(qū)(即，源極和漏極)接地來擦除存儲(chǔ)器單元，從而可通過Fowler-Nordheim隧道效應(yīng)將電荷載流子注入到浮柵中或者從浮柵中移除。給定的電壓值僅僅是示例，可以以很寬的間隔變化。它們可取決于存儲(chǔ)器單元的尺寸、材料和電特性，諸如晶體管的閾值電壓。
對(duì)于任一方法步驟，可執(zhí)行根據(jù)半導(dǎo)體技術(shù)已知的任意傳統(tǒng)過程。形成層或部件可包括如CVD (化學(xué)氣相沉積)、PECVD (等離子體增強(qiáng)化學(xué)氣相沉積)、ALD (原子層沉積)的沉積技術(shù)或?yàn)R射。移除層或部件可包括如濕式蝕刻、氣相蝕刻等蝕刻技術(shù)以及如光刻、UV光刻、電子束光刻等成形技術(shù)。
本發(fā)明的實(shí)施例不限于特定材料，從而可使用許多不同的材料。對(duì)于導(dǎo)電結(jié)構(gòu)，可使用金屬化結(jié)構(gòu)、硅化物結(jié)構(gòu)或多晶硅結(jié)構(gòu)。對(duì)于半導(dǎo)體區(qū)域或部件，可使用晶體硅。對(duì)于絕緣部分，可使用氧化硅或氮化硅。
可在純結(jié)晶硅晶片上或者在SOI (絕緣體上的硅)晶片上形成所述結(jié)構(gòu)。
可執(zhí)行如CM0S、 BIPOLAR和BICM0S的任意工藝技術(shù)。從以下將描述的實(shí)施例示例，本發(fā)明的上述方面和其它方面是清楚的，并參照這些實(shí)施例示例對(duì)這些方面進(jìn)行說明。


以下將參照實(shí)施例示例更詳細(xì)地描述本發(fā)明，但是，本發(fā)明不限于這些實(shí)施例示例。
圖1顯示傳統(tǒng)的包括接入晶體管和浮柵存儲(chǔ)晶體管的雙晶體管存儲(chǔ)器單元。
圖2顯示傳統(tǒng)的包括接入晶體管和0N0存儲(chǔ)晶體管的雙晶體管存儲(chǔ)器單元。
圖3顯示根據(jù)本發(fā)明的示例性實(shí)施例的包括接入晶體管和0N0存儲(chǔ)晶體管的存儲(chǔ)器單元的截面圖。
圖4顯示圖3的存儲(chǔ)器單元的部分平面圖。
圖5顯示根據(jù)本發(fā)明的示例性實(shí)施例的包括接入晶體管和浮柵存儲(chǔ)晶體管的存儲(chǔ)器單元的截面圖。
圖6顯示圖5的存儲(chǔ)器單元的部分平面圖。
圖7至圖30顯示根據(jù)本發(fā)明的示例性實(shí)施例的在執(zhí)行形成圖3的存儲(chǔ)器單元的方法期間獲得的層序列(截面圖和部分平面)。
圖7至圖17、圖31至圖46顯示根據(jù)本發(fā)明的示例性實(shí)施例的在執(zhí)行形成圖5的存儲(chǔ)器單元的方法期間獲得的層序列(截面圖和部分平面圖)。
圖47至圖58顯示根據(jù)本發(fā)明的示例性實(shí)施例的在執(zhí)行形成納米線的另一方法期間獲得的層序列(截面圖和部分平面圖)。
具體實(shí)施例方式
附圖中的圖示是示意性的。在不同的附圖中，為相似或相同的元件提供相同的標(biāo)號(hào)。
下面，參照?qǐng)D3，將對(duì)根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器單元300進(jìn)行說明。
存儲(chǔ)器單元300包括基片301，基片301為n型硅晶片。長(zhǎng)方形納米線302沿著形成于基片301中的垂直溝槽延伸。此外，提供控制柵303，控制柵303以共軸的方式沿著納米線302的垂直延伸部分環(huán)繞納米線302。電荷儲(chǔ)存結(jié)構(gòu)304形成為ONO層序列，排列在控制柵
15303和納米線302之間。實(shí)際上，電荷將儲(chǔ)存在ONO層序列304的氮 化層中。
存儲(chǔ)器單元300還包括第一源區(qū)/漏區(qū)305 (可特別用作漏極)， 由摻雜n+的硅材料形成。第一源區(qū)/漏區(qū)305與納米線302的基片外 端部330耦合。第一源區(qū)/漏區(qū)305可以是納米線302的摻雜部分， 或者可以被構(gòu)造為分離的部件。埋入的第二源區(qū)/漏區(qū)306 (可特別 用作源極)設(shè)在基片301中，為另一摻雜n+的部分。第二源極/漏區(qū) 306與納米線302的基片內(nèi)端部331耦合。第二源區(qū)/漏區(qū)306可以 是基片301的一部分，或者可以被構(gòu)造為分離的部件。提供導(dǎo)電材料 的接觸結(jié)構(gòu)307，接觸結(jié)構(gòu)307與第一源區(qū)/漏區(qū)305電耦合。除此 之外，電絕緣隔片結(jié)構(gòu)308環(huán)繞第一源區(qū)/漏區(qū)305，適用于將第一 源區(qū)/漏區(qū)305與控制柵303電去耦。
從圖3可看出，接觸結(jié)構(gòu)307 (在圖3的水平方向上)比第一源 區(qū)/漏區(qū)305寬?？刂茤?03沿圓周整個(gè)環(huán)繞納米線302， g卩，沿著 其整個(gè)直徑環(huán)繞納米線302。納米線沿著圖3的水平方向的直徑約為 10nm。
此外，接入柵309設(shè)在控制柵下方，因此，在溝槽內(nèi)比控制柵 303埋入地更深。接入柵309沿著其整個(gè)圓周并沿著其垂直延伸部分 環(huán)繞納米線。根據(jù)從外部施加到接入柵309的電壓，可調(diào)整納米線 302的可控部分310的電導(dǎo)率，以使接入柵309與用作溝道區(qū)的納米 線302 —起用作接入晶體管。
存儲(chǔ)器單元300還包括橫向氧化硅(Si02)結(jié)構(gòu)311。在結(jié)構(gòu)300 的表面上，設(shè)有電絕緣層312，電絕緣層312也可由氧化硅(Si02) 形成。氮化硅層313分離電絕緣層311和312。此外，設(shè)有電絕緣隔 片結(jié)構(gòu)314。關(guān)于其環(huán)境，通過封裝結(jié)構(gòu)315使接入柵309電絕緣。
以類似的方式，通過0N0層序列304將控制柵303部分封裝， 即，通過包括第一氧化硅層、氮化硅層和第二氧化硅層的序列將控制 柵303部分封裝。
圖3顯示具有雙晶體管構(gòu)造，即所描述的接入晶體管和存儲(chǔ)晶 體管的存儲(chǔ)器單元300的截面，其中，按照S0N0S設(shè)計(jì)實(shí)現(xiàn)存儲(chǔ)晶體管。圖3中示意性地顯示接觸結(jié)構(gòu)307可能與源區(qū)/漏區(qū)305未對(duì)齊。 寬度/直徑約為10nm或幾十納米的本征摻雜硅納米線302形成 接入晶體管和存儲(chǔ)晶體管的溝道(n溝道)，并連接漏區(qū)305和源區(qū) 306，漏區(qū)305和源區(qū)306也為n型摻雜，但是與納米線302相比， 摻雜程度更高?？刂茤?03/ON0堆疊結(jié)構(gòu)304(存儲(chǔ)晶體管的一部分) 和接入柵309/柵氧化物堆疊結(jié)構(gòu)310 (接入晶體管的一部分)全部環(huán) 抱溝道302。由于柵堆疊結(jié)構(gòu)304和接入柵/柵氧化物310全部圍繞 溝道302，所以極大地提高了溝道302的電導(dǎo)率的可控性。這可導(dǎo)致 大密度的驅(qū)動(dòng)電流和低密度泄漏。在存儲(chǔ)器單元設(shè)計(jì)中，考慮接觸結(jié) 構(gòu)307到漏極305可以比納米線302大很多，并且它還可能有些未對(duì) 齊(非自對(duì)齊接觸)，這是氮化物隔片308可形成在漏極側(cè)305的原 因。
圖4顯示圖3的截面的頂視圖，在圖4中，不存在接觸結(jié)構(gòu)307 和氧化硅鈍化層312，使得更容易看到作為溝道302周圍的柵堆疊結(jié) 構(gòu)的一部分的所有不同的層。
更具體地講，圖4的平面圖顯示第一字線400和第二字線401。 然而，任意期望數(shù)量的字線是可行的。
在圖4中還顯示了放大圖410。此外，還顯示了頂部氧化物、氮 化物、底部氧化層序列304、納米線302、控制柵303和氮化物隔片 308。這樣，圖4顯示了圖3頂視圖中沒有接觸結(jié)構(gòu)307到漏極305 和氧化硅鈍化層312的情況。插圖410顯示所有圍繞溝道(納米線) 302的柵堆疊結(jié)構(gòu)內(nèi)的不同層。
下面，將參照?qǐng)D5對(duì)根據(jù)本發(fā)明的另一示例性實(shí)施例的存儲(chǔ)器 單元500進(jìn)行說明。
圖5的實(shí)施例與圖3的實(shí)施例的不同之處具體在于，作為電荷 儲(chǔ)存結(jié)構(gòu)的ONO層304被浮柵501替代，就是說，被電絕緣封裝結(jié)構(gòu) 502環(huán)繞的導(dǎo)電結(jié)構(gòu)替代。因此，儲(chǔ)存在導(dǎo)電浮柵501中的電荷載流 子(諸如電子或空穴)可在浮柵501中保持持續(xù)長(zhǎng)時(shí)間以存儲(chǔ)信息， 所述導(dǎo)電浮柵501可由多晶硅材料形成。與儲(chǔ)存區(qū)304相鄰的溝道區(qū) 302的電導(dǎo)率取決于位于浮柵501內(nèi)的電荷載流子的類型和量。因此，圖5顯示雙晶體管浮柵存儲(chǔ)器單元構(gòu)造500。在這個(gè)實(shí)施 例中，使用浮柵501實(shí)現(xiàn)存儲(chǔ)晶體管。原理與S0N0S存儲(chǔ)器單元300 類似。然而，在圖5的實(shí)施例中，存儲(chǔ)晶體管的控制柵303 — IPD — 浮柵501 —隧道氧化物502堆疊結(jié)構(gòu)和接入晶體管的接入柵309 —柵 氧化物502堆疊結(jié)構(gòu)全都環(huán)抱納米線302，納米線302用作具有基本 圓形截面的圓柱體溝道區(qū)。
圖6顯示圖5的存儲(chǔ)器單元500中沒有接觸結(jié)構(gòu)307和硅鈍化 層312的情況的頂視圖600。插圖610顯示全部在溝道302 (納米線) 周圍的柵堆疊結(jié)構(gòu)內(nèi)的不同層。如插圖610所示，浮柵501、隧道氧 化物502和納米線302 (部分)被氮化物隔片308覆蓋。
下面，將參照?qǐng)D7至圖58針對(duì)如何通過整個(gè)工藝集成方案和一 些可能的變化(比如，生長(zhǎng)的納米線相對(duì)納米線的硅蝕刻、 一個(gè)晶體 管相對(duì)兩個(gè)晶體管構(gòu)造、浮柵相對(duì)S0N0S構(gòu)造)詳細(xì)地構(gòu)建根據(jù)本發(fā) 明的存儲(chǔ)器單元來對(duì)實(shí)施例進(jìn)行說明。雖然其它不同于氧化硅的材料 (例如，high-k材料或氮化硅)也可用于電介質(zhì)部件，但是在這些 實(shí)施例中將氧化硅視為電介質(zhì)材料。在圖7至圖58的每個(gè)圖中，在 左手側(cè)顯示頂視圖，在右手側(cè)顯示截面圖。
圖7顯示由n型硅晶片301構(gòu)成的層序列700。這樣的n型晶片 301可用于與將制造的納米線晶體管構(gòu)造的較低的源極接觸。在這個(gè) 實(shí)施例中不需要P-well型作為基片(平面)，但是在本發(fā)明的其它 實(shí)施例中可使用piell型。
圖8顯示在沉積氧化硅(Si02)層311之后獲得的層序列800， 氧化硅(Si02)層311隨后可用于隔離字線。如此，電絕緣層311形 成在基片301上。 圖9顯示在氮化硅層901沉積在氧化硅層311上之后獲得的層 序列900。
圖10顯示在沉積并蝕刻用于字線成形的輔助層1001 (比如，光 致抗蝕層)之后獲得的層序列1000。
圖11顯示在通過使用成形輔助層1001作為掩模來移除層901、 311的曝露部分之后獲得的層序列1100。在層901、 331中蝕刻溝槽1101之后，通過n+植入對(duì)基片301的曝露部分進(jìn)行摻雜，從而產(chǎn)生 n+摻雜源區(qū)306。箭頭1102示意性地表示植入。
圖12顯示在沉積前體結(jié)構(gòu)1201之后獲得的層序列1200，稍后 將使用前體結(jié)構(gòu)1201來生長(zhǎng)納米線。金可用于形成前體結(jié)構(gòu)1201。 也可使用諸如鉭催化劑的較少污染的金屬。將前體1201沉積到溝槽 1101內(nèi)的特定位置上。
圖13顯示在前體1201上生長(zhǎng)納米線302之后獲得的層序列 1300，稍后納米線302將形成將制造的存儲(chǔ)器單元的接入晶體管和存 儲(chǔ)晶體管的溝道。可選地，移除前體1201，也可移除輔助層IOOI。
通過在溝槽1101內(nèi)的硅納米線302和源區(qū)/漏區(qū)306的表面上 形成(例如，通過熱氧化)例如氧化硅的電絕緣層1401來獲得圖14 中顯示的層序列1400。從圖14可看出，生長(zhǎng)的氧化硅材料1401構(gòu) 成接入晶體管的柵氧化物1403。在存在更高濃度的摻雜物的表面區(qū) 域中，目卩，在源區(qū)/漏區(qū)306的表面上，與被本征摻雜的納米線302 的表面上的區(qū)域相比，氧化將導(dǎo)致更厚的氧化硅層1402。這個(gè)效果 對(duì)于提供多晶硅(稍后沉積)和源極/漏區(qū)306之間的隔離有利。
通過在層序列1400上沉積多晶硅層1501來獲得圖15中顯示的 層序列1500。多晶硅層1501的材料稍后可形成接入柵的基底。
為了獲得圖16中顯示的層序列1600，通過CMP("化學(xué)機(jī)械拋 光")將多晶硅結(jié)構(gòu)1501部分移除。
為了獲得圖17中顯示的層序列1700，然后針對(duì)氧化物和氮化物 選擇性地對(duì)多晶硅結(jié)構(gòu)1501進(jìn)行蝕刻。剩余的多晶硅稍后將形成接 入晶體管的柵區(qū)的基底，用標(biāo)號(hào)309表示。多晶硅材料被原位摻雜。
為了獲得圖18中顯示的層序列1800，對(duì)氧化硅結(jié)構(gòu)1401的曝 露部分進(jìn)行蝕刻，以使從納米線302選擇性地移除氧化硅結(jié)構(gòu)1401 的曝露部分，并且作為蝕刻過程的結(jié)果，也可形成凹口或凹槽1801。
為了獲得圖19中顯示的層序列1900，生長(zhǎng)(SONOS存儲(chǔ)晶體管 的構(gòu)造中的)ONO層的底部氧化物1901，例如通過熱氧化來生長(zhǎng)。再 次，在多晶硅區(qū)域309中，所形成的氧化層1901 (參見部分1902) 比在提供絕緣的納米線302區(qū)域中的氧化層(參見1903)厚。具體地講，部分1902用作電絕緣部分，部分1903用作0N0堆疊結(jié)構(gòu)(按 照SONOS設(shè)計(jì)的存儲(chǔ)晶體管)的底部氧化物。
為了獲得圖20中顯示的層序列2000，沉積將要形成的ONO堆疊 結(jié)構(gòu)的氮化層2001?？梢砸詫?001的厚度將基本均勻的方式執(zhí)行沉 積過程。標(biāo)號(hào)2002表示ONO堆疊結(jié)構(gòu)(SONOS構(gòu)造中的控制柵)的 氮化層2001的一部分，即，電荷可存儲(chǔ)在其中以用于對(duì)信息進(jìn)行編 碼的部分。
為了獲得圖21中顯示的層序列2100，再次基本均勻地沉積頂部 氧化硅層2101。因此，如標(biāo)號(hào)2102所示，形成ONO (氧化物/氮化物 /氧化物)堆疊結(jié)構(gòu)。
為了獲得圖22中顯示的層序列2200，沉積多晶硅層2201，多 晶硅層2201形成控制柵多晶硅結(jié)構(gòu)的基底。
為了獲得圖23中顯示的層序列2300，通過CMP ("化學(xué)機(jī)械拋 光")將更多的多晶硅層2201平坦化。
通過針對(duì)氧化硅選擇性地蝕刻多晶硅結(jié)構(gòu)2201來獲得圖24中 顯示的層序列2400，從而構(gòu)成存儲(chǔ)晶體管的多晶硅控制柵303。多晶 硅柵極303被原位摻雜。
為了獲得圖25中顯示的層序列2500，移除ONO層1901、 2001、 2101的曝露部分。每當(dāng)ONO層1901、 2001、 2101全部覆蓋控制柵309 下方的區(qū)域時(shí)，剩余的0N0層1901、 2001、 2101與控制柵303多晶 硅材料沒有對(duì)齊不是不利的。應(yīng)該防止在控制柵多晶硅材料303下方 0N0層1901、 2001、 2101被過蝕刻。從圖25可看出，所描述的處理 制造存儲(chǔ)晶體管(SONOS)和接入晶體管。0N0層1901、 2001、 2101 的實(shí)際儲(chǔ)存電荷的存儲(chǔ)部分顯示為表示為矩形304的部分。
為了獲得圖26中的層序列2600，形成氮化物隔片308以與漏極 (隨后可形成)接觸。還可形成氮化物隔片314。
為了獲得圖27中顯示的層序列2700，執(zhí)行淺n+植入過程來形成 漏區(qū)(參見圖3或圖28，用標(biāo)號(hào)305表示)。在圖27中，淺n+植入 過程用箭頭2702表示。
因此，如圖28中顯示的層序列2800所示，形成n+漏極305。
20為了獲得圖29中顯示的層序列2900，在層序列2800的整個(gè)表 面上沉積氧化硅層312。
為了獲得圖30中顯示的層序列3000，使用光刻過程和蝕刻過程 來成形電絕緣層312，從而在層312中形成通孔以曝露漏區(qū)305的表 面。然后，在孔中填充導(dǎo)電材料來形成導(dǎo)電接觸結(jié)構(gòu)307。
換句話說，執(zhí)行在氮化物結(jié)構(gòu)308處停止的與漏極305的接觸 結(jié)構(gòu)的制造。接觸結(jié)構(gòu)307可以比納米線302寬，并可考慮可能的未 對(duì)齊(非自對(duì)齊接觸)，并且由于氮化物隔片308，未對(duì)齊不是不利 的。
圖30中顯示的構(gòu)造與圖3中顯示的構(gòu)造基本相同。
作為使用SONOS架構(gòu)的存儲(chǔ)晶體管的這樣的實(shí)現(xiàn)的替代方案， 還可制造包括浮柵的存儲(chǔ)晶體管。
為此，可執(zhí)行以上參照?qǐng)D7至圖17描述的制造過程，并可將這 些制造過程與以下將參照?qǐng)D31至圖46說明的處理過程組合起來執(zhí) 行。結(jié)果，可獲得與圖5中顯示的存儲(chǔ)器單元類似的存儲(chǔ)器單元。
參照?qǐng)D31，在形成接入柵309 (對(duì)SONOS是共同的)之后，生 長(zhǎng)隧道氧化層3101，隧道氧化層3101提供多柵側(cè)309處的隔離。
通過沉積用于浮柵的多晶硅材料來獲得圖32中顯示的層序列 3200，從而形成多晶硅層3201。
通過CMP ("化學(xué)機(jī)械拋光")將多晶硅結(jié)構(gòu)3201平坦化之后 獲得圖33中顯示的層序列3300。
為了獲得圖34中顯示的層序列3400，對(duì)多晶硅結(jié)構(gòu)3201進(jìn)行 進(jìn)一步蝕刻，因此選擇性地移除氧化硅以構(gòu)建浮柵。
為了獲得圖35中顯示的層序列3500，通過濕式蝕刻移除電絕緣 結(jié)構(gòu)3101的頂部。
為了獲得圖36中顯示的層序列3600，形成橫向氮化硅隔片308、 314覆蓋第一源區(qū)/漏區(qū)的橫壁，以能夠不對(duì)器件產(chǎn)生損害地接觸。
為了獲得圖37中的層序列3700，執(zhí)行多晶硅過蝕刻過程，移除 多晶硅材料3201的沒有被氮化物隔片308、 314覆蓋的未曝露部分。
通過沉積作為多晶硅層間電介質(zhì)材料的氧化硅(Si02)來獲得圖
2138中顯示的層序列3800，從而形成覆蓋層序列3700的層3801。
為了獲得圖39中顯示的層序列3900，在層序列3800的表面上 沉積多晶硅材料3901，從而提供用于形成控制柵的材料。
為了獲得圖40中顯示的層序列4000，通過執(zhí)行CMP過程("化 學(xué)機(jī)械拋光")來將多晶硅結(jié)構(gòu)3901平坦化。
為了獲得圖41中顯示的層序列4100,通過針對(duì)氧化硅選擇性地 蝕刻結(jié)構(gòu)3901的多晶硅材料來形成控制柵303。
通過對(duì)在層序列4100的表面上的氧化硅材料進(jìn)行蝕刻，獲得圖 42中顯示的層序列4200。
隨后，如圖43中的層序列4300所示，執(zhí)行n+淺植入過程來在 納米線302的上部形成漏極305 (參見圖44)。箭頭4301示意性地 表示這個(gè)摻雜過程。
因此，圖44中顯示的層序列4400顯示第二源區(qū)/漏區(qū)305。
通過在層序列4400的表面上沉積氧化硅材料來獲得圖45中顯 示的層序列4500，從而形成電絕緣層312。
然后，從圖46中的層序列4600可看出，通過項(xiàng)307提供與漏 極305的接觸。再次，由于氮化物隔片308，接觸結(jié)構(gòu)307的可能的 未對(duì)齊或者用于接觸漏極305的接觸結(jié)構(gòu)307比納米線302大的事實(shí) 不是不利的。
層序列4600基本對(duì)應(yīng)于圖5中顯示的存儲(chǔ)器單元500。
上述圖7至圖13對(duì)生長(zhǎng)納米線302的過程進(jìn)行說明。
或者，還可通過對(duì)硅結(jié)構(gòu)進(jìn)行蝕刻來制造納米線，以下將對(duì)這
種方法進(jìn)行說明。
因此，在以圖47至圖58所示的方式制造層序列之后，可以以
類似的方式執(zhí)行圖14至圖46的過程。 圖47顯示晶片301的視圖4700。
為了獲得圖48中顯示的層序列4800，在晶片301上沉積氮化層 901來創(chuàng)建用于稍后的CMP ("化學(xué)機(jī)械拋光")過程的停止層。
如顯示層序列4900的圖49所示，活動(dòng)掩模4901用作形成溝槽 的模板(諸如STI溝槽，"淺溝槽隔離")。為了獲得圖50中顯示的層序列5000，對(duì)整個(gè)晶片301進(jìn)行蝕刻， 從而形成STI溝槽5001?？梢瞥顒?dòng)掩模4901。
如示出層序列5100的圖51所示，溝槽5001被填充有氧化硅材 料，并在這個(gè)層結(jié)構(gòu)上沉積附加量的氧化硅材料。因此，形成氧化硅 層5101。
如示出層序列5200的圖52所示，通過CMP ("化學(xué)機(jī)械拋光")
移除層5101的氧化硅材料，其中，氮化硅材料901用作停止層。
為了獲得圖53中顯示的層序列5300，在層序列5200的頂部沉
積氮化硅材料5301。
圖54顯示層序列5400，在層序列5400中，顯示了成形掩模5401。
相對(duì)于活動(dòng)掩模4901的逆掩模5401 (代替光場(chǎng)暗場(chǎng))用于移除硅晶
片301的頂部的氮化硅材料。
對(duì)層5301和901進(jìn)行蝕刻獲得圖55中顯示的層序列5500。 然后，通過對(duì)基片301的硅材料進(jìn)行蝕刻來限定納米線302。 這樣的蝕刻過程的結(jié)果顯示為圖56中的層序列5600。 圖57顯示層序列5700和表示n+植入以限定源極和漏極的箭頭
5701。以0。斜角植入，可避免納米線302的摻雜。
圖58中示出的層序列5800顯示具有兩個(gè)源區(qū)/漏區(qū)305和306
的結(jié)果。
從層序列5800開始，可從圖14繼續(xù)處理。
最后，應(yīng)該指出，上述實(shí)施例舉例說明本發(fā)明，而不是限制本 發(fā)明，本領(lǐng)域的技術(shù)人員將能夠設(shè)計(jì)出許多可替換的實(shí)施例，而不脫 離由權(quán)利要求限定的本發(fā)明的范圍。在權(quán)利要求中，置于括號(hào)內(nèi)的任 何標(biāo)號(hào)將不被解釋為限制權(quán)利要求。單詞"包括"等不排除除在任一 權(quán)利要求或說明書中作為整體列出的那些元件或步驟之外的元件或 步驟的存在。單個(gè)元件引用不排除多個(gè)元件引用，反之亦然。在列舉 幾個(gè)裝置的產(chǎn)品權(quán)利要求中，可用同一個(gè)軟件或硬件實(shí)現(xiàn)這些裝置中 的幾個(gè)。在互不相同的從屬權(quán)利要求中引述特定手段并不表示不能使 用這些手段的組合來獲取優(yōu)點(diǎn)。
權(quán)利要求
1.一種存儲(chǔ)器單元(300，500)，存儲(chǔ)器單元(300，500)包括基片(301)；納米線(302)，沿著形成于基片(301)中的垂直溝槽延伸；控制柵(303)，環(huán)繞納米線(302)的至少一部分；電荷儲(chǔ)存結(jié)構(gòu)(320，501)，排列在控制柵(303)和納米線(302)之間。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，包括第一源區(qū)/漏區(qū)(305)和第二源區(qū)/漏區(qū)(306)，第一源區(qū)/漏區(qū)(305)與納米線(302)的基片外端部(330)耦合，第二源區(qū)/漏區(qū)(306)與納米線(302)的基片內(nèi)端部(331)耦合。
3. 根據(jù)權(quán)利要求2所述的存儲(chǔ)器單元(300,500)，包括與第一源區(qū)/漏區(qū)(305)耦合的接觸結(jié)構(gòu)(307)。
4. 根據(jù)權(quán)利要求2所述的存儲(chǔ)器單元(300,500)，包括電絕緣隔片結(jié)構(gòu)(308)，該結(jié)構(gòu)環(huán)繞第一源區(qū)/漏區(qū)(305)以使第一源區(qū)/漏區(qū)(305)與控制柵(303)電去耦。
5. 根據(jù)權(quán)利要求3所述的存儲(chǔ)器單元(300,500)，其中，接觸結(jié)構(gòu)(307)在與溝槽的垂直延伸垂直的方向上具有比第一源區(qū)/漏區(qū)(305)更大的尺寸。
6. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，其中，電荷儲(chǔ)存結(jié)構(gòu)包括由浮柵(501)、氧化硅一氮化硅一氧化硅層序列(320)、氮化硅結(jié)構(gòu)和納米晶點(diǎn)結(jié)構(gòu)構(gòu)成的組中的一個(gè)。
7. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，其中，控制柵(303)沿著納米線(302)的整個(gè)圓周環(huán)繞納米線(302)。
8. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，其中，納米線(302)在與溝槽的垂直延伸方向垂直的方向上具有小于100nm的直徑，特別地小于50nm，更特別地小于20nm。
9. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，包括接入柵(309)，其環(huán)繞納米線(302)的至少一部分，特別地沿著納米線(302)的整個(gè)圓周環(huán)繞納米線(302)。
10. 根據(jù)權(quán)利要求9所述的存儲(chǔ)器單元(300,500)，其中，接入柵(309)在溝槽內(nèi)排列地比控制柵(303)深。
11. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，其中，納米線(302)包括由半導(dǎo)體納米線、碳納米管、硅納米線和III族一V族納米線構(gòu)成的組中的一個(gè)。
12. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，適用于作為閃存單元(300,500)。
13. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)，適用于作為多比特存儲(chǔ)器單元(300,500)。
14. 一種存儲(chǔ)器陣列(400,600)，存儲(chǔ)器陣列(400,600)包括形成于基片(301)中的多個(gè)根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元(300,500)。
15. 根據(jù)權(quán)利要求14所述的存儲(chǔ)器陣列(400,600)，包括相鄰溝槽之間的電絕緣區(qū)(311)。
16.根據(jù)權(quán)利要求14所述的存儲(chǔ)器陣列(400,600)，其中，對(duì)于所述多個(gè)存儲(chǔ)器單元(300,500)中的至少兩個(gè)的子組合公共地提供公共控制柵(303)。
17. —種制造存儲(chǔ)器單元(300,500)的方法，該方法包括在基片(301)中形成垂直溝槽；形成沿著垂直溝槽延伸的納米線(302);形成環(huán)繞納米線(302)的至少一部分的控制柵(303);在控制柵(303 )和納米線(302 )之間排列電荷儲(chǔ)存結(jié)構(gòu)(320,501)。
18.根據(jù)權(quán)利要求17所述的方法，其中，通過由生長(zhǎng)過程和蝕刻過程構(gòu)成的組中的一種過程來形成納米線(302)。
全文摘要
提供存儲(chǔ)器單元(300，500)，存儲(chǔ)器單元(300，500)包括基片(301)、沿著形成于基片(301)中的垂直溝槽延伸的納米線(302)、環(huán)繞納米線(302)的控制柵(303)以及形成在控制柵(303)和納米線(302)之間的電荷儲(chǔ)存結(jié)構(gòu)(320，501)。
文檔編號(hào)H01L21/28GK101675502SQ200880012562
公開日2010年3月17日 申請(qǐng)日期2008年4月17日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者杜尚·戈盧博維奇, 穆罕默德·布特希什, 米希爾·約斯·范杜里恩, 納德爾·阿基勒, 阿爾穆德納·韋爾塔 申請(qǐng)人:Nxp股份有限公司