專利名稱：單極cmos器件及其制造方法
技術領域：
本發(fā)明涉及半導體CMOS工藝，特別涉及一種單極CMOS器件及其制造方法。
背景技術：
互補型金屬氧化物半導體(CMOS Complementary Metal Oxide Semiconductor) 是現(xiàn)代半導體集成電路技術的基礎，組成數(shù)字集成電路的最基本單元。CMOS器件是NMOS晶 體管和PMOS晶體管的一種有機組合，構成邏輯器件，其優(yōu)點在于僅有邏輯狀態(tài)轉換時，才 會產生大電流，而在穩(wěn)定的邏輯狀態(tài)下，只有極小的電流通過，因此能夠大幅減小邏輯電路 的功耗。如圖1所示，為現(xiàn)有一種典型的CMOS器件(反相器)的結構，包括串聯(lián)的NMOS晶 體管Ml以及PMOS晶體管M2，一端接地，另一端接電源Vdd。NMOS晶體管Ml與PMOS晶體 管中M2，柵極相連作為輸入端Vin，源漏相連作為輸出端Vout，所述NMOS晶體管Ml與PMOS 晶體管M2具有相反的閾值電壓，當輸入端Vin輸入低電平時，PMOS晶體管M2導通，NMOS晶 體管Ml截止，輸出電壓Vout接近Vdd，視為輸出高電平；當輸入端Vin輸入高電平時，NMOS 晶體管Ml導通，PMOS晶體管M2截止，輸出電壓Vout接近于地即0V，視為輸出低電平。眾所周知，在室溫下硅中空穴的載流子遷移率為450cm2/VS，而電子的載流子遷移 率為1500cm2/VS，對于其他半導體材料如GaInAs以及InAs而言，空穴與電子的載流子遷移 率差別為一個數(shù)量級。因此使用空穴作為主要載流子的PMOS晶體管中載流子遷移的速度 總是要遠低于NMOS晶體管，PMOS晶體管成為影響CMOS器件響應速度的最重要因素，而如 何提高CMOS器件中的載流子遷移率成為急需解決的問題。
發(fā)明內容
本發(fā)明解決的問題是提供一種CMOS器件，具有較高的載流子遷移率，避免因為 PMOS晶體管與NMOS晶體管的載流子遷移率差異過大而影響CMOS器件的響應速度。本發(fā)明提供的一種單極CMOS器件，包括絕緣體上硅，所述絕緣體上硅包括底層硅、依次位于底層硅上的埋氧層和頂層 娃；位于頂層硅內串聯(lián)的第一場效應晶體管以及第二場效應晶體管，且溝道區(qū)的摻雜 類型均為P型，源極以及漏極的摻雜類型均為N型；所述第二場效應晶體管的源極以及漏極形成于頂層硅內、埋氧層表面，其中漏極 與柵極底部留有間隙；所述第二場效應晶體管還具有背柵，所述背柵形成于埋氧層底部、底層硅內與溝 道區(qū)的相對應一側。作為可選方案的，第一場效應晶體管的源極、漏極以及第二場效應晶體管的源極 均形成有與相應的各自柵極底部重疊的N型低摻雜注入區(qū)NLDD ；所述第二場效應晶體管的 柵極具有雙層側壁；所述第一場效應晶體管的漏極與第二場效應晶體管的源極連接。
作為優(yōu)選方案，所述第一場效應晶體管的漏極與第二場效應晶體管的源極為同一層。本發(fā)明還提供了一種單極CMOS器件的制造方法，包括提供絕緣體上硅，所述絕緣體上硅包括底層硅、依次位于底層硅上的埋氧層和頂 層硅，且所述埋氧層底部、底層硅內的預定區(qū)域形成有N型摻雜的背柵；在頂層硅內進行等離子摻雜形成P型阱區(qū)，且所述P型阱區(qū)深度等于頂層硅厚度， 并覆蓋背柵所在位置；在P型阱區(qū)的表面依次沉積柵介質層以及柵電極，并刻蝕形成第一柵極以及第二 柵極，所述第二柵極與背柵對準；在第一柵極兩側以及第二柵極朝向第一柵極一側的P型阱區(qū)上形成N型低摻雜注 入區(qū)NLDD ；在第二柵極的側面形成第一側壁；在第一柵極的側面以及第一側壁外側形成第二側壁；在第一柵極兩側以及第二柵極兩側的P型阱區(qū)內離子注入，形成N型注入區(qū)，所述 N型注入區(qū)作為單極CMOS器件的源極或漏極。作為優(yōu)選方案，所述在第一柵極以及第二柵極兩側的P型阱區(qū)內形成N型注入區(qū)， 具體為采用非對稱性離子注入，離子注入方向與P型阱區(qū)表面形成夾角，并在離子注入過 程中旋轉半導體晶圓；所述離子注入與P型阱區(qū)表面形成夾角范圍為20度 45度。作為優(yōu)選方案，在第二柵極兩側的P型阱區(qū)進行離子注入時，注入深度不小于頂 層硅厚度，使得第二柵極兩側形成的N型注入區(qū)與埋氧層相連。作為優(yōu)選方案，在第一柵極以及第二柵極之間的P型阱區(qū)內形成連續(xù)的N型注入 區(qū)。本發(fā)明所述的單極CMOS器件中，場效應晶體管的溝道區(qū)摻雜類型均為P型，源漏 極的摻雜類型均為N型，電子作為主要載流子，相當于將兩個NM0S晶體管串聯(lián)。與現(xiàn)有的 CMOS器件相比，避免了因使用較慢載流子遷移率的PM0S晶體管，而影響CMOS器件的響應速 度的問題。
通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢將更加清晰。附圖中與現(xiàn)有技術相同的部件使用了相同的附圖標記。附圖 并未按比例繪制，重點在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺 寸。圖1是現(xiàn)有一種CMOS器件(反相器)的結構示意圖；圖2是本發(fā)明所述單極CMOS器件的剖面結構圖；圖3是本發(fā)明所述單極CMOS器件的邏輯等效電路；圖4至圖13為本發(fā)明所述單極CMOS器件制造方法的工藝剖面圖。
具體實施例方式現(xiàn)有的CMOS器件中，PM0S晶體管以及NM0S晶體管由于分別使用空穴以及電子作為主要載流子，而在同種半導體材料中，空穴與電子的載流子遷移率具有較大差距，因此載 流子遷移率較慢的PMOS晶體管直接影響了 CMOS器件的響應速度。本發(fā)明所述的單極CMOS器件的原理，即使用NMOS晶體管代替PMOS晶體管的作 用，將兩個NMOS晶體管串聯(lián)互補，實現(xiàn)同等的邏輯功能的同時，提高器件在邏輯轉換時的 響應速度。本發(fā)明提供的一種單極CMOS器件如圖2所示，基本包括絕緣體上硅10，所述絕緣體上硅包括底層硅100、依次位于底層硅100上的埋氧層 101和頂層硅102 ；位于頂層硅102內串聯(lián)的第一場效應晶體管m以及第二場效應晶體管N2 ；所述 第一場效應晶體管m的源極11、漏極12以及第二場效應晶體管N2的源極21、漏極22摻 雜類型均為N型；所述第一場效應晶體管m的溝道區(qū)15以及第二場效應晶體管N2的溝道 區(qū)25的摻雜類型均為P型；所述第二場效應晶體管N2的源極21以及漏極22形成于頂層硅102內、埋氧層 101的表面，其中漏極22與柵極23底部留有間隙；所述第二場效應晶體管N2還具有背柵24，所述背柵24形成于埋氧層101的底部、 底層硅100內與溝道區(qū)25的相對應一側。作為可選方案的，第一場效應晶體管m的源極11、漏極12以及第二場效應晶體管 N2的源極21均形成有與相應的柵極13或柵極23底部重疊的N型低摻雜注入區(qū)(NLDD) 14 ； 所述第二場效應晶體管N2的柵極23具有雙層側壁；所述第一場效應晶體管m的漏極12 與第二場效應晶體管N2的源極21連接，在圖2中漏極12與源極21通過互連線電連接。作為優(yōu)選方案，所述第一場效應晶體管m的漏極12與第二場效應晶體管的源極 21還可以為同一層。下面對本發(fā)明所述的單極CMOS器件的工作原理做介紹。假設所述第一場效應晶體管m的閾值電壓為Vn ；第二場效應晶體管N2的閾值電 壓為Vt2，由于第一場效應晶體管m以及第二場效應晶體管m均為NMOS晶體管，故Vn以 及Vt2為正。將第一場效應晶體管m的柵極13以及第二場效應晶體管N2的柵極23相連接， 作為單極CMOS器件的輸入端Vin ；將第一場效應晶體管m的漏極12以及第二場效應晶體 管N2的源極21相連接，作為單極CMOS器件的輸出端Vout ；將第一場效應晶體管m的源 極11接地，第二場效應晶體管N2的漏極22接正向電源Vdd，背柵24接正向固定電壓VT2。由于第二場效應晶體管N2中，漏極22與柵極23底部留有間隙，因此正常情況下 在柵極23上外加正偏電壓并不能直接在源極21以及漏極22之間、柵極23底部形成導電 的溝道，柵極23上的正偏電壓只能使得溝道區(qū)25頂部發(fā)生反型，聚集負電荷(電子)。此外源極21以及漏極22形成于頂層硅102內、埋氧層101的表面，即源極21、漏 極22以及兩者之間的溝道區(qū)25均與埋氧層101相接觸，且背柵24與溝道區(qū)25相對應，埋 氧層101相當于起到柵介質層的作用。只需在背柵24上外加足夠的正偏電壓，使得溝道區(qū) 25的底部靠近埋氧層101處反型，在源極21以及漏極22之間將形成導電溝道，從而開啟第 二場效應晶體管N2。故第二場效應晶體管N2應當?shù)刃橐粋€倒置的NMOS晶體管，背柵24 為控制柵，溝道區(qū)25的頂部相當于襯底。
本發(fā)明所述的單極CMOS器件的等效電路圖如圖3所示。結合圖2以及圖3所示，當輸入端Vin接入高電平(邏輯輸入1)，即使得Vin > vT1 > ο時，首先第一場效應晶體管m開啟，電子從第一場效應晶體管m的源極Ii流向漏 極12，同時，與第一場效應晶體管m的漏極12相連接的第二場效應晶體管N2的源極21 將聚集電子，并通過N型淺摻雜注入區(qū)14，影響溝道區(qū)25頂部的電勢位；而第二場效應晶 體管N2中柵極23上也輸入了高電平，使得溝道區(qū)25的頂部反型，溝道區(qū)25頂部也聚集電 子；在上述兩方面作用下，溝道區(qū)25頂部的電勢位被拉低趨于負值，根據(jù)襯底偏置效應的 原理，所述第二場效應晶體管N2的閾值電壓將提高，而背柵24的電壓為原閾值電壓Vt2，第 二場效應晶體管N2被關閉。輸出端Vout輸出低電平(邏輯輸出0)；當輸入端Vin接入低電平(邏輯輸入0)，使得Vin < 0時，首先第一場效應晶體管 Nl關閉，第二場效應晶體管N2中柵極23為低電平，溝道區(qū)25頂部及其附近聚集的電子消 失，電勢位恢復使得襯底偏置效應消除，閾值電壓也復位為Vt2，第二場效應晶體管N2被開 啟。輸出端Vout輸出高電平Vdd(邏輯輸出1)。從上述過程可知，本發(fā)明所述的單極CMOS器件，同樣能夠實現(xiàn)現(xiàn)有的CMOS反相器 的邏輯功能；并通過使用兩個NMOS晶體管，以電子為主要載流子，大大提高了響應速度?；谏鲜龅膯螛OCMOS器件的結構，本發(fā)明還提供了一種單極CMOS器件的制造方 法，基本步驟包括Si、提供絕緣體上硅，所述絕緣體上硅包括底層硅、依次位于底層硅上的埋氧層和 頂層硅，且所述埋氧層底部、底層硅內的預定區(qū)域形成有N型摻雜的背柵；S2、在頂層硅內進行等離子摻雜形成P型阱區(qū)，且所述P型阱區(qū)深度等于頂層硅厚 度，并覆蓋背柵所在位置；S3、在P型阱區(qū)的表面依次沉積柵介質層以及柵電極，并刻蝕形成第一柵極以及 第二柵極，所述第二柵極與背柵對準；S4、在第一柵極兩側以及第二柵極朝向第一柵極一側的P型阱區(qū)內形成N型低摻 雜注入區(qū)NLDD ；S5、在第二柵極的側面形成第一側壁；然后在第一柵極的側面以及第一側壁外側 形成第二側壁；S6、在第一柵極兩側以及第二柵極兩側的P型阱區(qū)內離子注入，形成N型注入區(qū)， 所述N型注入區(qū)作為單極CMOS器件的源極或漏極；具體可以為采用非對稱性離子注入，離 子注入方向與P型阱區(qū)表面形成夾角，并在離子注入過程中旋轉半導體晶圓。下面結合圖4至圖13所示的工藝剖面圖，對本發(fā)明所述單極CMOS器件的制造工 藝的具體實施例做進一步介紹。如圖4所示，形成底層硅100，在底層硅100的預定區(qū)域內形成有N型摻雜的背柵 24。如圖5所示，在底層硅100上依次形成埋氧層101以及頂層硅102，所述底層硅 100、埋氧層101以及頂層硅102形成絕緣體上硅10。所述底層硅100以及頂層硅102的材料可以為單晶硅或多晶硅，所述埋氧層101 的材料可以為氧化硅，上述三層可以通過化學氣相沉積CVD形成。如圖6所示，在頂層硅102的預定區(qū)域內形成P型阱區(qū)201，所述P型阱區(qū)201可以通過離子注入形成，控制離子注入的能量，使得P型阱區(qū)201的深度等于頂層硅102的厚 度，并覆蓋背柵24所在位置。如圖7所示，在P型阱區(qū)201的表面依次形成柵介質層202以及柵電極203，所述 柵介質層202材質可以為氧化硅，所述柵電極203材質可以為多晶硅，上述兩層可以通過化 學氣相沉積CVD形成。如圖8所示，使用掩膜刻蝕所述柵介質層202以及柵電極203，在預定區(qū)域形成第 一柵極13以及第二柵極23，其中第二柵極23與埋氧層101底部的背柵24對準。如圖9所示，使用掩膜遮擋住第二柵極23及其兩側區(qū)域，在第一柵極13的兩側P 型阱區(qū)201上以及第二柵極23朝向第一柵極13的一側P型阱區(qū)201上形成N型輕摻雜注 入區(qū)(NLDD) 204 ；在本實施例中，所述第一柵極13以及第二柵極23之間P型阱區(qū)201上的 N型輕摻雜注入區(qū)可以是相連的；所述N型輕摻雜注入區(qū)204可以通過反向離子注入形成， 所述反向離子注入的能量以及劑量決定了 N型輕摻雜注入區(qū)204的深度以及濃度，具體的 工藝參數(shù)根據(jù)需要進行設定。如圖10所示，在第一柵極13、第二柵極23以及P型阱區(qū)201的表面形成間隔層 205，所述間隔層205可以是氮化硅或氧化硅，可以通過化學氣相沉積形成。然后刻蝕掉第 一柵極13及其兩側P型阱區(qū)201表面的間隔層205，保留第二柵極23及其兩側的部分。如圖11所示，在第二柵極23的兩側形成第一側壁206，所述第一側壁206可以是 通過對間隔層205進行RIE等離子刻蝕形成的，且在RIE等離子刻蝕過程中需要用掩膜保 護第一柵極13及其兩側P型阱區(qū)201不受刻蝕影響。如圖12所示，在第一柵極13的兩側，第一側壁206的外側形成第二側壁207。所 述第二側壁207可以是氮化硅或者氧化硅，形成方法可以與第一側壁206類似。使得所述 第二柵極23形成有兩層側壁。如圖13所示，在第一柵極13兩側以及第二柵極23兩側的P型阱區(qū)201內離子注 入，形成N型注入區(qū)210、N型注入區(qū)208以及N型注入區(qū)209，作為單極CMOS器件的源極 或者漏極。其中第一柵極13及其兩側的N型注入區(qū)構成了第一場效應晶體管，第二柵極23 及其兩側的N型注入區(qū)構成了第二場效應晶體管，其中N型注入區(qū)210作為第一場效應晶 體管的源極，N型注入區(qū)209作為第二場效應晶體管的漏極，而N型注入區(qū)208既是第一場 效應晶體管的漏極，也作為第二場效應晶體管的源極。由于第二柵極23的側壁有兩層較第一柵極13的側壁更厚，且第二柵極23底部的 漏極一側未形成N型淺摻雜注入區(qū)NLDD，因此第二柵極23的底部與漏極存在間隙。另外，N型注入區(qū)210與N型注入區(qū)208之間以及N型注入區(qū)208與N型注入區(qū) 209之間的P型阱區(qū)分別成為第一場效應晶體管以及第二場效應晶體管的溝道區(qū)。本實施例中，所述離子注入形成源極、漏極可以采用非對稱性離子注入，離子注入 方向與P型阱區(qū)表面形成夾角，并在離子注入過程中旋轉半導體晶圓；所述離子注入與P型 阱區(qū)表面形成夾角范圍為20度 45度。且在第二柵極23兩側的P型阱區(qū)201進行離子 注入時，注入深度不小于頂層硅102厚度，使得第二柵極23兩側形成的N型注入區(qū)209以 及N型注入區(qū)208，即第二場效應晶體管的源、漏極與埋氧層101相連。除上述通過一次離子注入，形成單極CMOS器件的源、漏極的方法外，還可以使用
7掩膜采用不同的離子注入參數(shù)，分步在第一柵極13以及第二柵極23兩側的P型阱區(qū)201 上形成源極、漏極，然后將第一場效應晶體管的漏區(qū)與第二場效應晶體管的源區(qū)連接。此處 僅為可選實施例，本領域技術人員應當容易推知具體的工藝步驟，此處不再贅述。在完成上述工藝后，還包括在單極CMOS器件的表面形成絕緣隔離，并引出有源區(qū) 的互連線的步驟。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權利要求所限定的范圍為準。
權利要求
一種單極CMOS器件，其特征在于，包括絕緣體上硅，所述絕緣體上硅包括底層硅、依次位于底層硅上的埋氧層和頂層硅；位于頂層硅內串聯(lián)的第一場效應晶體管以及第二場效應晶體管，且溝道區(qū)的摻雜類型均為P型，源極以及漏極的摻雜類型均為N型；所述第二場效應晶體管的源極以及漏極形成于頂層硅內、埋氧層表面，其中漏極與柵極底部留有間隙；所述第二場效應晶體管還具有背柵，所述背柵形成于埋氧層底部、底層硅內與溝道區(qū)的相對應一側。
2.如權利要求1所述的單極CMOS器件，其特征在于，所述第一場效應晶體管的源極、漏 極形成有與柵極底部重疊的N型低摻雜注入區(qū)；所述第二場效應晶體管的源極形成有與柵 極底部重疊的N型低摻雜注入區(qū)。
3.如權利要求1所述的單極CMOS器件，其特征在于，所述第二場效應晶體管的柵極具 有雙層側壁。
4.如權利要求1所述的單極CMOS器件，其特征在于，所述第一場效應晶體管的漏極與 第二場效應晶體管的源極連接。
5.如權利要求4所述的單極CMOS器件，其特征在于，所述第一場效應晶體管的漏極與 第二場效應晶體管的源極為同一層。
6.一種單極CMOS器件的制造方法，其特征在于，包括提供絕緣體上硅，所述絕緣體上硅包括底層硅、依次位于底層硅上的埋氧層和頂層硅， 且所述埋氧層底部、底層硅內的預定區(qū)域形成有N型摻雜的背柵；在頂層硅內進行等離子摻雜形成P型阱區(qū)，且所述P型阱區(qū)深度等于頂層硅厚度，并覆 蓋背柵所在位置；在P型阱區(qū)的表面依次沉積柵介質層以及柵電極，并刻蝕形成第一柵極以及第二柵 極，所述第二柵極與背柵對準；在第一柵極兩側以及第二柵極朝向第一柵極一側的P型阱區(qū)上形成N型低摻雜注入區(qū)；在第二柵極的側面形成第一側壁；在第一柵極的側面以及第一側壁外側形成第二側壁；在第一柵極兩側以及第二柵極兩側的P型阱區(qū)內離子注入，形成N型注入區(qū)。
7.如權利要求6所述的單極CMOS器件的制造方法，其特征在于，所述在第一柵極以及 第二柵極兩側的P型阱區(qū)內形成N型注入區(qū)，具體為采用非對稱性離子注入，離子注入方向 與P型阱區(qū)表面形成夾角，并在離子注入過程中旋轉半導體晶圓。
8.如權利要求7所述的單極CMOS器件的制造方法，其特征在于，所述離子注入與P型 阱區(qū)表面形成夾角范圍為20度 45度。
9.如權利要求6所述的單極CMOS器件的制造方法，其特征在于，在第二柵極兩側的P 型阱區(qū)進行離子注入時，注入深度不小于頂層硅厚度，使得第二柵極兩側形成的N型注入 區(qū)與埋氧層相連。
10.如權利要求9所述的單極CMOS器件的制造方法，其特征在于，在第一柵極以及第二 柵極之間的P型阱區(qū)內形成連續(xù)的N型注入區(qū)。
全文摘要
一種單極CMOS器件及其制造方法，所述單極CMOS器件包括絕緣體上硅，所述絕緣體上硅包括底層硅、依次位于底層硅上的埋氧層和頂層硅；位于頂層硅內串聯(lián)的第一場效應晶體管以及第二場效應晶體管，且溝道區(qū)的摻雜類型均為P型，源極以及漏極的摻雜類型均為N型；所述第二場效應晶體管的源極以及漏極形成于頂層硅內、埋氧層表面，其中漏極與柵極底部留有間隙；所述第二場效應晶體管還具有背柵，所述背柵形成于埋氧層底部、底層硅內與溝道區(qū)的相對應一側。本發(fā)明所述的單極CMOS器件，使用NMOS晶體管代替PMOS晶體管的作用，將兩個NMOS晶體管串聯(lián)互補，實現(xiàn)同等的邏輯功能的同時，提高器件在邏輯轉換時的響應速度。
文檔編號H01L21/84GK101958327SQ20091005495
公開日2011年1月26日 申請日期2009年7月16日 優(yōu)先權日2009年7月16日
發(fā)明者吳漢明, 季明華, 肖德元 申請人:中芯國際集成電路制造(上海)有限公司