專利名稱：Cmos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體CMOS工藝，尤其涉及一種CMOS器件及其制造方法。
背景技術(shù)：
互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS Complementary Metal Oxide Semiconductor) 器件是現(xiàn)代半導(dǎo)體集成電路技術(shù)的基礎(chǔ)，組成數(shù)字集成電路的最基本單元。CMOS器件是 NMOS晶體管和PMOS晶體管的一種有機(jī)組合，構(gòu)成邏輯器件，其優(yōu)點(diǎn)在于僅有邏輯狀態(tài)轉(zhuǎn)換 時，才會產(chǎn)生大電流，而在穩(wěn)定的邏輯狀態(tài)下，只有極小的電流通過，因此能夠大幅減小邏 輯電路的功耗。如圖1所示，為現(xiàn)有一種典型的CMOS器件(反相器)的結(jié)構(gòu)，包括串聯(lián)的NMOS晶 體管Ml以及PMOS晶體管M2，一端接地，另一端接電源Vdd。NMOS晶體管Ml與PMOS晶體管 中M2的柵極相連作為輸入端Vin，源漏相連作為輸出端Vout，所述NMOS晶體管Ml與PMOS 晶體管M2具有相反的閾值電壓，當(dāng)輸入端Vin輸入低電平時，PMOS晶體管M2導(dǎo)通，NMOS晶 體管Ml截止，輸出電壓Vout接近Vdd，視為輸出高電平；當(dāng)輸入端Vin輸入高電平時，NMOS 晶體管Ml導(dǎo)通，PMOS晶體管M2截止，輸出電壓Vout接近于地即0V，視為輸出低電平。眾所周知，在室溫下硅中空穴與電子的載流子遷移率差別較大。因此使用空穴作 為主要載流子的PMOS晶體管中載流子遷移的速度總是要遠(yuǎn)低于NMOS晶體管，PMOS晶體管 成為影響CMOS器件響應(yīng)速度的最重要因素，而如何提高CMOS器件中的載流子遷移率成為 急需解決的問題。IBM在2003年的國際半導(dǎo)體電子器件研討會(International Electron Devices Meeting)提出了一種采用混合襯底提高CMOS器件響應(yīng)速度的方法，如圖2所示，在CMOS器 件中NMOS晶體管Ml形成于絕緣體上硅10的頂層硅3上，其中頂層硅3為<100>晶向，而 PMOS晶體管M2則直接形成于<110>晶向的底層硅1上，NMOS晶體管Ml和PMOS晶體管M2 之間形成有隔離氧化層4。在<100>晶向的硅材料中，電子的載流子遷移率最大，而在<110> 晶向的硅材料中，空穴的載流子遷移率最大。因此采用混合的襯底，使得CMOS器件中NMOS 晶體管Ml和PMOS晶體管M2分別在不同晶向的襯底硅中形成導(dǎo)電溝道，增大各自載流子的 遷移率，能夠有效地提高CMOS器件的性能。然而該技術(shù)存在如下問題NM0S晶體管的底部 形成有埋氧層2，能夠有效的消除襯底漏電流，而PMOS由于直接形成于底層硅1表面，其底 部漏電流將非常嚴(yán)重，而影響CMOS的性能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種CMOS器件及其制造方法，與現(xiàn)有的CMOS工藝相兼 容，具有較高的載流子遷移率，從而獲得較快的響應(yīng)速度。為解決上述問題，本發(fā)明提供了一種CMOS器件，包括硅基底，依次位于硅基底上的第一埋氧層、第一頂層硅以及第二埋氧層、第二頂層 娃；
所述第一頂層硅與第二頂層硅的晶向不相同；以第一頂層硅為基底形成的第一場效應(yīng)晶體管；以第二頂層硅為基底形成并與第一場效應(yīng)晶體管對準(zhǔn)的第二場效應(yīng)晶體管；所述 第一場效應(yīng)晶體管與第二場效應(yīng)晶體管的導(dǎo)電類型不同，且相互串聯(lián)。作為可選方案，所述第一場效應(yīng)晶體管包括位于第一頂層硅內(nèi)相互隔離的第一源 極、第一漏極，以及連接第一源極、第一漏極的第一溝道體，所述第一溝道體表面形成有第 一柵介質(zhì)層，第一柵介質(zhì)層表面形成有柵電極；第二場效應(yīng)晶體管包括位于第二頂層硅內(nèi) 相互隔離的第二源極、第二漏極，以及連接第二源極、第二漏極的第二溝道體，所述第二溝 道體表面形成有第二柵介質(zhì)層，第二柵介質(zhì)層表面形成有柵電極；其中第一溝道體以及第 二溝道體均為圓柱形。作為可選方案，所述第一場效應(yīng)晶體管與第二場效應(yīng)晶體管共柵電極，柵電極形 成并包覆第一柵介質(zhì)層以及第二柵介質(zhì)層的表面；柵電極的側(cè)面還形成有絕緣側(cè)壁。作為可選方案，所述第一頂層硅為<100>晶向，第一場效應(yīng)晶體管為NMOS晶體管； 所述第二頂層硅為<110>晶向，第二場效應(yīng)晶體管為PMOS晶體管。作為另一個可選方案，所 述第一頂層硅為<110>晶向，第一場效應(yīng)晶體管為PMOS晶體管；所述第二頂層硅為<100> 晶向，第二場效應(yīng)晶體管為NMOS晶體管。本發(fā)明還提供了一種CMOS器件的制造方法，包括提供硅基底，在硅基底上依次形成第一埋氧層、第一頂層硅以及第二埋氧層、第二 頂層硅；所述第一頂層硅與第二頂層硅的晶向不同，摻雜類型相反；以第一頂層硅為基底，形成第一場效應(yīng)晶體管，以第二頂層硅為基底，形成第二場 效應(yīng)晶體管；所述第二場效應(yīng)晶體管與第一場效應(yīng)晶體管對準(zhǔn)，且導(dǎo)電類型不同；進(jìn)行后端硅化絕緣工藝，引出有源區(qū)的互連線。作為可選方案，其中所述形成第一場效應(yīng)晶體管以及第二場效應(yīng)晶體管，具體包 括
依次刻蝕預(yù)定區(qū)域以外的第二頂層硅、第二埋氧層以及第一頂層硅、第一埋氧層， 直至從側(cè)面露出預(yù)定區(qū)域上第一頂層硅底部的第一埋氧層；側(cè)向刻蝕所述預(yù)定區(qū)域上的第一埋氧層以及第二埋氧層，使得第一頂層硅以及第 二頂層硅上分別形成懸空的第一溝道體以及第二溝道體，且所述第一溝道體與第二溝道體 對準(zhǔn)；將所述第一溝道體以及第二溝道體圓柱化；在第一溝道體以及第二溝道體表面分別形成第一柵介質(zhì)層、第二柵介質(zhì)層；在第一柵介質(zhì)層、第二柵介質(zhì)層的表面形成柵電極；在第一溝道體兩側(cè)的第一頂層硅內(nèi)形成第一源極以及第一漏極，在第二溝道體兩 側(cè)的第二頂層硅內(nèi)形成第二源極以及第二漏極。作為可選方案，所述第一頂層硅為<100>晶向，摻雜類型為P型，第二頂層硅為 <110>晶向，摻雜類型為N型；作為另一個可選方案，所述第一頂層硅為<110>晶向，摻雜類 型為N型，第二頂層硅為<100>晶向，摻雜類型為P型。
作為可選方案，所述將第一溝道體以及第二溝道體圓柱化，具體包括對第一溝道體以及第二溝道體進(jìn)行高溫?zé)嵫趸粚Φ谝粶系荔w以及第二溝道體進(jìn)行快速退火。作為優(yōu)選方案，所述高溫?zé)嵫趸臏囟葹?00 1200攝氏度，時間為30 120分鐘。作為可選方案，所述第一柵介質(zhì)層以及第二柵介質(zhì)層可以為氧化硅或高介電常數(shù) 材料，采用熱氧化、化學(xué)氣相沉積CVD或原子沉積ALD形成；所述柵電極為多晶硅或金屬柵 電極，采用化學(xué)氣相沉積CVD或原子沉積ALD形成。作為可選方案，所述形成第一源極、第一漏極以及形成第二源極、第二漏極，具體 包括在第一溝道體兩側(cè)的第一頂層硅內(nèi)以及第二溝道體兩側(cè)的第二頂層硅內(nèi)，分別進(jìn) 行反向離子注入形成淺摻雜注入?yún)^(qū)；在柵電極的側(cè)面形成絕緣側(cè)壁；在第一溝道體兩側(cè)的淺摻雜注入?yún)^(qū)以及第二溝道體兩側(cè)的淺摻雜注入?yún)^(qū)內(nèi)分別 進(jìn)行深摻雜，形成所述第一源極、第一漏極以及第二源極、第二漏極。作為可選方案，在引出有源區(qū)的互連線前，刻蝕所述第二源極、第二漏極以及第二 埋氧層，露出第一源極以及第一漏極的頂部。本發(fā)明所提供的CMOS器件中，NMOS晶體管以及PMOS晶體管形成導(dǎo)電溝道的基底 晶向分別為<100>以及<110>，有利于提高各自載流子的遷移率，進(jìn)一步提高CMOS器件的響 應(yīng)速度，且通過將晶體管堆疊輔以多層埋氧層對各晶體管基底絕緣，解決襯底漏電流問題。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附圖 并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺 寸。圖1為現(xiàn)有的CMOS器件(反相器)的電路示意圖；圖2為現(xiàn)有的一種復(fù)合襯底CMOS器件的剖面結(jié)構(gòu)圖；圖3為本發(fā)明所述CMOS器件的剖面結(jié)構(gòu)圖；圖4為本發(fā)明所述CMOS器件沿圖3中A_A’截面的剖面示意圖；圖5為本發(fā)明所述CMOS器件的等效電路示意圖；圖6a以及圖6b為本發(fā)明所述CMOS器件的制造方法流程圖；圖7至圖20為本發(fā)明所述CMOS器件制造方法具體實(shí)施例的剖面示意圖。圖9a、圖10a、圖11a、圖12a、圖13a、圖14a以及圖15a分別為圖9、圖10、圖11、 圖12、圖13、圖14以及圖15中沿圖9所示B-B’截面的剖面示意圖。
具體實(shí)施例方式現(xiàn)有的復(fù)合襯底CMOS器件，由于總有一個晶體管直接形成于硅基底上，而容易產(chǎn) 生襯底的漏電流，本發(fā)明所述的CMOS器件通過將晶體管在絕緣體上硅上堆疊，并應(yīng)用不同晶向以及層次的頂層硅作為各自晶體管形成導(dǎo)電溝道的基底，輔以多層埋氧層對基底絕 緣，解決上述漏電流問題。如圖3所示，為本發(fā)明所述CMOS器件的剖面結(jié)構(gòu)圖，圖4為沿圖3中A_A’截面的 剖面示意圖，結(jié)合圖3以及圖4，本發(fā)明所述CMOS器件具體包括硅基底100，依次位于硅基底上的第一埋氧層101、第一頂層硅102以及第二埋氧 層201、第二頂層硅202 ；其中，第一頂層硅102與第二頂層硅202的晶向不相同，可根據(jù)具體需要進(jìn)行選 擇，通常選用<100>晶向以利于電子的遷移或者選用<110>晶向以利于空穴的遷移；形成于第一頂層硅102上的第一場效應(yīng)晶體管m ；形成于第二頂層硅202上并與 第一場效應(yīng)晶體管W對準(zhǔn)的第二場效應(yīng)晶體管N2 ；其中，第一場效應(yīng)晶體管m與第二場效應(yīng)晶體管N2相互串聯(lián)，且根據(jù)第一頂層硅 102以及第二頂層硅202的晶向，第一場效應(yīng)晶體管m與第二場效應(yīng)晶體管N2的導(dǎo)電類型 與之相對應(yīng)以提高相應(yīng)載流子的遷移率；當(dāng)頂層硅為<100>晶向時，該頂層硅上的場效應(yīng) 晶體管為NM0S，當(dāng)頂層硅為<110>晶向時，則該頂層硅上的場效應(yīng)晶體管為PM0S。所述第一場效應(yīng)晶體管m包括位于第一頂層硅102內(nèi)相互隔離的第一源極11、第 一漏極12，以及連接第一源極11、第一漏極12的第一溝道體13 ；第二場效應(yīng)晶體管N2包 括位于第二頂層硅202內(nèi)相互隔離的第二源極21、第二漏極22，以及連接第二源極21、第二 漏極22的第二溝道體23 ；所述第一溝道體13以及第二溝道體23均為圓柱形。在第一溝道體13以及第二溝道體23的表面分別形成有第一柵介質(zhì)層14、第二柵 介質(zhì)層24 ；所述第一場效應(yīng)晶體管m與第二場效應(yīng)晶體管N2共用柵電極5。參照圖4所 示，所述柵電極5形成并包覆第一柵介質(zhì)層14以及第二柵介質(zhì)層24的表面；柵電極5的側(cè) 面還形成有絕緣側(cè)壁6，由于剖面視角限制，圖3中僅示出絕緣側(cè)壁6的部分，所述絕緣側(cè)壁 6還應(yīng)當(dāng)形成于柵電極5的整個外側(cè)面。下面對本發(fā)明所述CMOS器件的工作原理作進(jìn)一步介紹。為便于說明，假設(shè)圖3以及圖4中，所述第一頂層硅102為<100>晶向，第一場效 應(yīng)晶體管m為NMOS晶體管；所述第二頂層硅202為<110>晶向，第二場效應(yīng)晶體管N2為 PMOS晶體管；兩個場效應(yīng)晶體管具有相反的閾值電壓?，F(xiàn)將第一源極11接地，第二源極21接正向電壓Vdd，第一漏極12與第二漏極22 連接作為輸出端Vout，柵電極5連接輸入端Vin，則本發(fā)明所述CMOS器件的等效電路圖如 圖5所示。當(dāng)輸入端Vin向柵電極5輸入低電平時(所述低電平負(fù)向超過第二場效應(yīng)晶體管 N2的閾值電壓)，第二場效應(yīng)晶體管N2導(dǎo)通，第一場效應(yīng)晶體管附截止，輸出電壓Vout等 于正向電壓Vdd，視為輸出高電平；當(dāng)輸入端Vin向柵電極5輸入高電平時(所述高電平正 向超過第一場效應(yīng)晶體管m的閾值電壓))，第一場效應(yīng)晶體管m導(dǎo)通，第二場效應(yīng)晶體管 N2截止，輸出電壓Vout等于地即0V，視為輸出低電平。從上述分析可知，本發(fā)明所述的CMOS器件，同樣能夠?qū)崿F(xiàn)現(xiàn)有的CMOS反相器的邏 輯功能；第一頂層硅102以及第二頂層硅202使用不同晶向，對應(yīng)相應(yīng)場效應(yīng)晶體管的導(dǎo)電 類型，提高晶體管的載流子遷移速率；另一方面在第一頂層硅102以及第二頂層硅202的底 部分別形成有第一埋氧層101以及第二埋氧層201，作為相應(yīng)場效應(yīng)晶體管的絕緣基底，避免了漏電流問題；進(jìn)一步地將第一場效應(yīng)晶體管W與第二場效應(yīng)晶體管N2共用柵電極5， 并包覆各自溝道體，簡化堆疊結(jié)構(gòu)，易于生產(chǎn)實(shí)現(xiàn)?；谏鲜龅腃MOS器件結(jié)構(gòu)，本發(fā)明還提供一種CMOS器件的制造方法，如圖6a所 示，所述制造方法基本流程包括Si、提供硅基底，在硅基底上依次形成第一埋氧層、第一頂層硅以及第二埋氧層、 第二頂層硅，所述第一頂層硅與第二頂層硅的晶向不同，摻雜類型相反；作為可選方案，所述第一頂層硅為<100>晶向，摻雜類型為P型，第二頂層硅為 <110>晶向，摻雜類型為N型；作為另一個可選方案，所述第一頂層硅為<110>晶向，摻雜類 型為N型，第二頂層硅為<100>晶向，摻雜類型為P型。S2、以第一頂層硅為基底，形成第一場效應(yīng)晶體管，以第二頂層硅為基底，形成第 二場效應(yīng)晶體管；所述第二場效應(yīng)晶體管與第一場效應(yīng)晶體管對準(zhǔn)，且導(dǎo)電類型不同。S3、進(jìn)行后端硅化絕緣工藝，引出有源區(qū)的互連線。如圖6b所示，S2步驟中所述形成第一場效應(yīng)晶體管以及第二場效應(yīng)晶體管，具體 包括S21、依次刻蝕預(yù)定區(qū)域以外的第二頂層硅、第二埋氧層以及第一頂層硅、第一埋 氧層，直至從側(cè)面露出預(yù)定區(qū)域上第一頂層硅底部的第一埋氧層。S22、側(cè)向刻蝕所述預(yù)定區(qū)域上的第一埋氧層以及第二埋氧層，使得第一頂層硅以 及第二頂層硅上分別形成懸空的第一溝道體以及第二溝道體，且所述第一溝道體與第二溝 道體對準(zhǔn)。作為可選方案，所述側(cè)向刻蝕可以用掩膜遮擋保護(hù)其他區(qū)域，采用選擇性濕法刻 蝕部分第一埋氧層以及第二埋氧層，由于側(cè)向的第一埋氧層以及第二埋氧層厚度最薄，所 以能在側(cè)向較快地形成兩個上下對準(zhǔn)的穿孔，所述穿孔上方被懸空的第一頂層硅以及第二 頂層硅部分，分別作為第一溝道體以及第二溝道體。優(yōu)選的，第一溝道體與第二溝道體之間 的第二埋氧層被完全刻蝕去除。S23、將所述第一溝道體以及第二溝道體圓柱化；具體包括對第一溝道體以及第二溝道體進(jìn)行高溫?zé)嵫趸粚Φ谝粶系荔w以及第二溝道體進(jìn)行快速退火。S24、在第一溝道體以及第二溝道體表面分別形成第一柵介質(zhì)層、第二柵介質(zhì)層；S25、在第一柵介質(zhì)層、第二柵介質(zhì)層的表面形成柵電極；作為優(yōu)選方案，所述柵電極還填充前述側(cè)向刻蝕時，在第一溝道體、第二溝道體以 及第一埋氧層之間形成的穿孔的剩余空間。S26、在第一溝道體兩側(cè)的第一頂層硅內(nèi)形成第一源極以及第一漏極，在第二溝道 體兩側(cè)的第二頂層硅內(nèi)形成第二源極以及第二漏極；具體包括在第一溝道體兩側(cè)的第一頂層硅內(nèi)以及第二溝道體兩側(cè)的第二頂層硅內(nèi)，分別進(jìn) 行反向離子注入形成淺摻雜注入?yún)^(qū)；在柵電極的側(cè)面形成絕緣側(cè)壁；在第一溝道體兩側(cè)的淺摻雜注入?yún)^(qū)以及第二溝道體兩側(cè)的淺摻雜注入?yún)^(qū)內(nèi)分別 進(jìn)行深摻雜，形成所述第一源極、第一漏極以及第二源極、第二漏極。此外在所述S3步驟中引出有源區(qū)的互連線前，可以先刻蝕所述第二源極、第二漏
8極以及第二埋氧層，露出第一源極以及第一漏極的頂部，以便形成垂直的接觸孔，制作互連 線。下面結(jié)合圖7至圖21的剖面示意圖，對本發(fā)明所述CMOS器件制造方法的一個具 體實(shí)施例作介紹。首先如圖7所示，提供硅基底100，在硅基底100上依次形成第一埋氧層101以及 第一頂層硅102。所述第一埋氧層101的材料可以為氧化硅，通過化學(xué)氣相沉積CVD形成， 厚度范圍為10 200nm ；所述第一頂層硅102的材料可以為單晶硅，晶向可以為<100>或 者<110>，可以通過化學(xué)氣相沉積CVD形成，厚度范圍為IO-IOOnm ；然后對第一頂層硅102 進(jìn)行等離子摻雜，摻雜類型根據(jù)晶向進(jìn)行選擇，若第一頂層硅102晶向?yàn)?lt;100>則摻雜類型 為P型，若晶向?yàn)?lt;110>則摻雜類型為N型。在本實(shí)施例中，所述第一頂層硅102的晶向?yàn)?<100>，摻雜類型為P型。如圖8所示，在第一頂層硅102的表面依次形成第二埋氧層201以及第二頂層硅 202。所述第二埋氧層201的材料可以為氧化硅，通過化學(xué)氣相沉積CVD形成，厚度范圍為 10 200nm ；所述第二頂層硅202的材料可以為單晶硅，晶向可以為<100>或者<110>，但 與第一頂層硅102不相同，可以通過化學(xué)氣相沉積CVD形成，厚度范圍為IO-IOOnm ；然后對 第二頂層硅202進(jìn)行等離子摻雜，摻雜類型與第一頂層硅102相反。本實(shí)施例中，所述第二 頂層硅202的晶向?yàn)?lt;110>，摻雜類型為N型。如圖9以及圖9a所示，預(yù)先確定形成CMOS器件的區(qū)域，依次刻蝕預(yù)定區(qū)域以外的 第二頂層硅202、第二埋氧層201以及第一頂層硅102、第一埋氧層101，直至從側(cè)面露出預(yù) 定區(qū)域上第一頂層硅102底部的第一埋氧層101。其中圖9a為沿圖9中B_B’截面的剖面示意圖，后述內(nèi)容中標(biāo)號帶有a后綴的附 圖均以此截面為剖面示意圖，特此說明。如圖10以及圖IOa所示，側(cè)向刻蝕所述第一埋氧層101以及第二埋氧層201，使得 第一頂層硅102以及第二頂層硅202上均形成懸空的部分，分別作為第一溝道體13以及第 二溝道體23，且所述第一溝道體13與第二溝道體23對準(zhǔn)。所述側(cè)向刻蝕采用選擇性濕法刻蝕，可以用掩膜遮擋保護(hù)其他區(qū)域，從圖9a可 知，所述第一埋氧層101以及第二埋氧層201在側(cè)向的厚度最薄，所以能在較快地形成穿 孔，而其他部分的埋氧層并不會受到很大的影響。本實(shí)施例中，第一埋氧層101以及第二埋 氧層201材質(zhì)為氧化硅，故采用氫氟酸進(jìn)行刻蝕。所述穿孔上方被懸空的第一頂層硅102以 及第二頂層硅202部分，分別作為第一溝道體13以及第二溝道體23。其中第一溝道體13 與第二溝道體23之間的第二埋氧層201被完全刻蝕去除。如圖11以及圖Ila所示，先對第一溝道體13以及第二溝道體23進(jìn)行高溫?zé)嵫趸?然后對第一溝道體13以及第二溝道體23進(jìn)行快速退火，本實(shí)施例中，所述高溫?zé)嵫趸臏?度為900 1200攝氏度，時間為30 120分鐘。退火結(jié)束后，第一溝道體13以及第二溝 道體23將變成圓柱形，且表面附有一層氧化膜(圖中未標(biāo)記)。如圖12以及圖12a所示，去除第一溝道體13以及第二溝道體23表面的氧化膜， 可以采用氫氟酸溶液清洗去除。清洗溶液濃度以及時間可根據(jù)第一溝道體13以及第二溝 道體23表面附著的氧化層厚度而定，一般情況下應(yīng)當(dāng)用較稀釋的氫氟酸進(jìn)行5-15分鐘的清洗。
9
如圖13以及圖13a所示，在第一溝道體13以及第二溝道體23的表面分別形成第 一柵介質(zhì)層14以及第二柵介質(zhì)層24，所述第一、第二柵介質(zhì)層可以為氧化硅或者高介電常 數(shù)材料(High-K material)，可以采用化學(xué)氣相沉積CVD或者原子沉積ALD形成，材料選擇 氧化硅時還可以直接在單晶硅材質(zhì)的第一、第二溝道體上熱氧化形成。本實(shí)施例中，采用原 子沉積ALD工藝在第一溝道體13以及第二溝道體23的表面沉積高介電常數(shù)材料，分別形 成第一柵介質(zhì)層14以及第二柵介質(zhì)層24。另外作為可選方案，如果所述第一柵介質(zhì)層23、第二柵介質(zhì)層24材料為氧化硅 時，可以省略圖12以及圖12a所示的對第一溝道體13以及第二溝道體23表面的氧化薄膜 進(jìn)行清洗去除的步驟。如圖14以及圖14a所示，在第一柵介質(zhì)層23、第二柵介質(zhì)層24的表面沉積柵電極 5，所述柵電極5可以為多晶硅也可以為金屬柵電極，可以采用化學(xué)氣相沉積CVD或者原子 沉積ALD形成。本實(shí)施例中，所述柵電極5為金屬柵電極，采用化學(xué)氣相沉積CVD形成，且 填充前述側(cè)向刻蝕時，在第一溝道體13、第二溝道體23以及第一埋氧層101之間形成的穿 孔的剩余空間，因此形成的柵電極5范圍較大，需要后續(xù)步驟進(jìn)行刻蝕。如圖15以及圖15a所示，定義柵電極5的位置，并進(jìn)行刻蝕，圖案化所述柵電極5， 本實(shí)施例中所述柵電極5呈方型，在埋氧層101表面形成鰭狀。所述柵電極5的尺寸范圍 長 L 10 5Onm,寬 W 10_80nm，高 H 10_300nm。如圖16所示，對柵電極5兩側(cè)的第一頂層硅202、第二頂層硅102內(nèi)，分步進(jìn)行反 向離子注入形成淺摻雜注入?yún)^(qū)；其中在第一溝道體13兩側(cè)的第一頂層硅102內(nèi)形成N型輕 摻雜注入?yún)^(qū)NLDD，在第二溝道體23兩側(cè)的第二頂層硅202內(nèi)形成P型輕摻雜注入?yún)^(qū)PLDD。如圖17所示，在柵電極5的側(cè)面形成絕緣側(cè)壁6，所述絕緣側(cè)壁6可以為氮化硅 也可以為氧化硅。本實(shí)施例中，由于剖面視角的限制，絕緣側(cè)壁6不僅僅局限于第二頂層硅 202頂部所示部分，而應(yīng)當(dāng)形成于所述鰭狀柵電極5的垂直外側(cè)(如圖中虛線所示)。如圖18所示，在所述N型淺摻雜注入?yún)^(qū)NLDD以及P型淺摻雜注入?yún)^(qū)PLDD內(nèi)再進(jìn) 行深摻雜，在第一溝道體13的兩側(cè)形成第一源極11以及第一漏極12，在第二溝道體23的 兩側(cè)形成第二源極21以及第二漏極22。如圖19所示，刻蝕所述第二源極21、第二漏極22以及第二埋氧層201，露出第一 源極11以及第一漏極12的頂部。如圖20所示，進(jìn)行后端硅化絕緣工藝，引出各有源區(qū)的互連線。本實(shí)施例中，在第一頂層硅102上形成了 NMOS晶體管，在第二頂層硅202上形成 了 PMOS晶體管，兩晶體管形成堆疊結(jié)構(gòu)，有源區(qū)底部分別形成有第一埋氧層101以及第二 埋氧層201，避免漏電流的產(chǎn)生。此外還可以變更NMOS晶體管與PMOS晶體管的上下層次， 其形成工藝類似，僅需變更不同層次的頂層硅的晶向以及摻雜類型，本領(lǐng)域技術(shù)人員應(yīng)當(dāng) 可以根據(jù)前述公開的技術(shù)方案推得，不再贅述。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
10
權(quán)利要求
一種CMOS器件，其特征在于，包括硅基底，依次位于硅基底上的第一埋氧層、第一頂層硅以及第二埋氧層、第二頂層硅；所述第一頂層硅與第二頂層硅的晶向不相同；以第一頂層硅為基底形成的第一場效應(yīng)晶體管；以第二頂層硅為基底形成并與第一場效應(yīng)晶體管對準(zhǔn)的第二場效應(yīng)晶體管；所述第一場效應(yīng)晶體管與第二場效應(yīng)晶體管的導(dǎo)電類型不同。
2.如權(quán)利要求1所述的CMOS器件，其特征在于，所述第一場效應(yīng)晶體管與第二場效應(yīng) 晶體管串聯(lián)。
3.如權(quán)利要求1所述的CMOS器件，其特征在于，所述第一場效應(yīng)晶體管包括位于第一 頂層硅內(nèi)相互隔離的第一源極、第一漏極，以及連接第一源極、第一漏極的第一溝道體，所 述第一溝道體表面形成有第一柵介質(zhì)層，第一柵介質(zhì)層表面形成有柵電極；第二場效應(yīng)晶 體管包括位于第二頂層硅內(nèi)相互隔離的第二源極、第二漏極，以及連接第二源極、第二漏極 的第二溝道體，所述第二溝道體表面形成有第二柵介質(zhì)層，第二柵介質(zhì)層表面形成有柵電 極；其中第一溝道體以及第二溝道體均為圓柱形。
4.如權(quán)利要求3所述的CMOS器件，其特征在于，所述第一場效應(yīng)晶體管與第二場效應(yīng) 晶體管共柵電極，所述柵電極形成并包覆第一柵介質(zhì)層以及第二柵介質(zhì)層的表面。
5.如權(quán)利要求4所述的CMOS器件，其特征在于，所述柵電極的側(cè)面形成有絕緣側(cè)壁。
6.如權(quán)利要求1所述的CMOS器件，其特征在于，所述第一頂層硅為<100>晶向，第一場 效應(yīng)晶體管為NMOS晶體管；所述第二頂層硅為<110>晶向，第二場效應(yīng)晶體管為PMOS晶體 管。
7.如權(quán)利要求1所述的CMOS器件，其特征在于，所述第一頂層硅為<110>晶向，第一場 效應(yīng)晶體管為PMOS晶體管；所述第二頂層硅為<100>晶向，第二場效應(yīng)晶體管為NMOS晶體管。
8.—種CMOS器件的制造方法，其特征在于，包括提供硅基底，在硅基底上依次形成第一埋氧層、第一頂層硅以及第二埋氧層、第二頂層娃；所述第一頂層硅與第二頂層硅的晶向不同，摻雜類型相反；以第一頂層硅為基底，形成第一場效應(yīng)晶體管，以第二頂層硅為基底，形成第二場效應(yīng) 晶體管；所述第二場效應(yīng)晶體管與第一場效應(yīng)晶體管對準(zhǔn)，且導(dǎo)電類型不同； 進(jìn)行后端硅化絕緣工藝，引出有源區(qū)的互連線。
9.如權(quán)利要求8所述的一種CMOS器件的制造方法，其特征在于，所述形成 第一場效應(yīng)晶體管以及第二場效應(yīng)晶體管，具體包括依次刻蝕預(yù)定區(qū)域以外的第二頂層硅、第二埋氧層以及第一頂層硅、第一埋氧層，直至 從側(cè)面露出預(yù)定區(qū)域上第一頂層硅底部的第一埋氧層；側(cè)向刻蝕所述預(yù)定區(qū)域上的第一埋氧層以及第二埋氧層，使得第一頂層硅以及第二 頂層硅上分別形成懸空的第一溝道體以及第二溝道體，且所述第一溝道體與第二溝道體對 準(zhǔn)；將所述第一溝道體以及第二溝道體圓柱化；在第一溝道體以及第二溝道體表面分別形成第一柵介質(zhì)層、第二柵介質(zhì)層；在第一柵介質(zhì)層、第二柵介質(zhì)層的表面形成柵電極；在第一溝道體兩側(cè)的第一頂層硅內(nèi)形成第一源極以及第一漏極，在第二溝道體兩側(cè)的 第二頂層硅內(nèi)形成第二源極以及第二漏極。
10.如權(quán)利要求9所述的CMOS器件的制造方法，其特征在于，所述第一頂層硅為<100> 晶向，摻雜類型為P型，第二頂層硅為<110>晶向，摻雜類型為N型。
11.如權(quán)利要求9所述的CMOS器件的制造方法，其特征在于，所述第一頂層硅為<110> 晶向，摻雜類型為N型，第二頂層硅為<100>晶向，摻雜類型為P型。
12.如權(quán)利要求9所述的CMOS器件的制造方法，其特征在于，所述將第一溝道體以及第 二溝道體圓柱化，具體包括對第一溝道體以及第二溝道體進(jìn)行高溫?zé)嵫趸?；對第一溝道體以及第二溝道體進(jìn)行快速退火。
13.如權(quán)利要求12所述的CMOS器件的制造方法，其特征在于，所述高溫?zé)嵫趸臏囟?為900 1200攝氏度，時間為30 120分鐘。
14.如權(quán)利要求11所述的CMOS器件的制造方法，其特征在于，所述第一柵介質(zhì)層以 及第二柵介質(zhì)層為氧化硅或者高介電常數(shù)材料，采用熱氧化、化學(xué)氣相沉積或原子沉積ALD 形成。
15.如權(quán)利要求11所述的CMOS器件的制造方法，其特征在于，所述柵電極為多晶硅或 金屬柵電極，采用原子沉積ALD形成。
16.如權(quán)利要求11所述的CMOS器件的制造方法，其特征在于，所述形成第一源極、第一 漏極以及形成第二源極、第二漏極，具體包括在第一溝道體兩側(cè)的第一頂層硅內(nèi)以及第二溝道體兩側(cè)的第二頂層硅內(nèi)，分別進(jìn)行反 向離子注入形成淺摻雜注入?yún)^(qū)；在柵電極的側(cè)面形成絕緣側(cè)壁；在第一溝道體兩側(cè)的淺摻雜注入?yún)^(qū)以及第二溝道體兩側(cè)的淺摻雜注入?yún)^(qū)內(nèi)分別進(jìn)行 深摻雜，形成所述第一源極、第一漏極以及第二源極、第二漏極。
17.如權(quán)利要求9所述的CMOS器件的制造方法，其特征在于，所述弓I出有源區(qū)的互連線 前，還包括刻蝕所述第二源極、第二漏極以及第二埋氧層，露出第一源極以及第一漏極的 頂部。
全文摘要
一種CMOS器件及其制造方法，其中CMOS器件包括硅基底，依次位于硅基底上的第一埋氧層、第一頂層硅以及第二埋氧層、第二頂層硅；所述第一頂層硅與第二頂層硅的晶向不相同；以第一頂層硅為基底形成的第一場效應(yīng)晶體管；以第二頂層硅為基底形成并與第一場效應(yīng)晶體管對準(zhǔn)的第二場效應(yīng)晶體管；所述第一場效應(yīng)晶體管與第二場效應(yīng)晶體管的導(dǎo)電類型不同。本發(fā)明所提供的CMOS器件中，NMOS晶體管以及PMOS晶體管形成導(dǎo)電溝道的基底晶向分別為<100>以及<110>，有利于提高各自載流子的遷移率，進(jìn)一步提高CMOS器件的響應(yīng)速度，且通過將晶體管堆疊輔以多層埋氧層對各晶體管基底絕緣，解決襯底漏電流問題。
文檔編號H01L21/84GK101958328SQ20091005496
公開日2011年1月26日 申請日期2009年7月16日 優(yōu)先權(quán)日2009年7月16日
發(fā)明者吳漢明, 季明華, 肖德元 申請人:中芯國際集成電路制造(上海)有限公司