專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造晶體管，特別是具有LDD區(qū)的薄膜晶體 管的方法，并且還涉及一種利用該制造方法的半導(dǎo)體器件。
背景技術(shù)：
由于隨著分辨率變得更高，用于安裝需要的像素部分的外圍區(qū)域 (框架區(qū)域)在基板中占用了更多面積，因此不能容易地使通過利用 廉價的玻璃基板形成的半導(dǎo)體顯示器件小型化。因此，認(rèn)為在玻璃基 板上安裝通過使用單晶硅晶片形成的集成電路的方法存在限制。為此， 現(xiàn)在關(guān)注于提供有像素部分的玻璃基板之上整體地形成包含驅(qū)動器電 路的集成電路的技術(shù)，即稱作板上系統(tǒng)(System On Panel)。
然而，形成于玻璃基板之上的集成電路具有比形成于單晶硅晶片 之上的集成電的更低的集成度。因此， 一個重要的目的是使在實際應(yīng) 用將半導(dǎo)體元件小型化.根據(jù)半導(dǎo)體元件的小型化，形成于玻璃基板 之上的集成電路可以高度集成，由此促使半導(dǎo)體顯示器件小型化、重 量減輕、而且低功耗和高速。另外，根據(jù)半導(dǎo)體元件以及集成電路的 小型化，在像素部分中也可以實現(xiàn)高的清晰度。
在像素部分中使用非晶半導(dǎo)體膜提供有薄膜晶體管(TFT)的半導(dǎo) 體顯示器件，具有高生產(chǎn)量和低成本的優(yōu)點。然而，使用非晶半導(dǎo)體 膜的TFT具有低遷移率的缺點。因此，認(rèn)為使用非晶半導(dǎo)體膜的薄膜 晶體管不適合于需要高速操作的驅(qū)動器電路，例如用于選擇像素的掃 描線驅(qū)動器電路或用于給選擇的像素提供視頻信號的信號線驅(qū)動器電 路。因此，通常采用其中通過利用單晶硅晶片包含驅(qū)動器電路來制造 IC芯片，以及通過TAB (帶式自動鍵合)或COG (玻璃上芯片)在像素 部分的外圍區(qū)域上安裝IC芯片的模式。
然而，硅晶片的單位成本高于玻璃基板的單位成本，且硅晶片不 適合于提供廉價的IC芯片。使用非晶半導(dǎo)體膜的半導(dǎo)體顯示器件的低 成本優(yōu)點的特性不能被充分地利用。市場上相對大量出售的硅晶片的 尺寸直徑上約不大于12英寸。盡管大于12英寸尺寸的硅晶片也在市場上出售，但是每單位面積的成本還隨著它的尺寸增加而增加.因此，
為了通過增加從一個基板獲得的ic芯片的數(shù)量而提高產(chǎn)量，不得不犧
牲成本。
因此，在以下的參考文獻(xiàn)(參考文獻(xiàn)1:日本專利申請?zhí)亻_ No. 7-014880,和參考文獻(xiàn)2:日本專利申請?zhí)亻_No. 11-160734 )中/> 開了在玻璃基板之上形成驅(qū)動器電路、分成條并安裝在其上形成有像 素部分的基板上的技術(shù).
如在參考文獻(xiàn)1和2中所公開的，通過使用由與其上形成像素部
分的基板(下文中，稱作元件基板)相同材料制成的基板、形成驅(qū)動 器電路并安裝于元件基板上，可以降低端子接觸部分中由熱膨脹系數(shù) 差異導(dǎo)致的缺陷發(fā)生率。因此，可以提高成品率。另外，通過在玻璃 基板之上形成驅(qū)動器電路，可以降低作為整體的半導(dǎo)體顯示器件的成本。
同時，由于隨著像素部分的分辨力變得更高，用于安裝需要的像 素部分的外圍區(qū)域(框架區(qū)域)在基板中占用了更多面積，因此不能 容易地使半導(dǎo)體顯示器件小型化。因此，安裝于其上形成有像素部分 的基板上的IC芯片優(yōu)選較小。然而，玻璃基板之上形成的集成電路具 有比單晶硅晶片之上形成的集成電路的集成度更低的集成度.因此， 在提高半導(dǎo)體顯示器件的小型化和集成電路的高集成度方面， 一個重 要的目的是使形成于玻璃基板之上的半導(dǎo)體元件小型化.根據(jù)半導(dǎo)體 元件的小型化，當(dāng)形成于玻璃基板之上的集成電路可以高度集成時， 可以增強(qiáng)半導(dǎo)體顯示器件的小型化、重量減輕、而且低功耗和高速化.
然而，作為半導(dǎo)體元件之一的TFT的小型化涉及由熱栽流子效應(yīng) 引起的可靠性下降的問題。因此，采用LDD (輕摻雜漏極)結(jié)構(gòu)作為控 制熱載流子效應(yīng)的方法。LDD結(jié)構(gòu)是其中在源/漏區(qū)和溝道形成區(qū)之間 提供具有比源/漏區(qū)的雜質(zhì)濃度更低的雜質(zhì)濃度的LDD區(qū)域的結(jié)構(gòu).特 別地，公知的是，具有其中LDD區(qū)域與其間具有柵極絕緣膜的柵電極 相交迭的結(jié)構(gòu)(G0LD結(jié)構(gòu)，柵極交迭輕摻雜漏極結(jié)構(gòu))的情況，通過 減輕漏極附近的高電場，可以有效地防止熱栽流子效應(yīng)，且可以提高 可靠性。在本說明書中，將其中LDD區(qū)域與其間具有柵極絕緣膜的柵 電極交迭的區(qū)域稱作Lov區(qū)域，而將其中LDD區(qū)域不與柵電極交迭的 區(qū)域稱作Loff區(qū)域.在以下參考文獻(xiàn)中公開了通過使用GOLD結(jié)構(gòu)可以防止晶體管的退 化(參考文獻(xiàn)3:日本專利申請?zhí)亻_No. 8-153875 )。
具有Loff區(qū)域的TFT比具有Lov區(qū)域的TFT趨于能夠減少更多的 關(guān)斷電流.因此，具有Loff區(qū)域的TFT適合于用作其中認(rèn)為減少關(guān)斷 電流比高速驅(qū)動更重要的像素的開關(guān)元件。同時，可以以比具有Loff 區(qū)域的TFT更高的速度驅(qū)動具有Lov區(qū)域的TFT。具體地，可以以更高 的速度完成開關(guān)。由于工作頻率比像素部分的高，且認(rèn)為高速驅(qū)動比 減少關(guān)斷電流更重要，因此具有Lov區(qū)域的TFT適合于用作驅(qū)動器電 路。優(yōu)選的是，根據(jù)電路元件需要的特性，適當(dāng)?shù)厥褂镁哂蠰off區(qū)域 的TFT和具有Lov區(qū)域的TFT。
已提出了用于制造具有Lov區(qū)域的TFT的幾種方法，且其中之一 是利用柵電極作掩模傾斜地注入離子。根據(jù)上述方法，可以通過離子 注入方法將摻雜劑(雜質(zhì))添加到與其間具有柵極絕緣膜的柵電極相 交迭的區(qū)域中，而不利用抗蝕劑掩模，且減少了步驟的數(shù)量.
然而，為了在源區(qū)側(cè)和漏區(qū)側(cè)二者上形成Lov區(qū)域，有必要進(jìn)行 兩次不同注入方向的離子注入。這可以是防止離子注入步驟中的吞吐 量增加的因素。另外，有一種用于通過旋轉(zhuǎn)基板傾斜且均勻地注入離 子的方法(傾斜旋轉(zhuǎn))；然而，根據(jù)該方法，需要準(zhǔn)確地控制基板的 旋轉(zhuǎn)，且需要用于進(jìn)行離子注入的大規(guī)模的設(shè)備。特別地，該方法不 適合于大基板，且成為防止吞吐量增加的因素。
另外，根據(jù)上述方法，存在的問題是，具有Lov區(qū)域的TFT和具 有Loff區(qū)域的TFT不能分別地形成于一個基板之上.根據(jù)上述方法， 在通過板上系統(tǒng)集成像素部分和驅(qū)動器電路的情況下，具有Lov區(qū)域 的TFT和具有Loff區(qū)域的TFT不能分別地形成于一個基板之上。另外， 其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的沒有LDD區(qū)域的這種TFT和具有 Lov區(qū)域的TFT不能分別地形成于一個基板之上。
通過利用抗蝕劑掩模分開地注入摻雜劑，可以將具有Lov區(qū)域的 TFT和具有Loff區(qū)域的TFT分開地形成于一個基板之上，然而，不能 減少抗蝕劑掩模和步驟的數(shù)量，其成為增加制造成本的因素。當(dāng)具有 偏移柵極結(jié)構(gòu)的晶體管、其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的晶體管 等以及具有Loff區(qū)域的TFT意圖分開地形成于一個基板之上時，不能 減少抗蝕劑掩模和步驟的數(shù)量，其成為增加制造成本的因素.

發(fā)明內(nèi)容
考慮到上述問題，本發(fā)明涉及一種用于制造半導(dǎo)體器件的方法，
其中具有Lov區(qū)域的晶體管可以分開地形成于提供有具有Loff區(qū)域的晶體管、具有偏移柵極結(jié)構(gòu)的晶體管、和其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的晶體管的基板之上，而不提供用于形成Lov區(qū)域的抗蝕劑掩模，并可以提高離子注入步驟中的吞吐量.而且，本發(fā)明涉及一種可以降低每個面板的成本的半導(dǎo)體器件。而且，本發(fā)明涉及一種使用其中集成電路由薄半導(dǎo)體膜形成的芯片(下文，稱作薄膜芯片)的半導(dǎo)體器件，其可以降低每個面板的成本。
本發(fā)明的發(fā)明人認(rèn)為，根據(jù)摻雜劑注入方向改變晶體管有源層中提供的Lov區(qū)域的位置比根據(jù)將摻雜劑方向改變?yōu)長ov區(qū)域的位置要更好。換句話說，將離子注入看作其中將注入方向設(shè)定為一個方向的固定注入，且根據(jù)注入方向確定在Lov區(qū)域、溝道形成區(qū)和在離子注入中用作掩模的柵電極之間的位置關(guān)系.注意到，在本說明書中的注入方向指的是從離子源注入摻雜劑的方向。
具體地，將注入方向設(shè)定為摻雜劑與有源層的表面傾斜相交的這樣一個方向，且與有源層交迭的柵電極的邊緣部分指向注入方向側(cè)，也就是說，設(shè)置柵電極和有源層，以便使除了與柵電極交迭的區(qū)域之外的有源層的暴露區(qū)域，比與柵電極交迭的區(qū)域更靠近注入方向側(cè)。根據(jù)上述的結(jié)構(gòu)，通過從一個注入方向進(jìn)行離子注入，在源區(qū)側(cè)和漏區(qū)側(cè)兩者上可以形成Lov區(qū)域。因此，在具有相同導(dǎo)電性和具有Lov區(qū)域的所有晶體管中，與溝道形成區(qū)相比Lov區(qū)域設(shè)置得更靠近摻雜劑注入方向側(cè)。
在進(jìn)行離子注入形成Lov區(qū)域的情況中，在具有Loff區(qū)域的晶體管中，根據(jù)注入方向確定在有源層、柵電極和Loff區(qū)域之間的位置關(guān)系，以便將雜質(zhì)僅添加到用作源區(qū)和漏區(qū)的區(qū)域，具體地，用作Loff區(qū)域和溝道形成區(qū)的區(qū)域覆蓋有抗蝕劑掩模，與抗蝕劑掩模交迭的區(qū)域和除了該區(qū)域的有源層的露出區(qū)域設(shè)置為沿著注入方向彼此接觸。換句話說，與有源層交迭的抗蝕劑掩模的邊緣部分設(shè)置為沿著注入方向彼此接觸。根據(jù)上述結(jié)構(gòu)，具有Lov區(qū)域的晶體管和具有Loff區(qū)域的晶體管可以分開地形成于一個基板之上。在進(jìn)行離子注入形成Lov區(qū)域的情況中，在不具有LDD區(qū)域的晶體管中，其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸，根據(jù)注入方向確定有源層、柵電極和LDD區(qū)域之間的位置關(guān)系，以便將雜質(zhì)僅添加到用作源區(qū)和漏區(qū)的區(qū)域。具體地，與柵電極交迭的區(qū)域和除了該區(qū)域的有源層的露出區(qū)域設(shè)置為沿著注入方向彼此接觸.換句話說，與有源層交迭的柵電極的邊緣部分設(shè)置為沿著注入方向。根據(jù)上述結(jié)構(gòu)，具有Lov區(qū)域的晶體管和其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的晶體管可以分開地形成于一個基板之上。
在進(jìn)行離子注入形成Lov區(qū)域的情況中，在具有偏移區(qū)的晶體管中，根據(jù)注入方向確定有源層、柵電極和偏移區(qū)之間的位置關(guān)系，以便將雜質(zhì)僅添加到用作源區(qū)和漏區(qū)的區(qū)域，并形成偏移區(qū)。具體地，設(shè)置柵電極和有源層，以便將有源層的暴露區(qū)域設(shè)置在從注入方向關(guān)于柵電極的相對側(cè)。換句話說，與有源層交迭的柵電極的邊緣部分設(shè)置在注入方向的相對側(cè)上。根據(jù)上述結(jié)構(gòu)，具有Lov區(qū)域的晶體管和具有偏移區(qū)的晶體管可以分開地形成于一個基板之上。
除了上述結(jié)構(gòu)外，連續(xù)波激光器可以用于半導(dǎo)體膜的結(jié)晶化。通過僅使用脈沖激光束結(jié)晶化的半導(dǎo)體膜由多個晶粒簇形成，其中其位置和尺寸是隨機(jī)的。與晶粒的內(nèi)部相比，由于非晶結(jié)構(gòu)或晶體缺陷產(chǎn)生的成千個復(fù)合中心或俘獲中心存在于晶粒的界面(晶粒間界)處。存在的問題是，當(dāng)載流子在俘獲中心被俘獲時，晶粒間界的電位增加，并形成阻擋載流子的勢壘，結(jié)果降低了載流子的電流傳輸特性。另一方面，在連續(xù)波激光束的情況中，由沿著掃描方向延伸的單晶構(gòu)成的晶粒簇可以通過照射半導(dǎo)體膜，同時在一個方向中用激光束的照射區(qū)域(束斑)掃描半導(dǎo)體膜，以在掃描方向中連續(xù)地生長晶體而形成.因此，可以通過使用連續(xù)波激光器使半導(dǎo)體膜結(jié)晶化來提高用作薄膜芯片的TFT的遷移率。
包含于本發(fā)明范疇中的半導(dǎo)體器件包含使用晶體管的各種半導(dǎo)體器件，例如微處理器、圖像處理電路和半導(dǎo)體顯示器件。另外，薄膜芯片本身包含在本發(fā)明的半導(dǎo)體器件的范疇中。半導(dǎo)體顯示器件包含液晶顯示器件、在每個像素中具有發(fā)光元件的發(fā)光器件、代表性的為有機(jī)發(fā)光元件(0LED) 、 DMD (數(shù)字微鏡器件)、PDP (等離子體顯示板)、FED (場發(fā)射器件)和具有在它范疇中的驅(qū)動器電路中使用半導(dǎo)體膜的電路元件的其它顯示器件。
其中Lov區(qū)域可以通過使用本發(fā)明的制造方法形成的晶體管并不限于使用多晶硅、微晶硅(半-非晶硅(SAS))或非晶硅的TFT。晶體管可以為通過使用單晶硅形成的晶體管，且可以為使用S0I的晶體管?？蛇x地，可以為使用有機(jī)半導(dǎo)體的晶體管，且可以為使用碳納米管的晶體管。另外，用作本發(fā)明的半導(dǎo)體器件的晶體管可以具有單柵結(jié)構(gòu)、雙柵結(jié)構(gòu)或具有三個或更多柵電極的多柵結(jié)構(gòu)。
根據(jù)本發(fā)明的上述結(jié)構(gòu)，具有Lov區(qū)域的晶體管可以分開地形成于提供有具有Loff區(qū)域的晶體管、其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的晶體管、具有偏移區(qū)的晶體管等等的基板之上，而不提供用于形成Lov區(qū)域的抗蝕劑掩模。因此，可以減少抗蝕劑掩模和步驟的數(shù)量，且可以降低制造的成本。另外，可以提高在離子注入步驟中的吞吐量。
在本發(fā)明中，通過使用上述制造方法將集成電路做為薄膜芯片安裝在提供有像素部分或其它集成電路的基板上，可以形成半導(dǎo)體器件。除了上述的制造方法，本發(fā)明在它的范疇中包含使用上述制造方法的上述薄膜芯片，和其上安裝有薄膜芯片的半導(dǎo)體器件。由于可以降低本發(fā)明薄膜芯片的每個芯片的成本，因此也可以降低具有薄膜芯片的半導(dǎo)體器件自身的成本.
結(jié)合附圖閱讀以下的詳細(xì)描述，本發(fā)明的這些和其他目的、特征和優(yōu)點將變得更顯而易見.


在附圖中
圖1A和1B示出一種用于制造具有Lov區(qū)域的TFT的方法；
圖2A至2D示出一種用于制造其中源區(qū)和漏區(qū)與溝道形成區(qū)相接
觸的TFT的方法；
圖3A至3C示出通過激光束、摻雜和劃片的半導(dǎo)體膜結(jié)晶化；
圖4A至4E示出其中形成具有Loff區(qū)域的TFT和具有Lov區(qū)域的
TFT的薄膜芯片中每個晶體管的布局；
圖5A和5B示出 一種用于制造具有偏移區(qū)的TFT的方法；
圖6A至6E示出其中形成具有Loff區(qū)域的TFT和具有Lov區(qū)域的
TFT的面板中每個晶體管的布局；圖7A和7B是其上安裝薄膜芯片的半導(dǎo)體顯示器件的外部視圖8A至8D是具有Lov區(qū)域的TFT的頂視圖9A至9C示出一種用于安裝薄膜芯片的方法；
圖IOA至IOD示出一種用于制造本發(fā)明的半導(dǎo)體器件的方法；
圖IIA至IIC示出一種用于制造本發(fā)明的半導(dǎo)體器件的方法；
圖12A至12C示出一種用于制造本發(fā)明的半導(dǎo)體器件的方法；
圖13A和13B示出摻雜劑的入射角、和Lov區(qū)域的寬度以及雜質(zhì)
濃度之間的關(guān)系；
圖14A和14B是示出半導(dǎo)體顯示器件結(jié)構(gòu)的方塊圖15A和15B是對應(yīng)本發(fā)明半導(dǎo)體器件其中一種模式的發(fā)光器件
的頂視圖和剖面圖16A和16B是對應(yīng)本發(fā)明半導(dǎo)體器件其中一種模式的發(fā)光器件
的頂視圖和剖面圖17A至17D示出束斑的能量密度的分布；圖18A至18D示出用于連續(xù)波激光束照射的光學(xué)系統(tǒng)；圖19是作為電子器件之一的蜂窩電話的方塊圖；以及圖20A至20F示出使用本發(fā)明的半導(dǎo)體器件的電子器件。
具體實施例方式
下文中，參考附圖將描述本發(fā)明的優(yōu)選實施例模式。然而，本發(fā)明可以以許多其它的模式實現(xiàn)。由于本領(lǐng)域技術(shù)人員容易明白，在不脫離本發(fā)明的目的和范圍的條件下，可以以不同的方式改變本發(fā)明的模式和細(xì)節(jié)。因此，以下實施例模式的描述是用于解釋，而并不用來限定本發(fā)明.
描述了一種用于制造本發(fā)明的半導(dǎo)體器件的方法。圖1A示出在進(jìn)行離子注入以形成Lov區(qū)域時，有源層101和柵電極102作為掩模的頂視圖。另外，將沿著圖1A中的線A-A'截取的剖面圖示出于圖1B中。
箭頭示出離子注入時的注入方向并傾斜地與有源層101的表面相交。有源層101與柵電極102相互交迭，其間具有柵極絕緣膜103。和與柵電極102相交迭的有源層101的區(qū)域105相比，沒有與柵電極102相交迭的露出區(qū)域104設(shè)置得更靠近摻雜劑注入方向側(cè)。即，由虛線包圍的與有源層101相交迭的柵電極102的邊緣部分106，指向為注入方向側(cè)。
根據(jù)上述結(jié)構(gòu)，在離子注入時，將摻雜劑注入到與柵電極102相交迭的有源層101的區(qū)域105的一部分中，以形成Lov區(qū)域107。另外，通過離子注入可以分開地形成源/漏區(qū)108、溝道形成區(qū)109。在圖1A和1B中，兩個Lov區(qū)域107形成為將溝道形成區(qū)109夾在中間，源/漏區(qū)108形成為將溝道形成區(qū)109和兩個Lov區(qū)域107夾在中間。
在僅在源區(qū)側(cè)或漏區(qū)側(cè)上形成Lov區(qū)域的情況中，與有源層相交迭的柵電極的僅僅一個邊緣部分?？蛇x地，與有源層相交迭的柵電極的邊緣部分只在一側(cè)上指向注入方向。在另一側(cè)，與柵電極相交迭的區(qū)域和有源層的露出區(qū)域沿注入方向彼此接觸。
隨后，描述通過進(jìn)行傾斜的離子注入制造沒有Lov區(qū)域的TFT的情況。圖2A示出在傾斜地進(jìn)行離子注入時用有源層201和柵電極202作為掩模的頂視圖。沿著圖2A中的線A-A'截取的剖面圖示出于圖2B中。沿著圖2A中的線B-B'截取的剖面圖示出于圖2C中。將沿著圖2A中的線C-0截取的剖面圖示出于圖2D中.
箭頭示出離子注入時的注入方向并傾斜地與有源層201的表面相交。有源層201與柵電極202相互交迭，期間具有柵極絕緣膜203。在圖2A至2D中，沒有與柵電極202相交迭的露出區(qū)域204和與柵電極202相交迭的有源層201的區(qū)域205設(shè)置為沿著摻雜劑注入方向相互接觸，
根據(jù)上述結(jié)構(gòu)，可以僅在沒有與柵電極202相交迭的露出區(qū)域204中注入摻雜劑，且在離子注入時可以在區(qū)域204中形成源/漏區(qū)。另外，通過離子注入可以在與柵電極202相交迭的有源層201的區(qū)域205中形成溝道形成區(qū)。
隨后，描述在將具有Loff區(qū)域的TFT和具有Lov區(qū)域的TFT形成于一個基板之上的情況中的每個晶體管的布局。圖6A示出了形成于一個基板1300之上的像素部分1301、包含于驅(qū)動器電路中的信號線驅(qū)動器電路1302以及掃描線驅(qū)動器電路的頂視圖。在圖6A中，箭頭示出摻雜劑的注入方向。將示于圖6A中的部分信號線驅(qū)動器電路1302放大并示出于圖6B中.而且，將示于圖6A中的像素部分1301的一部分放大并示出于圖6C中，
在具有用作信號線驅(qū)動器電路1302的Lov區(qū)域的TFT中，與有源層1311相交迭的柵電極1312的邊緣部分1313指向注入方向側(cè)，如圖6B所示.在僅在源區(qū)側(cè)或漏區(qū)側(cè)上形成Lov區(qū)域的情況中，與有源層1321相交迭的柵電極1322的僅一個邊緣部分1323可以指向注入方向?？蛇x地，僅在源區(qū)側(cè)或漏區(qū)側(cè)的一側(cè)上，與有源層相交迭的柵電極的邊緣部分指向注入方向。在另一側(cè)上，與柵電極相交迭的區(qū)域和有源層的露出區(qū)域沿著注入方向相互接觸。
圖6D示出離子注入后沿著圖6B中的線A-A'截取的剖面圖。如圖6D所示，通過從傾斜的注入方向的離子注入，可以在有源層1311和有源層1321中分別形成Lov區(qū)域1314和Lov區(qū)域1324。
如圖6C中所示，設(shè)置不具有用作像素部分1301的Lov區(qū)域的TFT1340，以便與柵電極1333相交迭的有源層1331的區(qū)域和有源層1331的露出區(qū)域沿著注入方向相互接觸。換句話說，與有源層1331相交迭的柵電極1333的邊緣部分1336為沿著注入方向.類似地，設(shè)置不具有Lov區(qū)域的TFT 1341，以便與柵電極1334相交迭的有源層1332的區(qū)域和有源層1332的露出區(qū)域沿著注入方向相互接觸。換句話說，與有源層1332相交迭的柵電極1334的邊緣部分1337為沿著注入方向。
周6E示出離子注入后沿著圖6C中的線B-B.截取的剖面圖。如圖6E中所示，通過從傾斜的注入方向進(jìn)行離子注入，可以在有源層1331中僅形成溝道形成區(qū)1343、源/漏區(qū)1342。另外，盡管未示出，也可以在有源層1332中僅形成溝道形成區(qū)、源/漏區(qū).
因此，關(guān)于通過使用本發(fā)明的制造方法制造的半導(dǎo)體器件，只要TFT具有相同的電導(dǎo)率，則相對于溝道形成區(qū)的Lov區(qū)域的所有位置在注入方向側(cè)上是均勻的。換句話說，在多個TFT中從Lov區(qū)域到溝道形成區(qū)的每個方向相互一致。在其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT中，只要TFT具有相同的電導(dǎo)率，則溝道形成區(qū)和源/漏區(qū)沿著注入方向相互接觸.在具有Loff區(qū)域的TFT中，只要TFT具有相同的電導(dǎo)率，則溝道形成區(qū)和Loff區(qū)域沿著注入方向相互接觸。在具有偏移區(qū)的TFT中，只要TFT具有相同的電導(dǎo)率，則相對于溝道形成區(qū)的偏移區(qū)的位置在注入方向側(cè)的相對側(cè)上就是均勻的。
參考圖6A至6E，描述了在提供具有Lov區(qū)域的TFT的基板之上，形成了其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT的例子，然而，本發(fā)明并不限于該結(jié)構(gòu)。在一個基板之上形成具有Loff區(qū)域的TFT和具有Lov區(qū)域的TFT的情況中，在其中形成Loff區(qū)域的TFT中，與有源層相交迭的抗蝕劑掩模的邊緣部分可以指向為沿注入方向。
根據(jù)本發(fā)明的上述結(jié)構(gòu)，具有Lov區(qū)域的TFT可以分開地形成于提供有具有Loff區(qū)域的TFT、其中源/漏區(qū)與溝道形成區(qū)接觸的TFT等的基板之上，而不提供用于形成Lov區(qū)域的抗蝕劑掩模。因而，可以減少抗蝕劑掩模和步驟的數(shù)量，并且也可以降低制造成本.另外，可以提高離子注入步驟中的吞吐量。
隨后，描述了在本發(fā)明的半導(dǎo)體器件中具有Lov區(qū)域的TFT的布局。
圖8A示出具有Lov區(qū)域的TFT的頂視圖。參考數(shù)字401表示有源層；402表示柵電極；403表示Lov區(qū)域.在形成Lov區(qū)域403時箭頭對應(yīng)于摻雜劑的注入方向。另外，區(qū)域403僅提供在源區(qū)或漏區(qū)的任何一側(cè)上，并指向摻雜劑的注入方向側(cè).
圖8B示出具有Lov區(qū)域的另一TFT的頂視圖。參考數(shù)字411表示有源層；412表示柵電極；413a和413b表示Lov區(qū)域.在形成Lov區(qū)域413a和413b時箭頭對應(yīng)于摻雜劑的注入方向。在圖8B中，Lov區(qū)域413a和413b指向摻雜劑的注入方向側(cè).
圖8C示出具有Lov區(qū)域的另一TFT的頂視圖。參考數(shù)字421表示有源層；422表示柵電極；423a、 423b、 424a和424b表示Lov區(qū)域。在形成Lov區(qū)域423a、 423b、 424a和424b時箭頭對應(yīng)于摻雜劑的注入方向。在圖8C中，Lov區(qū)域423a、 423b、 424a和424b指向摻雜劑的注入方向側(cè)。
圖8D示出具有具有Lov區(qū)域的另一TFT的頂視圖.參考數(shù)字431表示有源層；432a和432b表示柵電極；433a和433b表示Lov區(qū)域。在形成Lov區(qū)域433a和433b時箭頭對應(yīng)于摻雜劑的注入方向。在圖8D中，Lov區(qū)域433a和433b指向摻雜劑的注入方向側(cè)。Lov區(qū)域433a與柵電極432a相交迭，而Lov區(qū)域433b與柵電極432b相交迭。與有源層431相交迭的柵電極432a的邊緣部分435a為沿著注入方向。而且，與有源層431相交迭的柵電極432b的邊緣部分435b為沿著注入方向。
如圖8A至8D中所示，根據(jù)本發(fā)明可以制造具有各種結(jié)構(gòu)的TFT。在附圖中示出的TFT的布局僅僅是示例性的，且本發(fā)明并不限于圖8A至8D中示出的結(jié)構(gòu)。
隨后，描述用于制造具有偏移柵極結(jié)構(gòu)的晶體管的方法。根據(jù)用于制造本發(fā)明的半導(dǎo)體器件的方法，也可以將具有其中柵電極不與源區(qū)或漏區(qū)交迭的偏移柵極結(jié)構(gòu)的晶體管形成于基板之上，該基板提供有具有Lov區(qū)域的晶體管、具有Loff區(qū)域的晶體管、或其中源區(qū)或漏區(qū)與溝道形成區(qū)接觸的晶體管.在具有偏移柵極結(jié)構(gòu)的晶體管中，將源區(qū)或漏區(qū)和與柵電極相交迭的有源層的區(qū)域之間的區(qū)域稱作偏移區(qū)。通過在漏區(qū)側(cè)上提供偏移區(qū)，使得漏區(qū)附近的電場減弱并可以使晶體管的耐壓緊密性升高。
圖5A示出在傾斜地進(jìn)行離子注入時，用作掩模的有源層801和柵電極802的頂視圖。沿著圖5A中的線A-A 截取的剖面圖示出于圖5B中。
在離子注入時箭頭示出注入的方向，且傾斜地與有源層801的表面相交。有源層801和柵電極802相互交迭，其間具有柵極絕緣膜803。在本發(fā)明中，和不與柵電極802交迭的露出區(qū)域804相比，將與柵電極802相交迭的有源層801的區(qū)域805設(shè)置得更靠近摻雜劑注入方向側(cè)。即，與有源層801相交迭的柵電極802的邊緣部分806指向注入方向的相對側(cè)，其中邊緣部分806被虛線包圍。
根據(jù)上述結(jié)構(gòu)，其中通過柵電極802阻擋摻雜劑且沒有被注入、或與其它露出區(qū)域相比難于注入的偏移區(qū)807，可以形成在離子注入時不與柵電極802交迭的有源層801的部分露出區(qū)域804中。根據(jù)上述離子注入，可以將源/漏區(qū)808和溝道形成區(qū)809分別分開地形成于露出區(qū)域804以及與柵電極802交迭的區(qū)域805中。在圖5A和5B中，兩個偏移區(qū)807形成為以將溝道形成區(qū)809夾在中間，源/漏區(qū)808形成為將溝道形成區(qū)809和兩個偏移區(qū)807夾在中間。
在離子注入時，可以通過到有源層的摻雜劑的入射角度來調(diào)節(jié)偏移區(qū)在注入方向上的長度(偏移長度)。
僅在源區(qū)側(cè)或漏區(qū)側(cè)上形成偏移區(qū)的情況中，與有源層相交迭的柵電極的一個邊緣部分可以指向注入方向的相對側(cè).在另一邊緣部分，將與柵電極相交迭的區(qū)域和有源層的露出區(qū)域設(shè)置為沿著注入方向相互接觸。
根據(jù)本發(fā)明的上述結(jié)構(gòu)，可以將具有Lov區(qū)域的TFT分開地形成于提供有具有偏移柵極結(jié)構(gòu)的TFT的基板之上，而不提供用于形成Lov區(qū)域的抗蝕劑掩模。因而，可以減少抗蝕劑和步猓的數(shù)量，且也可以降低制造的成本。另外，可以提高在離子注入步驟中的吞吐量。
可以利用連續(xù)波激光形成由沿著掃描方向延伸的單晶構(gòu)成的晶粒簇，其中激光是用于用作有源層的半導(dǎo)體膜的結(jié)晶。因此，可以利用連續(xù)波激光使半導(dǎo)體膜結(jié)晶化來提高用作薄膜芯片的TFT的遷移率。
圖3A示出通過利用連續(xù)波激光束使形成于基板1600之上的薄半導(dǎo)體膜1601結(jié)晶化的狀態(tài).如圖3A中所示，使半導(dǎo)體膜1601結(jié)晶化后，構(gòu)圖半導(dǎo)體膜1601，并形成柵電極、掩模等。此后，如圖3B中所示進(jìn)行摻雜。在通過激光束結(jié)晶化前可以構(gòu)圖半導(dǎo)體膜1601，或在結(jié)晶化后構(gòu)圖。
在摻雜時將注入方向設(shè)定為與半導(dǎo)體膜(在圖3B中構(gòu)圖后的半導(dǎo)體膜1604 )傾斜，如由連續(xù)線的箭頭所表示的。通過激活摻雜劑和形成各種絕緣膜、布線等，將多個集成電路形成于基板1600之上。形成集成電路后，劃分基板1600，由此形成其中集成電路相互隔開的薄膜芯片1603，如圖3C中所示。
隨后，描述薄膜芯片中每個晶體管的布局，其中形成了其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT，以及具有Lov區(qū)域的TFT。圖4A示出薄膜芯片的外部視圖。關(guān)于圖4A中示出的薄膜芯片，通過利用薄半導(dǎo)體膜形成的集成電路301和連接端子302形成于基板300之上。在圖4A中，箭頭示出摻雜劑的注入方向。例如，其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT和具有Lov區(qū)域的TFT形成于集成電路301中。
圖4B示出具有Lov區(qū)域的TFT的頂視圖，其包含于集成電路301中，而圖4C示出其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT的頂視圖，其包含于集成電路301中。
如圖4B中所示，在具有Lov區(qū)域的TFT中，與有源層311相交迭的柵電極312的邊緣部分313指向注入方向側(cè)，僅在源區(qū)側(cè)或漏區(qū)側(cè)上形成Lov區(qū)域的情況中，與有源層321相交迭的柵電極322的僅一個邊緣部分323可以對準(zhǔn)注入方向?？蛇x地，僅源區(qū)側(cè)或漏區(qū)側(cè)的一側(cè)上，與有源層相交迭的柵電極的邊緣部分可以指向注入方向。在另一側(cè)，與柵電極相交迭的區(qū)域和有源層的露出區(qū)域可以設(shè)置為沿著注入方向相互接觸。圖4D示出離子注入后沿著圖4B中的線A-A'截取的剖面圖，如圖 4D中所示，通過從傾斜的注入方向的離子注入，可以將Lov區(qū)域314 和Lov區(qū)域324分別形成于有源層311和有源層321中.
如圖4C中所示，設(shè)置其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT 340，以便與柵電極333相交迭的有源層331的區(qū)域和有源層331的露 出區(qū)域沿著注入方向相互接觸.換句話說，與有源層331相交迭的柵 電極333的邊緣部分336為沿著注入方向，
圖4E示出離子注入后沿著圖4C中的線B-B截取的剖面圖'如圖 4E中所示，即使通過從傾斜的注入方向進(jìn)行離子注入，也只有溝道形 成區(qū)343和源/漏區(qū)342可以形成于有源層331中。
參考圖4A至4E，描述了其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT 形成于提供有具有Lov區(qū)域的TFT的基板之上的例子。然而，本發(fā)明 并不限于該結(jié)構(gòu)'在具有Loff區(qū)域的TFT和具有Lov區(qū)域的TFT形成
于一個基板之上的情況中，與有源層相交迭的抗蝕劑掩模的邊緣部分 可以為在其中形成有Loff區(qū)域的TFT中沿著注入方向。在具有偏移區(qū) 的TFT形成于提供有具有Lov區(qū)域的TFT的基板之上的情況中，與具 有偏移區(qū)的TFT中的有源層相交迭的柵電極的邊緣部分可以指向注入 方向的相對側(cè)。
因此，關(guān)于通過利用本發(fā)明的制造方法制造的半導(dǎo)體器件，只要 TFT具有相同的電導(dǎo)率，則相對于溝道形成區(qū)的Lov區(qū)域的所有位置在 注入方向側(cè)上都是均勻的。在其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的TFT 中，只要TFT具有辨同的電導(dǎo)率，則溝道形成區(qū)和源/漏區(qū)沿著注入方 向相互接觸。在具有Loff區(qū)域的TFT中，只要TFT具有相同的電導(dǎo)率， 則溝道形成區(qū)和Loff區(qū)域沿著注入方向相互接觸。在具有偏移區(qū)的 TFT中，只要TFT具有相同的電導(dǎo)率，則相對溝道形成區(qū)的偏移區(qū)的位 置在注入方向側(cè)的相對側(cè)上是均勻的。
根據(jù)本發(fā)明的上述結(jié)構(gòu)，具有Lov區(qū)域的TFT可以分開地形成于 基板之上，其中該基板提供有具有Loff區(qū)域的TFT、其中源區(qū)和漏區(qū) 與溝道形成區(qū)接觸的TFT等，而不提供用于形成Lov區(qū)域的抗蝕劑掩 模。因而，可以減少抗蝕劑掩模和步驟的數(shù)量，并且也可以降低制造 的成本。另外，可以提高離子注入步驟中的吞吐量.
隨后，參考圖7A和7B，描述了將通過利用上述制造方法形成的薄膜芯片安裝于形成像素部分的基板之上的狀態(tài).在圖7A中，像素部分 6002和掃描線驅(qū)動器電路6003形成于基板6001之上。然后，將形成 于薄膜芯片6004中的信號線驅(qū)動器電路安裝于基板6001上，具體地， 將形成于薄膜芯片6004中的信號線驅(qū)動器電路貼附到基板6001上、 并電連接到像素部分6002.另外，參考數(shù)字6005表示FPC。將電源、 各種信號等的電位通過FPC 6005供給像素部分6002、掃描線驅(qū)動器電 路6003和形成于薄膜芯片6004上的信號線驅(qū)動器電路的每一個。
在圖7B中，像素部分6102和掃描線驅(qū)動器電路6103形成于基板 6101之上。然后，將形成于薄膜芯片6104中的信號線驅(qū)動器電路進(jìn)一 步安裝到安裝于基板6101上的FPC 6105上。將電源、各種信號等的 電位通過FPC 6105供給像素部分6102、掃描線驅(qū)動器電路6103和形 成于薄膜芯片6104上的信號線驅(qū)動器電路的每一個。
不特別地限制用于安裝薄膜芯片的方法，且可以使用公知的COG、 引線鍵合法、TAB等.只要電連接是可能的，則安裝薄膜芯片的位置不 局限于圖7A和7B中示出的位置.薄膜芯片中只形成信號線驅(qū)動器電 路的例子示出于圖7A和7B中；然而，可以將掃描線驅(qū)動器電路形成 于薄膜芯片中，或控制器、CPU、存儲器或類似器件可以形成于薄膜芯 片中并將其安裝。不是全部的信號線驅(qū)動器電路或掃描線驅(qū)動器電路， 而是僅僅構(gòu)成每個驅(qū)動器電路的一部分電路可以形成于薄膜芯片中。
在其中安裝驅(qū)動器電路作為薄膜芯片的半導(dǎo)體顯示器件中，用于 像素部分的晶體管不局限于由非晶半導(dǎo)體膜，例如非晶硅形成的TFT。 TFT可以是使用微晶半導(dǎo)體膜或多晶半導(dǎo)體膜的TFT?？梢允峭ㄟ^使用 單晶硅形成的晶體管或使用SOI的晶體管.而且，可以是使用有機(jī)半 導(dǎo)體的晶體管或使用碳納米管的晶體管。與將所有電路形成于提供有
像素部分的基板之上的情況相比，通過分開地形成集成電路，例如薄 膜芯片中的驅(qū)動器電路并將其安裝，可以提高產(chǎn)量且可以容易地使工 藝優(yōu)化到每個電路的特性。
隨后，描述用于制造本發(fā)明的半導(dǎo)體顯示器件的具體方法。這里， 其用作驅(qū)動器電路的具有Lov區(qū)域的n溝道TFT、其中源區(qū)和漏區(qū)與溝 道形成區(qū)接觸并且用作驅(qū)動器電路的p溝道TFT、和其用作像素部分的 具有Lof f區(qū)域的n溝道TFT為示例性的用于解釋說明.
首先，基膜501形成于基板500的絕緣表面上，如圖10A中所示?？梢允褂貌ＡЩ澹缗鸸杷徜^玻璃或硼硅酸鋁玻璃、石英基
板、陶瓷基板等作為基板500。而且，可以使用包括在其表面上形成絕 緣膜的SUS基板或硅基板的金屬基板.盡管與上述的基板相比，由具 有柔性的合成樹脂構(gòu)成的基板，例如塑料通常傾向于具有較低的耐熱 溫度，但是只要可以承受制造步猓中的工藝溫度，其就可以用作基板 500。
形成基膜501，以便防止包含在基板500之內(nèi)的堿金屬，例如Na 或堿土金屬擴(kuò)散到半導(dǎo)體膜中，并對半導(dǎo)體器件的特性產(chǎn)生不利的影 響.因此，通過利用能夠抑制堿金屬或堿土金屬擴(kuò)散到半導(dǎo)體膜中的 絕緣膜，例如氧化硅膜、氮化硅膜或氧氮化硅膜來形成基膜501.在本 實施例模式中，通過等離子體CVD形成具有膜厚度為10nm至400 nm 的氧氮化硅膜(優(yōu)選50 nm至300nm)。
注意到，基膜501可以是單層，或可以是多個絕緣膜的疊層.在 使用含有一定量的堿金屬或堿土金屬的基板，例如玻璃基板、SUS基板 或塑料基板的情況下，為了防止雜質(zhì)擴(kuò)散，形成基膜是有效的.然而， 當(dāng)使用雜質(zhì)擴(kuò)散并不成為問題的石英基板等時，就沒有必要形成所需 的基膜。
隨后，在通過PCVD形成基膜501后，在沒有暴露到大氣的條件下 形成半導(dǎo)體膜502。將半導(dǎo)體膜502的膜厚度設(shè)定為25 nm至100 nm (優(yōu)選30 nm至60 nm)。注意到半導(dǎo)體膜502可以是非晶半導(dǎo)體或多 晶半導(dǎo)體。而且，半導(dǎo)體不僅可以使用硅而且可以使用硅鍺.優(yōu)選的 是，當(dāng)使用硅鍺時，鍺的濃度為從O. 01原子％至4. 5原子％的數(shù)量級。
其次，通過激光結(jié)晶的方法使半導(dǎo)體膜502結(jié)晶，如圖10A中所 示。當(dāng)使用多晶硅作為半導(dǎo)體膜502時，首先形成非晶半導(dǎo)體。然后， 通過使用公知的結(jié)晶化方法使非晶半導(dǎo)體結(jié)晶。公知的結(jié)晶化方法可 以是通過RTA或使用退火爐熱處理進(jìn)行結(jié)晶化的方法、通過激光束照 射進(jìn)行結(jié)晶化的方法、通過使用催化劑金屬進(jìn)行結(jié)晶化的方法、通過 使用紅外光進(jìn)行結(jié)晶化的方法等。另外，可以將這些結(jié)晶化方法組合 進(jìn)行結(jié)晶化。
在使用激光的情況中，可以使用以準(zhǔn)分子激光器、YAG激光器、YV04 激光器等為代表性的脈沖激光器來進(jìn)行結(jié)晶化。例如，在使用YAG激 光器的情況中，使用趨于容易被半導(dǎo)體膜吸收的二次諧波的波長。將振蕩頻率設(shè)定為30 kHz至300 kHz,能量密度設(shè)為300 mJ/cm'至600 mJ/cm2 (通常為350 mJ/cm2至500 mJ/cm2)，且可以設(shè)定掃描速度以 便可以在任意點發(fā)射數(shù)個輻射斑。
另外，利用非晶半導(dǎo)體膜的結(jié)晶中能夠連續(xù)振蕩的固體激光器， 通過從基波的二次諧波到四次諧波照射的激光束，可以獲得具有大晶 粒尺寸的晶體.通常，優(yōu)選使用Nd:YV04激光器(基波為1064 nm)的 二次諧波(532 nm)或三次諧波(355nm)。通過非線性光學(xué)器件將從 連續(xù)波YV0 4激光器發(fā)射的激光束轉(zhuǎn)換為諧波以具有IOW的輸出功率. 還有一種通過將YV0 4晶體和非線性光學(xué)元件放置在諧振器中來發(fā)射諧 波的方法。優(yōu)選，通過利用光學(xué)系統(tǒng)使激光束成形，以便其在照射面 上成為矩形或橢圓形，且輻射到要處理的目標(biāo)。此時需要的能量密度 為0. 01MW/cm2至100 MW/cm2 (優(yōu)選0. 1MW/cm2至10 MW/cm2)。然后， 以相對于激光束約10cm/sec至2000cm/sec的速率移動半導(dǎo)體膜502 以使其受到照射。
可以使用公知的連續(xù)波的氣體激光器或固體激光器作為連續(xù)波激 光器。作為氣體激光器，列舉了 Ar激光器、Kr激光器等。作為固體激 光器，列舉YAG激光器、YV(K激光器、YLF激光器、YA103激光器、Y203 激光器、玻璃激光器、紅寶石激光器、紫翠玉激光器、Ti:藍(lán)寶石激光 器等。通過使用非線性光學(xué)元件可以獲得對于基波的諧波。
注意到，通過在盡可能相同的方向上設(shè)置激光束的掃描方向和溝 道形成區(qū)中栽流子的移動方向，可以提高TFT的遷移率。
結(jié)晶化后，通過構(gòu)圖半導(dǎo)體膜502，形成用作有源層的島狀半導(dǎo)體 膜503至505，如圖10B中所示。將島狀半導(dǎo)體膜503至505的膜厚度 i殳定為25 nm至100 nm (更優(yōu)選為30 nm至60 nm)。
將對應(yīng)于圖10B的頂視圖示于由虛線600包圍的區(qū)域中.在虛線 600之內(nèi)，沿著線A-A'截取的剖面圖和線B-B'截取的剖面圖對應(yīng)于 圖IOB。
隨后，形成柵極絕緣膜506以覆蓋島狀半導(dǎo)體膜503至505，如圖 10C中所示。在隨后的干法蝕刻用于形成柵電極期間，柵極絕緣膜的膜 厚度以10 nm至20 nm的數(shù)量級減?。灰虼?，優(yōu)選設(shè)定柵極絕緣膜的 膜厚度隨著需要而減小。具體地，形成柵極絕緣膜以具有40nm至150 nm數(shù)量級的厚度(更優(yōu)選為60 nm至120nm).例如，可以使用氧化硅、氮化硅、氧氮化硅等作為柵極絕緣膜.
而且，可以使用等離子體CVD、濺射等作為薄膜形成的方法.例如，在 通過等離子體CVD利用氧化硅形成柵極絕緣膜的情況中，通過使用原 硅酸四乙酯(TE0S)和02混合的氣體，在40Pa的反應(yīng)壓強(qiáng)下，300*C 至4001C的基板溫度，以及從0. 5W/cm2至0. 8W/cm2的高頻(13. 56MHz)
功率密度的條件下，可以形成膜。
而且，氮化鋁也可以用作柵極絕緣膜.氮化鋁的導(dǎo)熱性相對高， 且從TFT產(chǎn)生的熱量可以有效地消散。另外，其中在形成不含鋁的氧 化硅、氮氧化硅等后層疊氮化鋁的柵極絕緣膜也可以用作柵極絕緣膜.
隨后，在柵極絕緣膜506上形成導(dǎo)電膜507，如圖10D所示。導(dǎo)電 膜507可以是單層，如果有必要，或可以具有包含多層的層疊結(jié)構(gòu)， 例如兩層或三層。在本實施例模式中，利用W形成導(dǎo)電膜507以具有 300 nm的膜厚度。
具體地，可以4吏用選自Ta、 W、 Ti、 Mo、 Al和Cu中的元素，或具 有這些元素之一作為它的主要成分的合金或化合物來形成每個導(dǎo)電 膜。例如，可以全部考慮其中在第一層中使用Ta而在第二層中使用W 的導(dǎo)電膜、在第一層中使用TaN而在第二層中使用Al的導(dǎo)電膜、和在 第一層中使用TaN而在第二層中使用Cu的導(dǎo)電膜的組合.而且，可以 在第一層或第二層中任何一層中使用AgPdCu合金.可以使用其中W、 Al和Si的合金(Al-Si)以及TiN順序?qū)盈B的三層結(jié)構(gòu)。也可以使用氮 化鴒代替W，也可以^使用Al和Ti的合金(Al-Ti)代替Al和Si的合金 (Al-Si)，以及可以使用Ti代替TiN。然而，在形成多個導(dǎo)電膜的情況 中，為了蝕刻后在溝道長度方向中每層中的導(dǎo)電膜寬度上有差別，使 用可以確保蝕刻選擇率的那種材料。
例如，可以通過層疊由具有20 nm至100 nm厚度的TaN制成的導(dǎo) 電膜和由具有100 nm至400 nm厚度的W制成的導(dǎo)電膜來形成導(dǎo)電膜 507。在該情況中，以約40nm/min的膜形成速度形成TaN膜。這是通 過利用具有99. 99%純度的Ta靶、在設(shè)置為室溫的內(nèi)部室溫度下、Ar 的氣體流速率i殳置為50ml/min、 N2的氣體流速率i殳置為10ml/min、內(nèi) 部室壓強(qiáng)設(shè)置為0. 6Pa且膜形成電功率為lkW的條件下獲得的。另外， 以約390 nm/min的膜形成速度形成W膜。這是通過利用具有99. 99% 純度的W靶、在設(shè)置為230TC的內(nèi)部室溫度、Ar的氣體流速率設(shè)置為
22100ml/min、內(nèi)部室壓強(qiáng)設(shè)置為1. 5Pa且膜形成電功率設(shè)置為6kW的條 件下獲得的。
注意到，重要的是根據(jù)導(dǎo)電膜的材料選擇最佳的蝕刻氣體。而且， 每個導(dǎo)電層的材料并不限于本實施例模式中描述的一種。
隨后，構(gòu)圖導(dǎo)電膜507以形成柵電極508至510，如圖11A所示。 在本實施例模式中，通過利用感應(yīng)耦合等離子體(ICP )蝕刻進(jìn)行蝕刻。 通過利用Cl2和CF4的混合氣體作為蝕刻氣體，并施加3.2 W/cm'的RF (13. 56MHz)電功率，在1Pa的壓強(qiáng)下以產(chǎn)生等離子體，從而進(jìn)4亍蝕 刻。將224 mW/cm2的RF (13. 56MHz)功率施加到基板側(cè)(樣品臺)， 由此施加基本上負(fù)的自偏置電壓。在該條件下，W膜的蝕刻速率約為 100nm/min。才艮據(jù)該蝕刻，柵電極508至510的側(cè)面變?yōu)槁晕㈠F形的形 狀。當(dāng)進(jìn)行蝕刻時以便不留下導(dǎo)電膜殘余物，沒有以柵電極508至510 覆蓋的柵極絕緣膜506的表面可以在5 nm至10 nm或更多的數(shù)量級下 進(jìn)行蝕刻。
將對應(yīng)圖11A的頂視圖示于由虛線601包圍的區(qū)域中。在虛線601 中沿著線A-A'截取的剖面圖和沿著線B-B'截取的剖面圖對應(yīng)于圖
IIA。
隨后，如圖IIB中所示，利用柵電極508至510作掩模，將賦予n 型導(dǎo)電率的雜質(zhì)(摻雜劑)添加到島狀半導(dǎo)體膜503至505中(第一 摻雜處理)。通過離子注入進(jìn)行摻雜。用lxlO"原子/cn^至lx1015 原子/cm'的劑量和30kV至90kV的加速電壓進(jìn)行摻雜。其用作施主的5 族元素，例如P、 As或Sb，或6族元素例如S、 Te或Se可以用作賦予 n型導(dǎo)電率的雜質(zhì)元素.在本實施例模式中使用P 。根據(jù)第一摻雜處 理，以自對準(zhǔn)的方式形成第一雜質(zhì)區(qū)域511至515。以lxl0"原子/cm3 至lxl()2n原子/cm3的濃度范圍，將賦予n型導(dǎo)電率的雜質(zhì)元素添加到 第一雜質(zhì)區(qū)域511至515中，
將對應(yīng)圖11B的頂視圖示于由虛線602包圍的區(qū)域中。在虛線602 中沿著線A-A-截取的剖面圖和沿著線B-B'截取的剖面圖對應(yīng)于圖
IIB。 另外，在摻雜時參考數(shù)字516示出注入方向。在示于圖11B中的 離子注入中，注入方向指向從基板500的頂表面幾乎垂直于基板500。
接著，如圖11C中所示，形成抗蝕劑掩模520以覆蓋全部的烏狀 半導(dǎo)體膜504和部分島狀半導(dǎo)體膜505，并接著進(jìn)行第二摻雜處理。在第二摻雜處理中，將加速電壓設(shè)定為50kV至150kV，且將劑量設(shè)定為 1 x 10"原子/cm2至1 x 10"原子/cm2。
將對應(yīng)圖11C的頂視圖示于由虛線603包圍的區(qū)域中。在虛線603 中沿著線A-A-截取的剖面圖和沿著線B-B'截取的剖面圖對應(yīng)于圖 IIC。另外，箭頭示出在摻雜時的注入方向.在第二摻雜處理中，將注 入方向保持與島狀半導(dǎo)體膜503的表面傾斜，以便將雜質(zhì)添加到柵電 極508和島狀半導(dǎo)體膜503的交迭區(qū)域的一部分中。注意到，與烏狀 半導(dǎo)體膜503相交迭的柵電極508的邊緣部分521指向注入方向。另 外，將與抗蝕劑掩模520相交迭的島狀半導(dǎo)體膜505的區(qū)域和沒有交 迭的露出區(qū)域設(shè)置為沿著注入方向相互接觸。
根據(jù)第二摻雜處理，在島狀半導(dǎo)體膜505中，在與抗蝕劑掩模520 相交迭的區(qū)域中形成第二雜質(zhì)區(qū)域526，且形成通過將雜質(zhì)進(jìn)一步添加 到第一雜質(zhì)區(qū)域514和515中形成的第三雜質(zhì)區(qū)域527。另外，在島狀 半導(dǎo)體膜503中，在與柵電極508相交迭的區(qū)域中形成第四雜質(zhì)區(qū)域 524，且形成通過將雜質(zhì)進(jìn)一步添加到第一雜質(zhì)區(qū)域511中形成的第三 雜質(zhì)區(qū)域525。以5xl0"原子/cn^至5xl0"原子/ci^的濃度范圍，將 賦予n型導(dǎo)電率的雜質(zhì)元素添加到第二雜質(zhì)區(qū)域526中，且以1x10" 原子/cm3至5xl0"原子/cm3的濃度范圍將賦予n型導(dǎo)電率的雜質(zhì)元素 添加到第三雜質(zhì)區(qū)域525中，在第四雜質(zhì)區(qū)域524中的雜質(zhì)元素的濃 度也根據(jù)摻雜劑的入射角而變化，且在溝道長度方向中具有某種程度 的濃度梯度。在第四雜質(zhì)區(qū)域524中的雜質(zhì)元素的濃度比第三雜質(zhì)區(qū) 域525中的雜質(zhì)元素的濃度更低。
第二雜質(zhì)區(qū)域526對應(yīng)Loff區(qū)域；第三雜質(zhì)區(qū)域527對應(yīng)源/漏 區(qū)；第三雜質(zhì)區(qū)域525對應(yīng)源/漏區(qū)；且第四雜質(zhì)區(qū)域524對應(yīng)Lov區(qū) 域.
注意到，通過如圖11B中示出的第一摻雜處理，其中形成有p溝 道TFT的島狀半導(dǎo)體504不需要摻雜賦予n型導(dǎo)電率的雜質(zhì).因此， 在第一摻雜處理時，其可以用抗蝕劑掩模覆蓋?？梢圆挥幸獾靥峁┛?蝕劑掩模用于減少抗蝕劑掩模的數(shù)量，可以增加賦予p型導(dǎo)電率的雜 質(zhì)的濃度，以便島狀半導(dǎo)體膜的導(dǎo)電性可以轉(zhuǎn)變?yōu)閜型。在本實施例 模式中，描述了轉(zhuǎn)變?yōu)鯛畎雽?dǎo)體膜的導(dǎo)電性的情況。
如圖12A中所示，島狀n溝道半導(dǎo)體膜503和505覆蓋有由抗蝕劑構(gòu)成的抗蝕劑掩模530，并將賦予p型導(dǎo)電率的雜質(zhì)摻雜到島狀半導(dǎo) 體膜504中(第三摻雜處理).在第三摻雜處理中，柵電極509用作 掩模，并形成其中將賦予P型導(dǎo)電率的雜質(zhì)元素添加到用作P溝道TFT 的島狀半導(dǎo)體膜504中的第五雜質(zhì)區(qū)域531。在本實施例模式中，利用 乙硼烷(B2H6)通過離子注入形成第五雜質(zhì)區(qū)域531。在第五雜質(zhì)區(qū)域 531中，進(jìn)行摻雜處理，以便賦予p型導(dǎo)電率的雜質(zhì)元素的濃度為2x 10"原子/ci^至2xl0"原子/cm3。于是p型變?yōu)檎純?yōu)勢的。因此，第五 雜質(zhì)區(qū)域531用作p溝道TFT的源/漏區(qū)。
將對應(yīng)圖12A的頂視圖示于由虛線604包圍的區(qū)域中.在虛線604 中沿著線A-A'截取的剖面圖和沿著線截取的剖面圖對應(yīng)于圖 12A。另外，參考數(shù)字536示出在摻雜時的注入方向。在圖12A示出的 離子注入中，注入方向指向為從基板500的頂表面幾乎垂直于基板 500。同樣在p溝道TFT中形成Lov區(qū)域的情況中，將離子注入方向設(shè) 定為傾斜，以便將雜質(zhì)添加到其與柵電極509交迭的島狀半導(dǎo)體膜503 的區(qū)域中。
根據(jù)上述步驟，在島狀半導(dǎo)體膜503至505中形成雜質(zhì)區(qū)域。
隨后，形成第一層間絕緣膜532，以覆蓋島狀半導(dǎo)體膜503至505、 柵極絕緣膜506和柵電極508至510，如圖12B中所示。通過利用包含 硅的絕緣膜，例如氧化硅、氮化硅或氮氧化硅可以形成第一層間絕緣 膜532，且具有IOO nm至200 nm數(shù)量級的厚度。
接著，為了激活添加到島狀半導(dǎo)體膜503至505中的雜質(zhì)元素， 進(jìn)行熱處理。該步驟可以通過使用退火爐的熱處理、通過激光退火或 通過快速熱退火(RTA)完成.例如，在通過熱退火進(jìn)行激活的情況中， 在含有濃度等于或小于lppm,優(yōu)選等于或小于0. lppm的氧氣的氮氣氣 氛下、在400"C至700"C (優(yōu)選500TC至6001C )的溫度下進(jìn)行。而且， 在含有3%至100%氫氣的氣氛下，在300t:至450TC的溫度下進(jìn)行熱退 火1小時至12小時，由此進(jìn)行島狀半導(dǎo)體膜的氫化。進(jìn)行該步驟以便 通過熱激發(fā)的氫來終止懸掛鍵。也可以以另一種氫化手段進(jìn)行等離子 體氫化(使用由等離子體激發(fā)的氫)。在形成第一層間絕緣膜532之 前，可進(jìn)行激活處理。
根據(jù)以上描述的一系列步驟，可以將具有Lov區(qū)域的n溝道TFT 533、其中源區(qū)和漏區(qū)與溝道形成區(qū)接觸的p溝道TFT 534、以及具有
25Lof f區(qū)域的n溝道TFT 535形成于一個基板之上，將對應(yīng)于圖12B的頂視圖示于由虛線605包圍的區(qū)域中。在虛線 605中沿著線A-A'截取的剖面圖和沿著線B-B'截取的剖面圖對應(yīng)于 圖12B。隨后，形成第二層間絕緣膜537和第三層間絕緣膜538以覆蓋第 一層間絕緣膜532，如圖12C中所示。有機(jī)樹脂膜、無機(jī)絕緣膜、有機(jī) 聚硅氧烷等可以用作第二層間絕緣膜537,在本實施例模式中，通過使 用有機(jī)樹脂膜中之一的非感光性丙烯酸形成第二層間絕緣膜537.此后，蝕刻柵極絕緣膜506、第一層間絕緣膜532、第二層間絕緣 膜537和第三層間絕緣膜538以形成接觸孔。接著，形成用于形成與 島狀半導(dǎo)體膜503至505接觸的布線539。如圖12C中所示的步驟之后，可以進(jìn)行制造可根據(jù)電信號顯示灰 度的元件(顯示元件)的步驟，其中該元件例如為用作半導(dǎo)體顯示器 件的液晶單元或發(fā)光元件.注意到，本發(fā)明不必限于在本實施例模式中描述的制造方法。以 上描述的制造方法是具體地描述為僅僅是本發(fā)明的一個實施例模式， 且本發(fā)明并不限于上述的實施例模式.可以進(jìn)行基于本發(fā)明的技術(shù)性 思想的各種改變和修改。隨后，描述用于電連接基板之上提供的布線或端子和薄膜芯片的 方法。圖9A示出通過引線鍵合方法連接到布線或端子用于延伸的薄膜芯 片的剖面結(jié)構(gòu)。參考數(shù)字901表示基板，而902表示薄膜芯片。用粘 合劑903將薄膜芯片902貼附到基板901上。半導(dǎo)體元件906提供于 薄膜芯片902中并電連接至焊墊907用作端子，形成于薄膜芯片902 的表面上以便露出.在圖9A中示出的基板901上形成布線或端子904， 且通過布線905連接焊墊907和布線或端子904。隨后，圖9B示出通過倒裝芯片方法將薄膜芯片連接至基板的狀態(tài)。 在圖9B中，焊球913連接到其形成于薄膜芯片911的表面上的焊墊912 以便露出。于是，形成于薄膜芯片911中的半導(dǎo)體元件914通過焊墊 912電連接至焊球913。焊球913連接至形成于基板915上的布線或端 子916。作為用于連接焊球913和布線或端子916的方法，可以使用各種26方法，例如熱壓縮或添加有超聲波振動的熱壓縮。在熱壓縮后，可以在薄膜芯片911和基板915之間提供底層填料以填充焊球之間的間隙， 用于增強(qiáng)連接部分的機(jī)械強(qiáng)度并提高薄膜芯片中產(chǎn)生的熱量的熱擴(kuò)散 效率。盡管沒有必要總是使用底層填料，但底層填料可以防止由于基 板和薄膜芯片的熱膨脹系數(shù)的失配引起的應(yīng)力而造成的很差的電連 接。與僅通過熱壓縮接合的情況相比，在通過添加有超聲波振動的熱 壓縮結(jié)合的情況中，可以防止很差的電連接.特別地，對于要連接的 凸塊數(shù)量約大于300的情況很有效。由于焊墊之間的節(jié)距比引線鍵合方法的情況的節(jié)距保持得相對較 寬，因此倒裝芯片方法適合于連接具有許多端子的薄膜芯片，即使要 連接焊墊的數(shù)量增加。注意到，可以通過噴射分散有納米顆粒的液體的微滴噴射 (droplet discharging)的方法形成焊球，隨后，圖9C示出通過使用各向異性導(dǎo)電樹脂將薄膜芯片連接到基 板的狀態(tài).在圖9C中，形成于薄膜芯片921的表面上以便露出的焊墊 922電連接到形成于薄膜芯片921中的半導(dǎo)體元件924。焊墊922通過 各向異性導(dǎo)電樹脂927連接到形成于基板925上的布線或端子926.注意到，安裝方法并不限于圖9A至9C中示出的方法。可以結(jié)合 引線鍵合方法和倒裝芯片方法來安裝薄膜芯片。[實施例1]在該實施例中，描述了在離子注入中的摻雜劑(雜質(zhì))的入射角 和Lov區(qū)域的濃度之間的關(guān)系。圖13A示出摻雜劑到島狀半導(dǎo)體膜的入射角(傾斜角)和摻雜劑 注入方向中Lov區(qū)域的寬度之間的關(guān)系的結(jié)果，其是通過模擬得到的. 圖13A示出利用P作為摻雜劑的情況的模擬結(jié)果。具體地，假設(shè)P的 劑量為3xl0"原子/cn^且加速電壓為80kV。還假設(shè)Lov區(qū)域的雜質(zhì)濃 度等于或大于沒有被柵電極覆蓋的露出區(qū)域的雜質(zhì)濃度的1/4.另外， 圖13A示出摻雜劑的入射角和雜質(zhì)濃度等于沒有被柵電極覆蓋的露出 區(qū)域的雜質(zhì)濃度的1/4(等價于最靠近Lov區(qū)域中的溝道形成區(qū)的部分 的雜質(zhì)濃度)之間的關(guān)系。如圖13A中所示，隨著入射角增加，Lov區(qū)域的寬度增加，相反， 最靠近Lov區(qū)域中的溝道形成區(qū)的部分的雜質(zhì)濃度減少。即使在圖13A中入射角為0°的情況下，也就是說，在與半導(dǎo)體膜垂直的方向上添加 摻雜劑的情況中，形成具有約24 nm寬度的Lov區(qū)域.然而，這是由 于摻雜劑的熱擴(kuò)散引起的。圖13A示出入射角優(yōu)選設(shè)定為約至少15° 到至多80。，認(rèn)為如果Lov區(qū)域的寬度太窄且Lov區(qū)域的雜質(zhì)濃度太 低，則難以抑制熱栽流子效應(yīng).圖13B示出在使用B作摻雜劑的情況下，摻雜劑的入射角和摻雜 劑注入方向上的Lov區(qū)域的寬度之間關(guān)系的結(jié)果，其是通過模擬得到 的。具體地，假設(shè)B的劑量為2xl0"原子/cn^且加速電壓為80kV。還 假設(shè)Lov區(qū)域的雜質(zhì)濃度等于或大于沒有被柵電極覆蓋的露出區(qū)域的 雜質(zhì)濃度的1/4。另外，圖13B示出摻雜劑的入射角和雜質(zhì)濃度等于沒 有被柵電極覆蓋的露出區(qū)域的雜質(zhì)濃度的1/4(等價于最靠近Lov區(qū)域 中的溝道形成區(qū)的部分的雜質(zhì)濃度)之間的關(guān)系。如圖13B中所示，隨著入射角增加，Lov區(qū)域的寬度增加，相反， 最靠近Lov區(qū)域中的溝道形成區(qū)的部分雜質(zhì)濃度減少.即使在圖13B 中入射角為0°的情況下，也就是說，在與半導(dǎo)體膜垂直的方向上添加 摻雜劑的情況下，具有約76 nm寬度的Lov區(qū)域。然而，這是由于摻 雜劑的熱擴(kuò)散引起的.圖13B示出入射角優(yōu)選設(shè)定為約至少15°到至 多80° ，認(rèn)為如果Lov區(qū)域的寬度太窄且Lov區(qū)域的雜質(zhì)濃度太低， 則難以抑制熱載流子效應(yīng)。當(dāng)圖13A和圖13B相互比較時，發(fā)現(xiàn)在入射角、Lov區(qū)域的寬度以 及Lov區(qū)域的雜質(zhì)濃度之間的關(guān)系也依據(jù)摻雜劑的種類而改變.因此， 優(yōu)選的是掌握入射角和Lov區(qū)域的寬度以及Lov區(qū)域的雜質(zhì)濃度之間 的關(guān)系，然后將離子注入中摻雜劑的入射角確定為Lov區(qū)域的期望寬 度和Lov區(qū)域的期望雜質(zhì)濃度.[實施例2]在該實施例中，描述本發(fā)明的半導(dǎo)體顯示器件的一種模式.圖14A 是本實施例的半導(dǎo)體顯示器件的方塊圖.圖14A中示出的半導(dǎo)體顯示 器件具有提供有顯示元件的多個像素的像素部分701、選擇每個像素部 分的掃描線驅(qū)動器電路702和控制視頻信號輸入到選擇的像素的信號 線驅(qū)動器電路703,在圖14A中，信號線驅(qū)動器電路703包括移位寄存器704和模擬 開關(guān)705。時鐘信號(CLK)和起始脈沖信號(SP)輸入到移位寄存器28704。當(dāng)輸入時鐘信號(CLK)和起始脈沖信號(SP)時，定時信號在 移位寄存器704中產(chǎn)生并輸入到模擬開關(guān)705。另外，將視頻信號輸入到模擬開關(guān)705。根據(jù)輸入的定時信號，視 頻信號在模擬開關(guān)705中被采樣，并被提供給下一行信號線。接著，描述掃描線驅(qū)動器電路702的結(jié)構(gòu)。掃描線驅(qū)動器電路702 包括移位寄存器706和緩沖器707,在某些情況下，掃描線驅(qū)動器電路 702可包含電平移動器。通過將時鐘信號(CLK)和起始脈沖信號(SP) 輸入到移位寄存器706中，在掃描線驅(qū)動器電路702中產(chǎn)生選擇信號。 所產(chǎn)生的選擇信號通過緩沖器707緩沖并放大，且然后提供到對應(yīng)的 掃描線。用于其中一條像素線的晶體管的柵極連接至掃描線.用于其 中一條像素線的晶體管必須同時地被置入導(dǎo)通狀態(tài)。因此，能夠處理 大電流的一個用作緩沖器707.在圖14A中示出的半導(dǎo)體顯示器件中，由虛線包圍的信號線驅(qū)動 器電路703和掃描線驅(qū)動器電路702可以形成于薄膜芯片中.注意到， 本發(fā)明并不限于此，且掃描線驅(qū)動器電路和信號線驅(qū)動器電路中之一 可以形成于提供有像素部分701的基板之上，而另一個可形成于薄膜 芯片中?？蛇x地，僅僅一部分信號線驅(qū)動器電路703和一部分掃描線 驅(qū)動器電路702也可形成于薄膜芯片中.圖14B示出掃描線驅(qū)動器電路702和信號線驅(qū)動器電路703的模 擬開關(guān)705形成于提供有像素部分701的基板之上，而信號線驅(qū)動器 電路703的移位寄存器704形成于薄膜芯片中的例子.可以采用如下 模式，即不僅用于控制顯示元件操作的驅(qū)動器電路，典型地為信號線 驅(qū)動器電路或掃描線驅(qū)動器電路，而且控制器、CPU、存儲器等形成于 薄膜芯片中，且薄膜芯片安裝于其上形成像素部分的基板上.注意到，圖14A或14B中示出的結(jié)構(gòu)僅僅是本發(fā)明的半導(dǎo)體顯示 器件的一種模式，且信號線驅(qū)動器電路和掃描線驅(qū)動器電路的結(jié)構(gòu)并 不限于此。例如，可以使用能夠選擇信號線的另一種電路，例如譯碼 器電路來代替移位寄存器704和706。[實施例3]在本實施例中描述一種發(fā)光器件的結(jié)構(gòu)，其對應(yīng)于本發(fā)明半導(dǎo)體 器件的一種模式.發(fā)光器件包含面板和模塊，其中在面板中密封有發(fā) 光元件，在模塊中包含控制器的IC等安裝于面板上。圖15A是面板的頂視圖，其中形成于第一基板之上的晶體管和發(fā)光元件用密封劑密封，以便將其夾在第一基板和第二基板之間。圖15B對應(yīng)于圖15A中沿著 線A-A-截取的剖面圖，提供密封劑4005以圍繞在第一基板4001之上提供的像素部分 4002、信號線驅(qū)動器電路4003和掃描線驅(qū)動器電路4004。第二基板 4006提供在像素部分4002、信號線驅(qū)動器電路4003和掃描線驅(qū)動器 電路4004之上。因此，用第一基板4006、密封劑4005和第二基板4001 與填料4007 —起密封像素部分4002、信號線驅(qū)動器電路4003和掃描 線驅(qū)動器電路4004。提供于第一基板4001之上的像素部分4002、信號線驅(qū)動器電路 4003和掃描線驅(qū)動器電路4004有多個晶體管。在圖15B中，舉例i兌明 在信號線驅(qū)動器電路4003中包含的晶體管4008和4009以及在〗象素部 分4002中包含的晶體管4010。圖15B對應(yīng)于沿著由箭頭所指示的摻雜 劑注入方向的面板的剖面圖。因此，難以說明沿著溝道長度方向的每 個晶體管的全圖像；于是，這里僅示出每個晶體管的部分剖面圖。然 而，在信號線驅(qū)動器電路4003中包含的晶體管4008和4009具有Lov 區(qū)域，而在像素部分4002中包含的晶體管4010具有Loff區(qū)域。參考數(shù)字4011表示發(fā)光元件，而包含于發(fā)光元件4011中的像素 電極通過布線4017電連接到晶體管4010的漏極。另外，在本實施例 中，發(fā)光元件4011的相對電極和透明導(dǎo)電膜4012彼此電連接。注意 到，發(fā)光元件4011的結(jié)構(gòu)并不限于本實施例中描述的結(jié)構(gòu)。根據(jù)從發(fā) 光元件4011提取的光方向和晶體管4010的電導(dǎo)性，可以適當(dāng)?shù)馗淖?發(fā)光元件4011的結(jié)構(gòu)。供給信號線驅(qū)動器電路4003、掃描線驅(qū)動器電路4004或像素部分 4002的各種信號和電位沒有在圖15B中示出的剖面圖中i兌明，而只i兌 明了通過引線4014和4015從連接端子4016供給的。在本實施例中，由與包含于發(fā)光元件4011中的像素電極相同的導(dǎo) 電膜形成連接端子4016。由與布線4017相同的導(dǎo)電膜形成引線4014. 另外，由與包含于每個晶體管4008至4010中的柵電極相同的導(dǎo)電膜 形成引線4015。連接端子4016通過各向異性的導(dǎo)電膜4019電連接至包含于FPC 4018中的端子。30對于第一基板4001和第二基板4006，可以使用玻璃、金屬(通常 為不銹鋼)、陶瓷或塑料.如塑料，可以使用FRP(玻璃纖維增強(qiáng)塑料) 板、PVF(聚氟乙烯)膜、Mylar膜、聚酯膜或丙烯酸樹脂膜。而且， 也可以使用具有其中鋁箔夾在PVF膜或My 1 ar膜之間的結(jié)構(gòu)的薄板。然而，在第二基板位于從發(fā)光元件4011發(fā)出的光的提取方向中的 情況下，第二基板必須是透明的.在這種情況下，使用例如玻璃板、 塑料板、聚酯膜或丙烯酸膜的透光材料.而且，除了惰性氣體例如氮氣、氬氣之外，紫外可固化樹脂或熱 固性樹脂可用作填料4007，且可以使用PVC (聚氯乙烯)、丙烯酸、 聚酰亞胺、環(huán)氧樹脂、硅烷樹脂、PVB (聚乙烯醇縮丁醛)或EVA (乙 烯醋酸乙烯酯)。在本實施例中，用氮氣作為填料。不僅可以將本發(fā)明應(yīng)用到本實施例中描述的發(fā)光器件中，而且可 以應(yīng)用到其它的半導(dǎo)體器件。[實施例4]在本實施例中描述一種發(fā)光器件的結(jié)構(gòu)，其對應(yīng)于本發(fā)明半導(dǎo)體 器件的一種模式.發(fā)光器件包含面板和模塊，其中在面板中密封有發(fā) 光元件，在模塊中由單晶硅晶片形成的IC等安裝于面板上。圖16A是 面板的頂視圖，其中形成于第一基板之上的晶體管和發(fā)光元件用密封 劑密封，以便將其夾在第一基板和第二基板之間.圖16B對應(yīng)于圖16A 中沿著線A-A'截取的剖面圖。提供密封劑4105以圍繞在第一基板4101之上提供的像素部分 4102和掃描線驅(qū)動器電路4104。在^象素部分4102和掃描線驅(qū)動器電 路4104之上提供第二基板4106。因此，用第一基板4101、密封劑4105 和第二基板4106與填料4107 —起密封像素部分4102和掃描線驅(qū)動器 電路4104。另外，在薄膜芯片中形成的信號線驅(qū)動器電路4103安裝到 與在笫一基板4101之上由密封劑4105包圍的區(qū)域不同的區(qū)域之上.在第一基板4101之上提供的像素部分4102和掃描線驅(qū)動器電路 4104有多個晶體管。在圖16B中，僅舉例說明了包含于像素部分4102 中的晶體管4110。參考數(shù)字4111表示發(fā)光元件，而包含于發(fā)光元件4111中的像素 電極通過布線4117電連接到晶體管4110的漏極。另外，在本實施例 中，發(fā)光元件4111的相對電極和透明導(dǎo)電膜4112彼此電連接。注意31到，發(fā)光元件4111的結(jié)構(gòu)并不限于本實施例中描述的結(jié)構(gòu)。根據(jù)從發(fā) 光元件4111提取的光方向和晶體管4110的電導(dǎo)性，可以適當(dāng)?shù)馗淖?發(fā)光元件4111的結(jié)構(gòu)。
供給形成在薄膜芯片中的信號線驅(qū)動器電路4103、掃描線驅(qū)動器 電路4104和像素部分4102的各種信號和電位沒有在圖16B中示出的 剖面圖中說明，只說明了通過引線4114和4115從連接端子4116供給 的。
在本實施例中，由與包含于發(fā)光元件4111中的像素電極相同的導(dǎo) 電膜形成連接端子4116。另外，由與布線4117相同的導(dǎo)電膜形成引線 4114。而且，由與包含于晶體管4110中的柵電極相同的導(dǎo)電膜形成引 線4115。
連接端子4116通過各向異性的導(dǎo)電膜4119電連接至包含于FPC 4118中的端子。
對于第一基板4101和第二基板4106,可以使用玻璃、金屬(通常 為不銹鋼)、陶瓷或塑料。如塑料，可以使用FRP(玻璃纖維增強(qiáng)塑料) 板、PVF (聚氟乙烯)膜、Mylar膜、聚酯膜或丙烯酸樹脂膜。而且， 也可以使用具有其中鋁箔夾在PVF膜或My 1 ar膜之間的結(jié)構(gòu)的薄板。
然而，在第二基板位于從發(fā)光元件4111發(fā)出的光的提取方向中的 情況下，第二基板必須是透明的。在這種情況下，使用例如玻璃板、 塑料板、聚酯膜或丙烯酸膜的透光材料。
而且，除了惰性氣體例如氮氣、氬氣之外，紫外可固化樹脂或熱 固性樹脂可用作填料4107，且可以使用PVC (聚氯乙烯)、丙烯酸、 聚酰亞胺、環(huán)氧樹脂、硅烷樹脂、PVB (聚乙烯醇縮丁醛)或EVA (乙 烯醋酸乙烯酯)。在本實施例中，用氮氣作為填料.
圖16A和16B示出信號線驅(qū)動器電路4103形成于薄膜芯片中、并 安裝到第一基板4101上的例子；然而，可以形成于薄膜芯片中的電路 并不限于信號線驅(qū)動器電路4103。掃描線驅(qū)動器電路可以形成于薄膜 芯片中，且僅一部務(wù)信號線驅(qū)動器電路或一部分掃描線驅(qū)動器電路可 以形成于薄膜芯片中。
不僅可以將本發(fā)明應(yīng)用到本實施例中描述的發(fā)光器件中，而且可 以應(yīng)用到其它的半導(dǎo)體器件.在本實施例中，描述了一種用于連續(xù)波激光束照射的光學(xué)系統(tǒng).
圖18A至18D示出本實施例模式的一種光學(xué)系統(tǒng)。圖18A中示出 的光學(xué)系統(tǒng)有兩個柱面透鏡7001和7002.從由箭頭表示的方向進(jìn)入的 激光束的束斑通過兩個柱面透鏡7001和7002成形，然后將激光束輻 射到被處理的物體7003上。注意到，位于更靠近被處理的物體7003 的柱面透鏡7002的焦距比柱面透鏡7001的焦距更短。為了避免返回 光并進(jìn)行均勻照射，激光束到被處理物體的入射角設(shè)為大于0° ，優(yōu)選 在5°至30°的范圍內(nèi)。
在圖18B中示出的光學(xué)系統(tǒng)具有鏡面7005和平凸球面透鏡7006。 從箭頭表示的方向進(jìn)入的激光束被鏡面7005反射，且它的束斑通過平 凸球面透鏡7006成形，然后輻射到被處理的物體7007。注意到，設(shè)計 者可以適當(dāng)?shù)卮_定平凸球面透鏡的曲率半徑。注意到，為了避免返回 光且進(jìn)行均勻照射，激光束到基板的入射角設(shè)為大于0° ,優(yōu)選在5。 至30°的范圍內(nèi)。
在圖18C中示出的光學(xué)系統(tǒng)具有鏡面7010和7011，以及透鏡7012、 7013和7014。從箭頭表示的方向進(jìn)入的激光束被鏡面7010和7011反 射，且它的束斑通過透鏡7012、 7013和7014成形，然后輻射到^皮處 理的物體7015。為了避免返回光且進(jìn)行均勻照射，激光束到基板的入 射角設(shè)為大于O。，優(yōu)選在5。至30°的范圍內(nèi)。
圖18D示出將四個束斑合并形成一個束斑的情況中的光學(xué)系統(tǒng). 圖18D中示出的光學(xué)系統(tǒng)具有六個柱面透鏡7017和7022。四個激光束 分別從由箭頭表示的方向進(jìn)入到四個柱面透鏡7019至7022中。通過 柱面透鏡7019和7021成形的兩條激光束的束斑通過柱面透鏡7017再 次成形，然后激光束輻射到被處理的物體7023。另一方面，通過柱面 透鏡7020和7022成形的其它兩條激光束的束斑通過柱面透鏡7018再 次成形，然后激光束輻射到被處理的物體7023.
將被處理的物體7023上的每條激光束的束斑合并，以形成彼此部 分交迭的一個束斑。
盡管對于設(shè)計者可以適當(dāng)?shù)卮_定每個透鏡的焦距和入射角，但是 位于最靠近被處理的物體7023的柱面透鏡7017和7018的焦距制作得 比柱面透鏡7019至7022更短。例如，位于最靠近被處理的目標(biāo)7023 的柱面透鏡7017和7018的焦JE巨i殳為20 mm。將柱面透鏡7019至7022
33的焦距設(shè)定為150 mm.在本實施例中，設(shè)置每個透鏡，以便從柱面透 鏡7017和7018到被處理目標(biāo)7023的激光束的入射角為25° ，且從柱 面透鏡7019至7022到柱面透鏡7017和7018的激光束的入射角為10 。。為了避免返回光且進(jìn)行均勻照射，激光束到基板的入射角設(shè)為大 于0° ，優(yōu)選在5°至30°的范圍內(nèi)。
圖18D示出合并四個束斑的例子。在這種情況中，光學(xué)系統(tǒng)具有 對應(yīng)四個激光振蕩器的四個柱面透鏡和對應(yīng)四個柱面透鏡的兩個柱面 透鏡。合并的束斑的數(shù)量并不限于此，其數(shù)量可以為至少2個到至多8 個。當(dāng)合并束斑n(『2、 4、 6、 8)時，光學(xué)系統(tǒng)具有分別對應(yīng)n個激 光振蕩器的n個柱面透鏡和對應(yīng)n個柱面透鏡的n/2個柱面透鏡。當(dāng) 合并數(shù)量為n(n-3、 5、 7)的束斑時，光學(xué)系統(tǒng)具有分別對應(yīng)n個激 光振蕩器的n個柱面透鏡和對應(yīng)n個柱面透鏡的(n+l )/2個柱面透鏡。
當(dāng)五個或更多束斑交迭時，考慮到光學(xué)系統(tǒng)的位置、干擾等，希 望從基板的背表面?zhèn)劝l(fā)射第五和隨后的激光束。而且，基板需要是半 透明的。
當(dāng)認(rèn)為平面與被輻射的平面垂直，且認(rèn)為每個束斑的形狀為矩形 時，如果包含較短邊的平面或包含較長邊的表面被定義為入射面，則 希望激光束的入射角6滿足不等式6 >arctan (W/2d)。作為不等式，
"W"為包含于入射面中的較長邊或較短邊的長度，而"d"為透光基 板到激光束的厚度，其設(shè)置于受照射的平面上.當(dāng)激光束的軌跡不在 入射面上時，投射到入射面的激光束的軌跡的入射角定義為6。在激 光束以入射角6進(jìn)入的情況中，可以進(jìn)行激光束的均勻照射，而不受 來自具有從基板背表面反射的光的基板表面的反射光的干擾。在以上 的論述中，認(rèn)為基板的折射率為1.實際上，基板的折射率通常約為 1.5.考慮到該值，根據(jù)以上的論述獲得了比計算的角度更大的值。然 而，由于束斑的長軸方向中兩端處的能量衰減，因此干擾對兩端處有 小的影響，且以上述計算的值可以充分獲得削弱的干擾效果。
另外，本發(fā)明的激光照射設(shè)備中的光學(xué)系統(tǒng)并不限于本實施例中 描述的結(jié)構(gòu).
參考圖19，描述了本發(fā)明半導(dǎo)體器件的具體結(jié)構(gòu)，作為示例給出
使用半導(dǎo)體器件的電子器件之一的蜂窩電話。
在圖19中所示的蜂窩電話中，信號線驅(qū)動器電路1807、掃描線驅(qū) 動器電路1806、控制器1801、 CPU 1802和存儲器1811安裝于其上形 成像素部分1805的基板1800上，作為單個薄膜芯片或多個薄膜芯片， 另外，提供在印刷線路板上的電源電路1803、音頻處理電路1829和發(fā) 送機(jī)-接收機(jī)電路1831，還有例如電阻器元件、緩沖器元件和電容器元 件的元件通過例如FPC的連接器安裝。
在本實施例中，VRAM 1832、 DRAM 1825、快閃存儲器1826等包含 在存儲器1811中。將在面板中顯示的圖像的數(shù)據(jù)儲存于VRAM 1832中； 圖像數(shù)據(jù)或音頻數(shù)據(jù)存儲于DRAM 1825中；而各種程序存儲于快閃存 儲器中。
在電源電路1803中，產(chǎn)生用于信號線驅(qū)動器電路1807、掃描線驅(qū) 動器電路1806、控制器1801、 CPU 1802、音頻處理電路1829、存儲器 1811和發(fā)送機(jī)-接收機(jī)電路1804的電源電壓。在某些情況下，根據(jù)面 板的規(guī)格提供用于電源電路1803的功率源。
CPU 1802包含控制信號產(chǎn)生電路1820、譯碼器1821、寄存器1822、 控制電路1823、 RAM 1824、用于CPU的接口 1835等.通過接口 1835 輸入到CPU 1802的各種信號一次存儲到寄存器1822中，則接著輸入 到控制電路1823、譯碼器1821等，在工作電路1823中，根據(jù)輸入的 信號進(jìn)行工作，且指定發(fā)送各種指令的位置。另一方面，對輸入到譯 碼器1821的信號進(jìn)行解碼，并輸入到控制信號產(chǎn)生電路1820.基于輸 入的信號在控制信號產(chǎn)生電路1820中生成包含各種指令的信號，并發(fā) 送到由工作電路1823指定的位置，特別地是發(fā)送到存儲器1811、發(fā)送 機(jī)-接收機(jī)電路1831、音頻處理電路1829、控制器1801等，
存儲器1811、發(fā)送機(jī)-接收機(jī)電路1831、音頻處理電路1829和控 制器1801每一個都根據(jù)每一個接收的指令工作。在下文簡要地描述每 一項工作，
36從鍵盤1840輸入的信號通過接口 1809傳送到CPU 1802.在控制信號產(chǎn)生電路1820中，根據(jù)從鍵盤1840傳送的信號，將存儲于VRAM1832中的圖像數(shù)據(jù)轉(zhuǎn)換成預(yù)定的格式，并發(fā)送到控制器1801。
根據(jù)控制器1801中的面板規(guī)格，對包含從CPU 1802發(fā)送的圖像數(shù)據(jù)的信號進(jìn)行數(shù)據(jù)處理，并供給信號線驅(qū)動器電路1807和掃描線驅(qū)動器電路1806。另外，根據(jù)從電源電路1803輸入的電源電壓或從CPU輸入的各種信號，在控制器1801中產(chǎn)生Hsync信號、Vsync信號、時鐘信號CLK和伏特交流電(ACCont)，并供給信號線驅(qū)動器電路1807和掃描線驅(qū)動器電路1806。
在發(fā)送機(jī)-接收機(jī)電路1831中，在天線1833中處理作為電波發(fā)送和接收的信號，更具體地，包含了高頻電路，例如隔離器、帶通濾波器、VCO (壓控振蕩器)、LPF (低通濾波器)、耦合器和平衡-不平衡變換器。在發(fā)送機(jī)-接收機(jī)電路1831中發(fā)送和接收的這些信號中包括音頻信息的信號通過CPU 1802的指令發(fā)送到音頻處理電路1829。
由CPU 1802的指令發(fā)送的包含音頻信息的信號在音頻處理電路1829中被解調(diào)成音頻信號，并發(fā)送到揚聲器1828.在音頻處理電路1829中調(diào)制從麥克風(fēng)1827發(fā)送的音頻信號，并通過CPU 1802的指令發(fā)送到發(fā)送機(jī)-接收機(jī)電路1831。
在本實施例中，由薄膜芯片形成控制器1801、 CPU 1802和存儲器1811;然而，本發(fā)明并不限于此。電源電路1803和音頻處理電路1829可以由薄膜芯片形成。根據(jù)本發(fā)明，除了高頻電路，例如隔離器、帶通濾波器、VCO (壓控振蕩器)、LPF (低通濾波器)、耦合器或平衡-不平衡變換器之外的任何器件可以用薄膜芯片形成，并將其安裝于其上形成像素部分的基板上。
可以將本發(fā)明的半導(dǎo)體器件用于各種電子設(shè)備的顯示器部分或用于其它信號處理電路。使用本發(fā)明的電子器件的例子如下攝象機(jī)；數(shù)字照相機(jī)；目鏡型顯示器(頭戴顯示器)；導(dǎo)航系統(tǒng)；音頻再現(xiàn)設(shè)備(汽車音響、聲頻部件等)；膝上型個人計算機(jī)；游戲機(jī)；個人數(shù)字助理(移動計算機(jī)、蜂窩電話、便攜式游戲機(jī)、電子書等)；包含記錄介質(zhì)(特別是能夠處理記錄介質(zhì)，例如數(shù)字化通用光盤(DVD)中的數(shù)據(jù)的、且具有可以顯示數(shù)據(jù)圖像的顯示器的設(shè)備)的圖像再現(xiàn)設(shè)備等。這些電子器件的實例示于圖20A至20F中。
圖20A示出便攜式數(shù)字助理，其包含主體2001、顯示器部分2002、操作鍵2003、調(diào)制解調(diào)器2004等。圖20A示出其中調(diào)制解調(diào)器20(H可拆卸的個人數(shù)字辟理；然而，調(diào)制解調(diào)器可并入主體2001中?？梢詫⒈景l(fā)明的半導(dǎo)體器件用于顯示器部分2002或用于其它的信號處理電路.
圖20B示出一種蜂窩電話，其包含主體2101、顯示器部分2102、音頻輸入部分2103、音頻輸出部分2104、操作鍵2105、外部連接端口2106、天線2107等.如果顯示器部分2102在黑色背景上顯示白色文
字，則蜂窩電話將消耗較少的功率.可以將本發(fā)明的半導(dǎo)體器件用于顯示器部分2102或用于其它的信號處理電路。
圖20C示出一種電子卡，其包含主體2201、顯示器部分2202、連接端子2203等。可以將本發(fā)明的半導(dǎo)體器件用于顯示器部分2202或用于其它的信號處理電路。圖20C示出一種接觸型電子卡；然而，可以將本發(fā)明的半導(dǎo)體器件用于具有接觸型和非接觸型兩種功能的電子卡。
圖20D示出一種電子書，其包含主體2301、顯示器部分2302、操作鍵2303等。另外，可以將調(diào)制解調(diào)器并入到主體2301中.可以將本發(fā)明的半導(dǎo)體器件用于顯示器部分2302或用于其它的信號處理電路。
圖20E示出一種薄板形的個人計算機(jī)，其包含主體2401、顯示器部分2402、鍵盤2403、觸摸墊2404、外部連接端口 2405、用于電源的插頭2406等?？梢詫⒈景l(fā)明的半導(dǎo)體器件用于顯示器部分2402或用于其它的信號處理電路。
圖20F示出一種顯示器件，其包含機(jī)殼2501、支撐部分2502、顯示器部分2503、揚聲器部分2504、視頻輸入端子2505等?？梢詫⒈景l(fā)明的半導(dǎo)體器件用于顯示器部分2503或用于其它的信號處理電路.顯示器件包含所有的用于顯示信息的顯示器件、包含用于個人計算機(jī)、用于TV廣播接收和用于廣告的顯示器件。
如上所述，本發(fā)明的適用范圍^^廣，以致于可以將本發(fā)明應(yīng)用到電子器件或其它用于各種領(lǐng)域的信號處理的電路.
本申請是基于2003年7月23日在日本專利局提交的日本專利申
38請序列號no. 2003-277966和2003-277997，其全部內(nèi)容作為參考并入這里。
權(quán)利要求
1、一種用于制造半導(dǎo)體器件的方法，包括在基板之上形成半導(dǎo)體膜；在半導(dǎo)體膜上形成柵極絕緣膜；在柵極絕緣膜上形成柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分半導(dǎo)體膜中，由此在半導(dǎo)體膜中形成第一區(qū)和第二區(qū)，其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致。
2、 一種用于制造半導(dǎo)體器件的方法，包括 在基板之上形成第一半導(dǎo)體膜和第二半導(dǎo)體膜；在第一半導(dǎo)體膜之上形成第一柵電極并且在第二半導(dǎo)體膜之上 形成第二柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分第一半導(dǎo)體膜和部分第二半導(dǎo)體膜中，由此在第一半導(dǎo)體膜中形成第一區(qū) 和第二區(qū)，且由此在第二半導(dǎo)體膜中形成第三區(qū)和第四區(qū)， 其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致，以及其中第三區(qū)與第四區(qū)沿著所述一個方向接觸。
3、 一種用于制造半導(dǎo)體器件的方法，包括 在基板之上形成第一半導(dǎo)體膜和第二半導(dǎo)體膜；在第一半導(dǎo)體膜之上形成第一柵電極并且在第二半導(dǎo)體膜之上 形成第二柵電極；形成抗蝕劑掩模以便覆蓋第二柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分第一 半導(dǎo)體膜和部分第二半導(dǎo)體膜中，由此在第一半導(dǎo)體膜中形成第一區(qū) 和第二區(qū)，且由此在第二半導(dǎo)體膜中形成第三區(qū)、第四區(qū)和第五區(qū)，其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致，其中第三區(qū)與第四區(qū)沿著所述一個方向接觸，以及 其中第四區(qū)與第五區(qū)沿著所述一個方向接觸。
4、 一種用于制造半導(dǎo)體器件的方法，包括 在基板之上形成第一半導(dǎo)體膜和第二半導(dǎo)體膜；在第一半導(dǎo)體膜之上形成第一柵電極并且在第二半導(dǎo)體膜之上 形成第二柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分第一 半導(dǎo)體膜和部分第二半導(dǎo)體膜中，由此在第一半導(dǎo)體膜中形成第一區(qū) 和第二區(qū)，且由此在第二半導(dǎo)體膜中形成第三區(qū)和第四區(qū)，其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致，以及 其中從第四區(qū)到第三區(qū)的方向與所述一個方向相反。
5、 一種用于制造半導(dǎo)體器件的方法，包括 在第一基板之上形成半導(dǎo)體膜； 在半導(dǎo)體膜上形成柵極絕緣膜； 在柵極絕緣膜上形成柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分半導(dǎo) 體膜中，由此在半導(dǎo)體膜中形成第一區(qū)和第二區(qū)，其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致；通過使用至少所述半導(dǎo)體膜來形成多個集成電路；將第一基板分成多個第二基板，其中多個第二基板中的至少一個 具有多個集成電路中的至少一個；將多個第二基板中的至少一個安裝于第三基板之上，其中半導(dǎo)體 元件或顯示元件形成于第三基板之上；以及將多個集成電路中的至少一個與半導(dǎo)體元件或顯示元件電連接。
6、 一種用于制造半導(dǎo)體器件的方法，包括 在基板之上形成第一半導(dǎo)體膜和第二半導(dǎo)體膜；在第一半導(dǎo)體膜之上形成第一柵電極并且在第二半導(dǎo)體膜之上 形成第二柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分第一 半導(dǎo)體膜和部分第二半導(dǎo)體膜中，由此在第一半導(dǎo)體膜中形成第一區(qū) 和第二區(qū)，且由此在第二半導(dǎo)體膜中形成第三區(qū)和第四區(qū)，其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致，以及其中第三區(qū)與第四區(qū)沿著所述一個方向接觸， 通過使用至少所述半導(dǎo)體膜來形成多個集成電路； 將第一基板分成多個第二基板，其中多個第二基板中的至少一個具有多個集成電路中的至少一個；將多個第二基板中的至少一個安裝于第三基板之上，其中半導(dǎo)體元件或顯示元件形成于第三基板之上；以及將多個集成電路中的至少一個與半導(dǎo)體元件或顯示元件電連接。
7、 一種用于制造半導(dǎo)體器件的方法，包括 在基板之上形成第一半導(dǎo)體膜和第二半導(dǎo)體膜；在第一半導(dǎo)體膜之上形成第一柵電極并且在第二半導(dǎo)體膜之上 形成第二柵電極；形成抗蝕劑掩模以便覆蓋第二柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分第一 半導(dǎo)體膜和部分第二半導(dǎo)體膜中，由此在第一半導(dǎo)體膜中形成第一區(qū) 和第二區(qū)，且由此在第二半導(dǎo)體膜中形成第三區(qū)、第四區(qū)和第五區(qū)，其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致，其中第三區(qū)與第四區(qū)沿著所述一個方向接觸，以及， 其中第四區(qū)與第五區(qū)沿著所述一個方向接觸， 通過使用至少所述半導(dǎo)體膜來形成多個集成電路； 將第一基板分成多個第二基板，其中多個第二基板中的至少一個具有多個集成電路中的至少一個；將多個第二基板中的至少一個安裝于第三基板之上，其中半導(dǎo)體元件或顯示元件形成于第三基板之上；以及將多個集成電路中的至少一個與半導(dǎo)體元件或顯示元件電連接。
8、 一種用于制造半導(dǎo)體器件的方法，包括 在基板之上形成第一半導(dǎo)體膜和第二半導(dǎo)體膜；在第一半導(dǎo)體膜之上形成第一柵電極并且在第二半導(dǎo)體膜之上 形成第二柵電極；從相對于基板表面傾斜的一個方向?qū)㈦s質(zhì)元素?fù)诫s到部分第一半導(dǎo)體膜和部分第二半導(dǎo)體膜中，由此在第一半導(dǎo)體膜中形成第一區(qū) 和第二區(qū)，且由此在第二半導(dǎo)體膜中形成第三區(qū)和第四區(qū)， 其中從第二區(qū)到第一區(qū)的方向與所述一個方向一致，以及其中從第四區(qū)到第三區(qū)的方向與所述一個方向相反，通過使用至少所述半導(dǎo)體膜來形成多個集成電路；將第一基板分成多個第二基板，其中多個第二基板中的至少一個具有多個集成電路中的至少一個；將多個第二基板中的至少一個安裝于第三基板之上，其中半導(dǎo)體元件或顯示元件形成于第三基板之上；以及將多個集成電路中的至少一個與半導(dǎo)體元件或顯示元件電連接。
9、 根據(jù)權(quán)利要求1-8中任一項的用于制造半導(dǎo)體器件的方法， 其中第一區(qū)包括溝道形成區(qū)和LDD區(qū)。
10、 根據(jù)權(quán)利要求1-8中任一項的用于制造半導(dǎo)體器件的方法， 其中第二區(qū)包括源區(qū)和漏區(qū)中的至少一個。
11、 根據(jù)權(quán)利要求l-8中任一項的用于制造半導(dǎo)體器件的方法， 其中所述半導(dǎo)體器件是選自包括便攜式數(shù)字助理、蜂窩電話、電子卡、 電子書、個人計算機(jī)和顯示器件的組中的至少一種器件。
12、 根據(jù)權(quán)利要求2、 3、 6和7中任一項的用于制造半導(dǎo)體器件 的方法，其中第三區(qū)包括溝道形成區(qū)。
13、 根據(jù)權(quán)利要求2、 4、 6和8中任一項的用于制造半導(dǎo)體器件 的方法，其中第四區(qū)包括源區(qū)和漏區(qū)中的至少一個。
14、 根據(jù)權(quán)利要求3或7的用于制造半導(dǎo)體器件的方法，其中第 四區(qū)包括不與第二柵電極相交迭的LDD區(qū)。
15、 根據(jù)權(quán)利要求3或7的用于制造半導(dǎo)體器件的方法，其中第 五區(qū)是源區(qū)和漏區(qū)中的至少一個。
16、 根據(jù)權(quán)利要求4或8的用于制造半導(dǎo)體器件的方法，其中第 三區(qū)包括溝道形成區(qū)和偏移區(qū)。
全文摘要
本發(fā)明的名稱是“半導(dǎo)體器件及其制造方法”。本發(fā)明提供一種用于制造半導(dǎo)體器件的方法，通過該方法提供包含有源層、與有源層接觸的柵極絕緣膜、和與有源層相交疊的柵電極、其間有柵極絕緣膜的晶體管；通過從一個傾斜的方向?qū)㈦s質(zhì)添加到有源層，將雜質(zhì)添加到有源層中與柵電極相交疊且其間具有柵極絕緣膜的第一區(qū)的部分、和有源層中除了第一區(qū)外的第二區(qū)；且第二區(qū)位于相對于第一區(qū)的一個方向中。
文檔編號H01L21/84GK101635261SQ20091015166
公開日2010年1月27日 申請日期2004年7月23日 優(yōu)先權(quán)日2003年7月23日
發(fā)明者關(guān)口慶一, 山崎舜平, 肥塚純一, 荒井康行 申請人:株式會社半導(dǎo)體能源研究所