專利名稱：在cmos工藝中集成光電二極管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種在CM0S(互補(bǔ)金 屬氧化物半導(dǎo)體)工藝中集成光電二極管的方法。
背景技術(shù)：
現(xiàn)今光電二極管在CMOS器件上的集成已經(jīng)比較常見，其主要用于成像器，一般所 需的光刻層次較多，成本較高。本發(fā)明所涉及的光電二極管的用途是較為廉價(jià)的紅光鼠標(biāo)，光電二極管作為光接 受器，而CMOS器件則用做控制電路部分。這種用途決定了對(duì)這種光電二極管有以下要求首先，功能上這種光電二極管必須對(duì)紅光敏感，產(chǎn)生光電流并且對(duì)放電響應(yīng)時(shí)間
有一定要求。其次，由于鼠標(biāo)這種商品的市場(chǎng)競(jìng)爭(zhēng)比較強(qiáng)烈，必須以最低的成本最簡(jiǎn)單的結(jié)構(gòu) 實(shí)現(xiàn)其所要求的功能。因此，選擇成本較低的0.35 μ m CMOS工藝作為基本工藝來集成光電
二極管。最后，光電二極管的集成不能影響到原來CMOS工藝中其他各種器件的性能。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種在CMOS工藝中集成光電二極管的方法，能 以較低的制造成本實(shí)現(xiàn)光電鼠標(biāo)的功能。為解決上述技術(shù)問題，本發(fā)明的在CMOS工藝中集成光電二極管的方法是以 0. 35 μ m CMOS工藝作為基本工藝流程來集成所述光電二極管，包括如下步驟采用0. 35 μ mCMOS工藝方法，通過襯墊氧化層的成長(zhǎng)，SiN的淀積，光刻與刻蝕，場(chǎng) 氧化層成長(zhǎng)，SiN的去除形成場(chǎng)氧化層；通過一次光刻和注入形成PDNwell (光電二極管N阱)層；在經(jīng)過一次熱過程之后，采用0. 35 μ mCMOS工藝方法完成柵，側(cè)墻，LDD (輕摻雜漏 離子注入)，SD (源漏注入)硅化物合金層。采用本發(fā)明的方法，僅需在原COMS工藝的基礎(chǔ)上增加一層光刻層就能集成光電 二極管器件，使得原本需要2塊芯片的光電鼠標(biāo)，現(xiàn)在只需要一塊芯片即可實(shí)現(xiàn)，大大降低 了芯片制造、封裝的成本。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是場(chǎng)氧化層的形成示意圖；圖2是PDNwell層的形成示意圖；圖3是在CMOS工藝中集成的光電二極管器件結(jié)構(gòu)示意圖4是本發(fā)明的方法流程圖。
具體實(shí)施例方式在本發(fā)明的一具體實(shí)施例中，以0.35μπι CMOS工藝作為基本工藝流程來集成光電 二極管；結(jié)合圖4所示，具體實(shí)現(xiàn)的工藝流程如下參見圖1，首先，按照現(xiàn)有的CMOS制造工藝流程，通過襯墊氧化層的成長(zhǎng)，SiN(氮 化硅)的淀積，光刻與刻蝕，場(chǎng)氧化層成長(zhǎng)，SiN的去除形成場(chǎng)氧化層。在上述步驟中用4000-5600 A的場(chǎng)氧化層代替金屬硅化物阻擋層(SAB)保護(hù)光電 二極管器件。所形成的場(chǎng)氧化層不但起到了隔離器件的作用，而且起到了阻擋金屬硅化物 形成的作用；不僅保護(hù)了光電二極管部分不會(huì)受到后續(xù)一些普遍注入工程和刻蝕工程的影 響，而且還保證了當(dāng)實(shí)施硅化物合金工程時(shí)在光電二極管區(qū)域不會(huì)生長(zhǎng)上硅化物合金。由 于硅化物合金是不透光的，如果光電二極管區(qū)域生長(zhǎng)上硅化物合金，那么將不會(huì)有光射入 光電二極管，則沒有光電流產(chǎn)成。正因?yàn)槿绱?，可以使整個(gè)工藝流程減少一層光刻。再參見圖2所示，在完成了場(chǎng)氧化層以后，通過一次光刻和注入形成光電二極管 的N阱；注入磷元素，注入能量為700kev 士 20 %，注入劑量為1. 5E13 士 20 %。注入完成以后 進(jìn)行氧氣退火，溫度為1100°C，時(shí)間為110分鐘，氧氣含量為1%。經(jīng)過上述工藝方法形成的光電二極管，由Psub (P型襯底)代替了 PN結(jié)的P端，又 節(jié)省了一層光刻。結(jié)合圖3所示，在經(jīng)過一次熱過程之后(溫度為1100°C，時(shí)間為110分鐘，氧氣含 量為1 % )，按照現(xiàn)有的CMOS制造工藝流程完成柵，側(cè)墻，LDD，SD,硅化物合金等后續(xù)工藝步 驟。光電二極管中的PD(光電二極管)區(qū)域的Ndiff (N型擴(kuò)散區(qū))和Pdiff (P型擴(kuò)散區(qū)) 由源漏注入時(shí)一起完成，這樣再一次節(jié)省了兩次光刻。至此，經(jīng)過優(yōu)化的本發(fā)明的工藝流程，只比現(xiàn)有的CMOS制造工藝流程多了一層 PDNwell的光刻，使原來需要增加5道光刻流程，變?yōu)橹辉黾右坏拦饪塘鞒?，即可將光電?極管集成進(jìn)來，大大降低了成本。通過拉偏實(shí)驗(yàn)，進(jìn)一步確認(rèn)本發(fā)明的方法工藝余量很大， 工藝十分穩(wěn)定。以上通過具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的 限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也 應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種在CMOS工藝中集成光電二極管的方法，其特征在于所述CMOS工藝是以 0. 35 μ m CMOS工藝作為基本工藝流程來集成所述光電二極管，包括如下步驟，采用0. 35 μ m CMOS工藝方法，通過襯墊氧化層的成長(zhǎng)，SiN的淀積，光刻與刻蝕，場(chǎng)氧 化層成長(zhǎng)，SiN的去除形成場(chǎng)氧化層；通過一次光刻和磷元素注入形成光電二極管N阱層；在經(jīng)過一次熱過程之后，采用0. 35 μ m CMOS工藝方法完成柵，側(cè)墻，輕摻雜漏離子注 入，源漏注入，硅化物合金層。
2.如權(quán)利要求1所述的方法，其特征在于所述場(chǎng)氧化層的厚度為4000-5600A
3.如權(quán)利要求1所述的方法，其特征在于注入能量為700kev士20%，注入劑量為 1.5E13士20% ；注入完成以后進(jìn)行氧氣退火，溫度為1100°C，時(shí)間為110分鐘，氧氣含量為 1%。
4.如權(quán)利要求1所述的方法，其特征在于所述光電二極管中的光電二極管區(qū)域的N 型擴(kuò)散區(qū)和P型擴(kuò)散區(qū)由源漏注入時(shí)一起完成。
全文摘要
本發(fā)明公開了一種在CMOS工藝中集成光電二極管的方法，采用0.35μm CMOS工藝方法，通過襯墊氧化層的成長(zhǎng)，SiN的淀積，光刻與刻蝕，場(chǎng)氧化層成長(zhǎng)，SiN的去除形成場(chǎng)氧化層；通過一次光刻和注入形成PDNwell層；在經(jīng)過一次熱過程之后，采用0.35μm CMOS工藝方法完成柵，側(cè)墻，LDD，SD，硅化物合金層。本發(fā)明能以較低的制造成本實(shí)現(xiàn)光電鼠標(biāo)的功能。
文檔編號(hào)H01L21/8249GK102097388SQ200910201940
公開日2011年6月15日 申請(qǐng)日期2009年12月15日 優(yōu)先權(quán)日2009年12月15日
發(fā)明者張雷, 徐俊杰, 王樂平, 錢文生, 陳保周 申請(qǐng)人:上海華虹Nec電子有限公司