專利名稱：半導體器件以及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種器件，具體而言涉及經(jīng)鈍化的半導體器件，并且涉及一種制造這 樣的器件的方法。
背景技術(shù)：
可以鈍化半導體器件，以使它們處于非活躍狀態(tài)或者反應(yīng)性較低或者保護它們免 受由涂敷或表面處理所造成的污染的影響，或者用以降低泄露電流。美國專利申請公開號US 2002/0000510A1 (Matsuda)公開了一種光電探測器，其 包括堆疊在襯底上的半導體導電層、光吸收層和寬能帶隙層。此外，在襯底上依次沉積有 SiN鈍化膜和SiO2介電膜。另外，在介電膜上設(shè)有焊盤電極。然而，在例如GaN激光器中觀察到的一個問題是，在鈍化之后，器件的電氣性能顯 著降低。

發(fā)明內(nèi)容
本發(fā)明的一個目標是至少部分克服該問題，并且提供在鈍化后同樣具有更為適當 的器件特性的改進的半導體器件。將從以下描述中顯現(xiàn)的這一目標和其他目標是通過根據(jù)隨附獨立權(quán)利要求的器 件和方法來實現(xiàn)的。根據(jù)本發(fā)明的一個方面，提供有一種器件，其包括具有前表面和后表面的襯底； 提供于襯底的前表面上的半導體元件；第一鈍化層；以及提供于襯底的后表面上的第二鈍化層。如從本發(fā)明人所進行的實驗中了解到的那樣，上述器件性能的降低主要是由鈍化 層中的機械應(yīng)力造成的。為此，通過使用多個鈍化層，可以實現(xiàn)鈍化結(jié)構(gòu)的應(yīng)力調(diào)整，據(jù)此 可以直接地影響由壓電效應(yīng)所引起的電子空穴對的產(chǎn)生。作為一個重要結(jié)果，由這一現(xiàn)象 造成的泄漏電流可以得到顯著降低。為了使用多個鈍化層實現(xiàn)應(yīng)力調(diào)整，例如第一鈍化層 可具有內(nèi)部壓縮應(yīng)力，而第二鈍化層可具有內(nèi)部拉伸應(yīng)力。優(yōu)選地，對于發(fā)光二極管(LED) 應(yīng)用，為了最佳的性能，由此產(chǎn)生的作用于其余器件上的應(yīng)力不等于零。此外，在后表面上 提供第二鈍化層的益處在于其可以在器件的前表面上的其他元件(例如，半導體元件)形 成之后，特別是在無需損害前表面上的一個或多個元件的情況下提供。也就是說，后表面上 的第二層總是可以應(yīng)用，與例如器件的前表面上的任何其他鈍化層的存在無關(guān)。這在器件 的應(yīng)力調(diào)整中提供了很大的自由度。并且，在第一鈍化層與第二鈍化層的沉積之間可以檢 查器件的性能。在一個實施方式中，第一鈍化層被提供于襯底的前表面之上。也就是說，在襯底的 頂部(前表面)上有一個鈍化層，并且在襯底的底部(后表面)上還有一個鈍化層。在另一實施方式中，第一鈍化層被提供于第二鈍化層上。也就是說，在襯底的后表 面上有雙鈍化層堆疊。
而在又一實施方式中，所述器件還包括至少一個接觸，連接到半導體元件并且延 伸穿過提供于襯底的前表面之上的第一鈍化層，其中提供于襯底的后表面上的第二鈍化層 由提供于第一鈍化層之上并且部分覆蓋所述至少一個接觸的另一第二鈍化層所替代。因 此，在該實施方式中，在襯底的后表面上無鈍化層。器件頂部的第二層“模擬”硅器件技術(shù) 中已知的劃擦保護層。本發(fā)明對于使用基于III-V族的半導體元件(即，具有化學元素周期表中的至少 一種III族元素和至少一種V族元素的化合物)，例如III-V族發(fā)光二極管或者III-V族 雙極晶體管等的器件而言尤為有用，因為具有這些元件的器件在常規(guī)鈍化后可能顯著受到 性能劣化。事實上，本發(fā)明可以有利地應(yīng)用到任何直接能帶隙材料(例如，InP、GaAS、GaN、 GaP)。鈍化層可以是介電層。事實上，可以使用任何能夠應(yīng)用到器件上而不會將其損毀 (即，以低溫沉積而不耗損器件的底層元件的任何部分)的層。根據(jù)本發(fā)明的另一方面，提供有一種制造包含第一鈍化層的器件的方法，該方法 包括提供具有前表面和后表面的襯底；在襯底的前表面上提供半導體元件；以及在襯底 的后表面上提供第二鈍化層。這一方面可以表現(xiàn)出與本發(fā)明的先前方面相類似的特征和優(yōu)
點ο


現(xiàn)在將參考示出本發(fā)明的當前優(yōu)選實施方式的附圖，更加詳細地描述本發(fā)明的這 些方面和其他方面。圖Ia和圖Ib示意性地示出根據(jù)本發(fā)明的一個實施方式的半導體器件。圖加和圖2b示意性地示出根據(jù)本發(fā)明的另一實施方式的半導體器件。圖3a和圖北示意性地示出根據(jù)本發(fā)明的又一實施方式的半導體器件。
具體實施例方式在本申請書中，當?shù)谝粚嶓w被提供于第二實體“上”或“之上”時，根據(jù)情況，第一 實體可以直接地提供在第二實體上，或者通過第一與第二實體之間的至少一個中間層或膜 等。并且，“第一”和“第二”鈍化層并不一定意味著第一層先于第二層應(yīng)用。圖Ia和圖Ib是根據(jù)本發(fā)明的一個實施方式的半導體器件10的截面?zhèn)纫晥D和頂 視圖。器件10包括襯底12，例如硅板。在襯底12的前表面14上加工晶體管16。晶體 管16從下至上包括在臺面配置中的集電極16a、基極16b和發(fā)射極16c。此外，在襯底12 的前表面14之上，S卩，在晶體管16和在襯底12的前表面14的未被晶體管16所覆蓋的部 分上提供有第一介電鈍化層18。鈍化層18由寬能帶隙(或者至少比要鈍化的材料更大的 能帶隙)的材料構(gòu)成。鈍化層18比如可以由沉積的SiO2(可能是等離子體增強的)、Si3N4、 聚酰胺、BCB等制成。另外，如圖所示，器件10包括連接到晶體管16并且延伸穿過第一鈍 化層18的金屬接觸20a-20e。亦即，接觸20a和20e連接到集電極16a，接觸20b和20d連 接到基極16b，而接觸20c連接到發(fā)射極16c。每個接觸20a-20e延伸到第一鈍化層18之 外或之上的頂部可以比接觸的其余部分寬，以便于到外部實體(未示出)的連接。
此外，器件10包括被提供在襯底12的后表面M上的第二介電鈍化層22，該后表 面M與襯底12的前表面14相對。第二鈍化層22的類型可以與第一鈍化層18相同。在一種制造圖Ia-圖Ib的器件10的方法中，首先提供襯底12。隨后，在襯底12 的頂部上加工晶體管16。晶體管16可以是所謂的MESA器件，其首先生長為完整的外延堆 疊并于隨后被蝕刻以實現(xiàn)不同的層(集電極16a、基極16b和發(fā)射極16c)。隨后，在到目前 為止實現(xiàn)的器件的頂部沉積第一鈍化層18。在這之后，在鈍化層18中蝕刻出接觸孔，用以 容納隨后提供到器件的電接觸20a-20e。最后，在襯底12的背面上沉積第二鈍化層22。圖加和圖2b是根據(jù)本發(fā)明的另一實施方式的半導體器件10的截面?zhèn)纫晥D和頂 視圖。器件10包括襯底12，例如硅板。在襯底12的前表面14上加工有晶體管16。晶 體管16從下至上包括在臺面配置中的集電極16a、基極16b和發(fā)射極16c。另外，如圖所 示，器件10包括直接布置在晶體管16上的金屬接觸20a-20e。亦即，接觸20a和20e連接 到集電極16a，接觸20b和20d連接到基極16b，而接觸20c連接到發(fā)射極16c。此外，器件10包括提供在襯底12的后表面M上的“第二”介電鈍化層22，以及提 供在鈍化層22上的“第一”介電鈍化層18。鈍化層18和M中的每一個層都由寬能帶隙 (或者至少比要鈍化的材料更大的能帶隙)的材料構(gòu)成。鈍化層18和22例如可以由沉積 的S^2 (可能是等離子體增強的)、Si3N4、聚酰胺、BCB等制成。在一種制造2b的器件10的方法中，首先提供襯底12。隨后，在襯底12 的頂部上加工晶體管16。晶體管16可以是所謂的MESA器件，其首先生長為完整的外延堆 疊并于隨后被蝕刻以實現(xiàn)不同的層(集電極16a、基極16b和發(fā)射極16c)。隨后，使用所謂 的光刻膠剝離將電接觸20a-20e直接置于晶體管16上。最后，將鈍化層22沉積在襯底12 的背面，并且接著將鈍化層18沉積在鈍化層22上，從而在后表面M上形成雙鈍化層堆疊。 可選地，層18和22可以是提供在襯底12的背表面M上的預(yù)先制作的堆疊。圖3a和圖北是根據(jù)本發(fā)明的又一實施方式的半導體器件10的截面?zhèn)纫晥D和頂 視圖。器件10包括襯底12，例如硅板。在襯底12的前表面14上加工有晶體管16。晶 體管16從下至上包括在臺面配置中的集電極16a、基極16b和發(fā)射極16c。此外，在襯底12 的前表面14之上，即，在晶體管16上和襯底12的前表面14的未被晶體管16所覆蓋的部 分上提供有第一介電鈍化層18。鈍化層18由寬能帶隙(或者至少比要鈍化的材料更大的 能帶隙)的材料構(gòu)成。鈍化層18比如可以由沉積的SiO2(可能是等離子體增強的)、Si3N4、 聚酰胺、BCB等制成。另外，如圖所示，器件10包括連接到晶體管16并且延伸穿過第一鈍 化層18的金屬接觸20a-20e。亦即，接觸20a和20e連接到集電極16a，接觸20b和20d連 接到基極16b，而接觸20c連接到發(fā)射極16c。每個接觸20a-20e延伸到第一鈍化層18之 外或之上的頂部可以比接觸的其余部分寬，以便于到外部實體(未示出)的連接。此外，器件10包括被提供在第一鈍化層18之上并且部分覆蓋各接觸20a-20e的 第二介電鈍化層22。亦即，如圖所示，第二鈍化層22部分地覆蓋各接觸20a-20e的較寬頂 部。因此，接觸20a-20e的較寬頂部在兩個鈍化層18和22的中間。第二鈍化層22的類型 可以與第一鈍化層18相同。在一種制造圖3a-圖北的器件10的方法中，首先提供襯底12。隨后，在襯底12的頂部上加工晶體管16。晶體管可以是所謂的MESA器件，其首先生長為完整的外延堆疊并 于隨后被蝕刻以實現(xiàn)不同的層(集電極16a、基極16b和發(fā)射極16c)。隨后，在到目前為止 實現(xiàn)的器件的頂部沉積第一鈍化層18。在這之后，在鈍化層18中蝕刻出接觸孔，用以容納 隨后提供到器件的電接觸20a-20e。隨后，將第二鈍化層22沉積在第一鈍化層18之上并 且沉積在接觸20a-20e之上，在此之后，接觸20a-20e可以使用所謂的CB (到接合焊盤的接 觸)掩膜來部分地打開或進行接觸。在每個上述實施方式中，都向器件添加一個額外層，用以對由單個鈍化層所引起 的機械應(yīng)力作出補償。換句話說，通過使用兩個鈍化層18和22，可以實現(xiàn)鈍化結(jié)構(gòu)的應(yīng)力 調(diào)整，據(jù)此可以直接地影響由壓電效應(yīng)所引起的晶體管16中電子空穴對的產(chǎn)生。作為一個 重要結(jié)果，由這一現(xiàn)象造成的晶體管16中的泄漏電流可以得到顯著降低。因此，兩個鈍化 層18和22應(yīng)當這樣布置使得施加在底層或中間結(jié)構(gòu)上的最終機械應(yīng)力使壓電效應(yīng)不被 引起，或者使該效應(yīng)至少在很大程度上被減少。換言之，添加第二層以調(diào)節(jié)應(yīng)力，使得泄漏 電流被最小化。為了實現(xiàn)應(yīng)力調(diào)整，第一鈍化層18例如可以具有內(nèi)部壓縮應(yīng)力，而第二鈍 化層22可以具有內(nèi)部拉伸應(yīng)力，或者反之。并且，特別是在器件10包括發(fā)光二極管而不是 晶體管16的情況下，為了最佳性能(即，具有低泄漏電流的正常工作的pn結(jié))，由此產(chǎn)生的 作用于其余器件上的應(yīng)力不應(yīng)等于零。通常，由此產(chǎn)生的應(yīng)力對于基于MP的器件為大約 150Mpa拉伸應(yīng)力。本領(lǐng)域中技術(shù)人員意識到，本發(fā)明絕不是僅限于上述優(yōu)選實施方式。恰恰相反，許 多修改和變化在隨附權(quán)利要求的范圍內(nèi)都是可能的。例如，除了當前的兩個鈍化層之外，還 可以向器件添加至少一個另外的鈍化層，用以對由單鈍化層所引起的機械應(yīng)力作出補償。
權(quán)利要求
1.一種器件(10)，包括:-襯底(12)，其具有前表面(14)和后表面(24)； -半導體元件(16)，其提供在所述襯底的所述前表面上； -第一鈍化層(18)；以及-第二鈍化層(22)，其提供在所述襯底的所述后表面上。
2.根據(jù)權(quán)利要求1的器件，其中所述第一鈍化層提供于所述襯底的所述前表面之上。
3.根據(jù)權(quán)利要求1的器件，其中所述第一鈍化層提供在所述第二鈍化層上。
4.根據(jù)權(quán)利要求2的器件，還包括至少一個接觸O0a-20e)，所述接觸(20a-20e)連接 到所述半導體元件并且延伸穿過提供于所述襯底的前表面之上的所述第一鈍化層，其中提 供在所述襯底的所述后表面上的所述第二鈍化層由提供于所述第一鈍化層之上并且部分 覆蓋所述至少一個接觸的另一第二鈍化層所替代。
5.根據(jù)任一前述權(quán)利要求的器件，其中所述半導體元件是基于III-V族的元件。
6.根據(jù)任一前述權(quán)利要求的器件，其中所述鈍化層是介電層。
7.—種制造包括第一鈍化層(18)的器件(10)的方法，該方法包括 -提供具有前表面(14)和后表面04)的襯底(12)；-在所述襯底的所述前表面上提供半導體元件(16)；以及 -在所述襯底的所述后表面上提供第二鈍化層02)。
全文摘要
本發(fā)明涉及一種器件(10)，其包括具有前表面(14)和后表面(24)的襯底(12)；提供在襯底的前表面上的半導體元件(16)；第一鈍化層(18)；以及提供在襯底的后表面上的第二鈍化層(22)。本發(fā)明還涉及一種制造這樣的器件的方法。
文檔編號H01L23/29GK102099909SQ200980127711
公開日2011年6月15日 申請日期2009年7月9日 優(yōu)先權(quán)日2008年7月16日
發(fā)明者E·蒂梅林, J·H·克魯特維杰克 申請人:皇家飛利浦電子股份有限公司