專利名稱：包括多個封裝的半導(dǎo)體芯片的固態(tài)驅(qū)動器或者其它存儲裝置的制作方法
包括多個封裝的半導(dǎo)體芯片的固態(tài)驅(qū)動器或者其它存儲裝
CP3相關(guān)申請的交叉引用本申請要求2008年11月13日提交的美國臨時專利申請No. 61/114，巧4和2009 年2月6日提交的美國專利申請No. 12/367, 056的優(yōu)先權(quán)，這些申請的內(nèi)容通過引用全部包含于此。
背景技術(shù)：
板上芯片(COB)技術(shù)包括在基底(通常是印刷電路板)上安裝(集成)專用集成電路(ASIC)、處理器、存儲器半導(dǎo)體裸芯或者其它裸芯/芯片，而無需封裝部件。除了裸芯焊接，集成裸芯/芯片的工藝包括絲焊、還可能包括在封裝前或封裝后的檢測。如本領(lǐng)域的普通技術(shù)人員理解的，COB技術(shù)有助于實現(xiàn)高集成度。例如，消除薄小型外形封裝(TSOP)或者細間距球柵陣列(FBGA)部件封裝減小了所需的基底面積和組件重量。在一些情況中，可節(jié)約面積20%。使用傳統(tǒng)印刷電路板(PCB)和標準絲焊技術(shù)，COB技術(shù)可以帶來重量和體積相當(dāng)大程度地減少。COB技術(shù)還減小了工作裸芯和襯底之間的互連的數(shù)量(即封裝引腳)，從而提高了整體電路速度，帶來更高時鐘速率，較好電特性和改進的信號質(zhì)量，并且提高了模塊的整體可靠性。與其它類型的封裝不同，COB封裝是芯片級封裝(CSP)，這意味著該封裝不再像例如TSOP封裝那樣受尺寸和大小標準的限制。COB封裝的其它優(yōu)點在于包括更好地保護不會被反向工程以及在一些實例中去除與傳統(tǒng)封裝相關(guān)的焊接。本領(lǐng)域普通技術(shù)人員將理解，關(guān)于各種COB工藝，應(yīng)用涂覆環(huán)氧樹脂密封劑(或者圓頂封裝體)來氣密封和保護裸芯和焊線互連。圓頂封裝體還用作裸芯之間的散熱器，提高放熱，增加低的熱膨脹系數(shù)，并且提供氣封模塊組件。該裸芯可以直接粘合到PCB，因此提供了從該裸芯通過PCB的增加的熱消散。由于和其它傳統(tǒng)技術(shù)相比，在半導(dǎo)體制造上COB技術(shù)較不普遍，所以在對于從COB 技術(shù)受益的系統(tǒng)所做出的研究和開發(fā)努力方面還存在差距。因此，需要一種其特征在于COB 技術(shù)的改進的系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種包括至少一個封裝的存儲器芯片的改進的系統(tǒng)。根據(jù)本發(fā)明的一個方面，提供了一種固態(tài)驅(qū)動器，其包括具有相對的第一和第二表面的電路板。多個半導(dǎo)體芯片附加到第一表面。該多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片?？刂破骱投鄠€半導(dǎo)體芯片中的至少數(shù)個相通信。數(shù)個半導(dǎo)體芯片包括該至少一個存儲器芯片。該控制器包括從計算機系統(tǒng)接收用于在該固態(tài)驅(qū)動器內(nèi)處理的信號的接口。根據(jù)本發(fā)明的另一個方面，提供了一種包括具有相對的第一和第二表面的共線存儲器模塊類型形狀因子的電路板的設(shè)備。多個半導(dǎo)體芯片附加到第一表面。該多個半導(dǎo)體
5芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片?？刂破骱椭辽僖粋€存儲器芯片通信。該控制器包括接口，該接口接收包括在該至少一個存儲器芯片內(nèi)進行操作的命令和數(shù)據(jù)的信號。根據(jù)本發(fā)明的另一方面，提供了一種包括主機殼和固態(tài)驅(qū)動器的計算機系統(tǒng)。該固態(tài)驅(qū)動器包括外殼和位于該外殼內(nèi)且具有相對的第一和第二表面的電路板。多個半導(dǎo)體芯片附加到第一表面。該多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片?？刂破魑挥谠撏鈿?nèi)且和多個半導(dǎo)體芯片中的至少數(shù)個相通信。數(shù)個半導(dǎo)體芯片包括該至少一個存儲器芯片，且該控制器包括接收用于在固態(tài)驅(qū)動器內(nèi)處理的信號的接口。該計算機系統(tǒng)還包括用于提供信號至該接口的裝置。該固態(tài)驅(qū)動器和該提供裝置都位于主機殼內(nèi)。由此，提供了一種改進的固態(tài)驅(qū)動器和其他存儲設(shè)備。


通過示例，參考以下附圖圖1是示例計算裝置的圖；圖2是用于固態(tài)驅(qū)動器(SSD)的示例PCB的圖；圖3是示例臺式計算機的頂側(cè)前部的圖；圖4是提供圖2所示的控制器的進一步細節(jié)的圖；圖5是根據(jù)一個示例實施例的用于SSD的PCB的圖；圖6是根據(jù)另一示例實施例的用于SSD的PCB的圖；圖7是根據(jù)另一示例實施例的用于SSD的PCB的圖；圖8是根據(jù)另一示例實施例的用于SSD的PCB的圖；圖9是根據(jù)另一示例實施例的用于SSD的PCB的圖；圖10是根據(jù)另一示例實施例的PCB的圖，所示PCB具有共線(in-line)存儲器模塊類型的形狀因子(form factor)；圖11是根據(jù)另一示例實施例的PCB的圖，所示PCB具有共線存儲器模塊類型的形狀因子；圖12是根據(jù)另一示例實施例的PCB的圖，所示PCB具有共線存儲器模塊類型的形狀因子；圖13是根據(jù)一個示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；圖14是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；圖15是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；圖16是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；圖17是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；
6
圖18是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；圖19是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；圖20是根據(jù)另一示例實施例的PCB區(qū)域的圖，在一些示例中，所示區(qū)域是用于SSD 的PCB的較大區(qū)域的一部分；在不同的圖中可使用類似的或者相同的附圖標記來指示在附圖中所示的類似示例特征。
具體實施例方式根據(jù)本發(fā)明實施例的海量數(shù)據(jù)存儲系統(tǒng)可以被并入數(shù)種類型的計算裝置中，，所述數(shù)種類型的計算裝置包括臺式計算機、膝上型計算機、上網(wǎng)本、平板計算機、服務(wù)器(包括網(wǎng)絡(luò)服務(wù)器和主機)和移動電子通信裝置，上面僅非限制性地列舉幾種可能性。參考圖1，其示出計算裝置100，例如臺式計算機、膝上型計算機、上網(wǎng)本、平板計算機、服務(wù)器(例如網(wǎng)絡(luò)服務(wù)器或主機)和移動電子通信裝置等。該裝置100包括處理數(shù)據(jù)信號的處理器112。處理器112可以是復(fù)雜指令集計算機(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、執(zhí)行指令集的組合的處理器或者其它處理器裝置。處理器112可以是單核或者多核處理器。在計算裝置100中并不排除存在類似于處理器112的多處理器的可能性。處理器112電連接到存儲器控制器集線器(MCH) 114，其具有與主存儲器116的接口。主存儲器116可以是動態(tài)隨機存取存儲器(DRAM)裝置、同步動態(tài)隨機存取存儲器 (SDRAM)裝置或者其它高速易失性存儲器裝置。主存儲器116可以存儲可由處理器112執(zhí)行的指令和代碼。MCH114還具有和I/O控制器集線器(ICH)IlS的接口，118電連接到總線120，總線120在I/O控制器集線器(ICH) 118和與總線120電連接的其它部件之間傳輸數(shù)據(jù)信號。 總線120可以是單個總線或者是多個總線的組合。作為示例，總線120可包括外圍設(shè)備互連(PCI)總線、PCI Express總線、串行ATA總線、個人計算機內(nèi)存卡國際聯(lián)合會(PCMCIA) 總線、其它總線或者其組合。總線120提供計算裝置100中部件間的通信鏈接。具體地，顯示裝置控制器122 電連接到總線120。顯示裝置控制器122允許使用顯示裝置132并且用作顯示裝置132 (或者其幀緩沖器)和計算裝置100的其它部件之間的接口。顯示裝置控制器122可以是單色顯示適配器(MDA)卡、彩色圖形適配器(CGA)卡、增強型圖形適配器(EGA)卡、擴展圖形陣列(XGA)卡或者其它顯示裝置控制器。顯示裝置132可以集成到計算裝置100，也可以是經(jīng)由端口或者電纜耦合到計算裝置100的外部裝置，例如，電視機、計算機監(jiān)控器、平板顯示器或者其它適合的顯示裝置。顯示裝置132通過顯示裝置控制器122從處理器112接收數(shù)據(jù)信號，并且將該數(shù)據(jù)信號轉(zhuǎn)換為呈現(xiàn)給計算裝置100用戶的可視輸出。另外，另外的接口控制器124電連接到總線120。另外的接口控制器124電連接到一個或者多個另外的外圍裝置134，例如鍵盤、鼠標、網(wǎng)絡(luò)裝置或者音頻裝置。另外，數(shù)據(jù)存儲系統(tǒng)126電連接到總線120。數(shù)據(jù)存儲系統(tǒng)1 包括控制器1 (例
7如SSD控制器)和固態(tài)存儲器系統(tǒng)130(其示例實施例將在下面描述)。數(shù)據(jù)存儲系統(tǒng)126 可以存儲可由處理器112存取的大量數(shù)據(jù)?，F(xiàn)在參考圖2，以圖示形式示出用于傳統(tǒng)示例的數(shù)據(jù)存儲系統(tǒng)126的PCB200。關(guān)于SSD的前驅(qū)硬盤驅(qū)動器(HDD)，公知為根據(jù)任意的有限數(shù)量的形狀因子來制造(即物理尺寸)。1.8" ,2.5"和3.5"的形狀因子是示例標準。形狀因子相同的兩個HDD不一定高度相同。例如，符合3.5"形狀因子標準的所謂的“半高” HDD將具有4.0"寬、5. 75"深且1.63"高的尺寸；但是，符合3.5"形狀因子標準的所謂的“薄型” HDD將具有4.0"寬、 5.75〃深且1.0〃高的尺寸。有趣的是，當(dāng)制造SSD時，還繼續(xù)遵從這些現(xiàn)有的形狀因子標準在當(dāng)前是有利的。原因在于，通過遵照現(xiàn)有形狀因子標準，通常更便于在計算裝置中插入SSD替代現(xiàn)有的HDD。圖3中所示是臺式計算機232，其包括托架233。矩形外殼235大小適于插入托架 233。在矩形外殼235內(nèi)可以容納PCB，例如圖2所示PCB200。雖然所示的是示例臺式計算機，但是本領(lǐng)域普通技術(shù)人員可以理解還存在包括類似托架的其它類型計算裝置，例如，膝上型計算機。如上所述，當(dāng)制造SSD時，遵從現(xiàn)有HDD形狀因子標準在當(dāng)前是有利的。但是可以理解，閃速存儲器裝置在空間排列方面提供了高度靈活性，且因此在不遠的未來，對于閃速存儲系統(tǒng)可能接受多種不同的形狀因子。仍然參考圖2，PCB200包括區(qū)域202。至少主要在PCB區(qū)域202內(nèi)有固態(tài)存儲器系統(tǒng)130(圖1)。所示示例的固態(tài)存儲器系統(tǒng)采用包括多行和多列的封裝芯片的實現(xiàn)形式。 這些封裝芯片204包括多個引腳，其可用傳統(tǒng)方式連接到PCB200的電路，該傳統(tǒng)方式例如焊接。(為了圖示簡明，未示出上面所涉及的封裝芯片204的引腳和PCB200的電路)接附在PCB200的邊緣2 上面或者附近的是系統(tǒng)接口連接器230。以包括數(shù)據(jù)存儲系統(tǒng)的計算裝置的其他部分為初始地或者目的地的信號以及傳輸?shù)絇CB200或者從 PCB200傳輸?shù)男盘杺鬏斖ㄟ^系統(tǒng)接口連接器230。系統(tǒng)接口連接器230可連接到例如帶狀電纜的一端，帶狀電纜的另一端接下來連接到圖1所示總線120。在PCB200上還示出了 SSD控制器128。雖然圖2中所示的SSD控制器1 是單片電路，在替代示例中，SSD控制器1 可包括多個芯片。在圖4的圖中，更詳細地示出了根據(jù)一些示例的SSD控制器128。如圖4所示，從晶體(Xtal) 250提供基時鐘信號給SSD控制器128。晶體250連接到時鐘發(fā)生器和控制部件252。時鐘發(fā)生器和控制器部件252提供各種時鐘信號給中央處理單元(CPU) 254、控制模塊256和物理層收發(fā)器258(所示示例中的串行ATA PHY)。CPU 2 通過公共總線260和其它分系統(tǒng)通信?？刂颇K256包括物理閃速接口沈4，糾錯碼 (ECC)部件266和文件和存儲器管理部件沈8。通過物理閃速接口 264訪問固態(tài)存儲器系統(tǒng)130內(nèi)的閃速裝置。ECC部件266檢查和糾正從這些閃速設(shè)備的所訪問到的數(shù)據(jù)。文件和存儲器管理部件268提供邏輯到物理地址的轉(zhuǎn)換、損耗均衡算法等。在所示SSD控制器128中還示出了隨機存取存儲器和只讀存儲器270 (RAM和ROM 270)。RAM用作緩沖存儲器，ROM存儲可執(zhí)行代碼(即，固件)。在一些示例中，RAM和ROM 270可被集成到SSD控制器128。在替代示例中，RAM和ROM 270可以是單獨的部件。例如， SSD控制器2 可被實現(xiàn)為片上系統(tǒng)(SoC)，但是RAM和ROM 270作為單獨的芯片。
最后，還示出了 SATA控制器觀0。SATA控制器觀0以本領(lǐng)域普通技術(shù)人員公知的方式控制SATA收發(fā)器的操作。接口 290還提供了到包括數(shù)據(jù)存儲系統(tǒng)的計算裝置的其它部分的連接。雖然接口 290可以是SATA接口，但本領(lǐng)域普通技術(shù)人員可以明白，還可以是其他合適的替代接口，例如PATA接口、eSATA接口、USB接口、SCSI接口、PCIe接口、串行連接 SCSI (SAQ 接口?，F(xiàn)在參考圖5，根據(jù)示例實施例以圖示形式示出了 PCB300。在PCB300的區(qū)域302 內(nèi)，存在多行和多列的存儲器芯片304。和圖2所示PCB200的PCB區(qū)域202不同，PCB區(qū)域 302內(nèi)的每個單獨的存儲器芯片304不在傳統(tǒng)的封裝內(nèi)，而是在相應(yīng)的(各自的)封裝件 308內(nèi)，因此根據(jù)COB技術(shù)在PCB300上提供存儲器芯片。在所示示例實施例中，控制器312 在區(qū)域302外，未被封裝；但是替代地，控制器312也可以被封裝。總之，根據(jù)圖5的示例實施例的數(shù)據(jù)存儲系統(tǒng)類似于根據(jù)圖2的示例的數(shù)據(jù)存儲系統(tǒng)，其主要不同在于前者創(chuàng)造性地結(jié)合了 COB技術(shù)，而后者卻沒有。現(xiàn)在參考圖6，根據(jù)示例實施例以圖示形式示出了 PCB500。在PCB500的區(qū)域502 內(nèi)，存在多行和多列的存儲器芯片504。每一行位于相應(yīng)的(各自的)封裝件508內(nèi)?？刂破?12在區(qū)域502的外面，且沒有被封裝?？傊?，圖6的示例實施例類似于圖5的示例實施例，其主要不同在于前者的每一行在行的各自封裝件508內(nèi)，而后者的每個存儲器芯片304 在單獨芯片的各自封裝件內(nèi)?，F(xiàn)在參考圖7，根據(jù)另一示例實施例以圖示形式示出了 PCB 550。在PCB550的區(qū)域 552內(nèi)，存在多行和多列的存儲器芯片554。每一列位于相應(yīng)的(各自的)封裝件558內(nèi)。 控制器562在區(qū)域552的外面，且沒有被封裝。因此，圖7的示例實施例類似于圖6的示例實施例，其主要不同在于前者的每一列在列的各自封裝件558內(nèi)，而后者的每一行在行的各自封裝件內(nèi)?，F(xiàn)在參考圖8，根據(jù)另一示例實施例以圖示形式示出了 PCB 600。在PCB600的區(qū)域 602內(nèi)，存在多行和多列的存儲器芯片604。所有行和列都位于單個封裝件608內(nèi)?？刂破?612在區(qū)域602的外面，且沒有被封裝。總之，圖8的示例實施例類似于圖7的示例實施例， 其主要不同在于前者的所有行和列在單個封裝件608內(nèi)，而后者的每一列在列的各自封裝件內(nèi)。現(xiàn)在參考圖9，根據(jù)另一示例實施例以圖示形式示出了 PCB 650。在PCB650的區(qū)域652內(nèi)，存在多行和多列的存儲器芯片654。所有行和列都位于單個封裝件658內(nèi)?？刂破?62在區(qū)域652的外面，且被封裝在封裝件658內(nèi)。因此，圖9的示例實施例類似于圖8 的示例實施例，其主要不同在于前者的控制器在封裝件內(nèi)，而后者的控制器未被封裝件，相反地位于例如傳統(tǒng)芯片封裝內(nèi)。現(xiàn)在參考圖10，示出了根據(jù)另一示例實施例的PCB750，PCB750具有共線存儲器模塊類型的形狀因子。在PCB750的區(qū)域752內(nèi)，存在一行存儲器芯片754，每個單獨的存儲器芯片封裝在相應(yīng)的(各自的)封裝件758內(nèi)。在區(qū)域752的外面的控制器762沒有被封裝?，F(xiàn)在參考圖11，示出了根據(jù)另一示例實施例的PCB800，該PCB800具有共線存儲器模塊類型的形狀因子。在PCB800的區(qū)域802，存在一行存儲器芯片804，每個單獨的存儲器芯片封裝在相應(yīng)的(各自的)封裝件808內(nèi)?？刂破?12在區(qū)域802的外面，且被密封在各自的封裝件813內(nèi)?，F(xiàn)在參考圖12，示出了根據(jù)另一示例實施例的PCB850，該PCB850具有共線存儲器模塊類型的形狀因子。在PCB850的區(qū)域852，存在一行存儲器芯片854，整行封裝在封裝件 858內(nèi)。在區(qū)域852的外面的控制器862被封裝在封裝件858內(nèi)?，F(xiàn)在參考圖13，根據(jù)示例實施例示出了 PCB區(qū)域900。應(yīng)該注意，在一些示例中，所示PCB區(qū)域900可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。在PCB區(qū)域900， 存在多個串聯(lián)的接口芯片904，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用共同擁有的名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033，577中所述方式將數(shù)據(jù)從接口芯片904中的一個傳輸?shù)较噜徑涌谛酒撋暾埖娜客ㄟ^引用包含于此。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖13，每個接口芯片904電連接到相應(yīng)的(各自的)NAND閃速芯片908。 也可以理解，在所示環(huán)的每級(部分)，存在NAND閃速芯片-接口芯片對。每個NAND閃速芯片-接口芯片對位于相應(yīng)的(各自的)封裝件912內(nèi)。關(guān)于發(fā)生在芯片對的芯片之間的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片908傳輸?shù)浇涌谛酒?04 (或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在 2008 年 2 月 27 日的修訂版本 2. 0 (ONFi 2. 0 規(guī)范)中 “Open NAND Flash Interface Specification”內(nèi)所述的同步方式。本領(lǐng)域普通技術(shù)人員可以理解ONFi 2. 0規(guī)范與所謂的“多點總線”拓撲相兼容，在這樣的拓撲中，通常對于所有信號路徑都由共享總線提供，該信號路徑例如用于輸入、輸出和控制信號的路徑，除了芯片使能信號路徑之外?？刂破骺赏ㄟ^共享總線訪問每個存儲器裝置，并且(假設(shè)僅一個通道)通過在所述裝置上確立芯片使能信號一次只能選擇單個的存儲器裝置?，F(xiàn)在參考圖14，根據(jù)另一示例實施例示出了 PCB區(qū)域950。應(yīng)該理解，在一些示例中，所示PCB區(qū)域950可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。在PCB 區(qū)域950，存在多個串聯(lián)的接口芯片954，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033，577中所述方式將數(shù)據(jù)從接口芯片卯4中的一個傳輸?shù)较噜彽慕涌谛酒?。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖14，每個接口芯片％4與相應(yīng)的(各自的)NAND閃速芯片958通過PCB 提供的電路進行通信。也可以理解，在所示環(huán)的每級(部分)，存在NAND閃速芯片-接口芯片對。每個NAND閃速芯片接口芯片對被封裝在相應(yīng)的(各自的)封裝件962內(nèi)。關(guān)于發(fā)生在芯片對的芯片之間的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片958傳輸?shù)浇涌谛酒? (或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在ONFi 2. 0規(guī)范中所述的同步方式。現(xiàn)在參考圖15，根據(jù)另一示例實施例示出了 PCB區(qū)域1000。應(yīng)該理解，在一些示例中，所示PCB區(qū)域1000可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃
10速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。在PCB 區(qū)域1000，存在多個串聯(lián)的接口芯片1004，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)，其中存在多級。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033, 577中所述方式將數(shù)據(jù)從接口芯片 1004中的一個傳輸?shù)较噜彽慕涌谛酒?。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖15，每個接口芯片1004電連接相應(yīng)的(各自的)NAND閃速芯片1008。 第一組NAND閃速芯片1008和接口芯片1004 (在所示示例實施例中，各為4個，總共是8個) 被封裝在封裝件1012內(nèi)。第二組NAND閃速芯片1008和接口芯片1004(在所示示例實施例中，各為4個，總共是8個)被封裝在封裝件1014內(nèi)。因此，在所示示例實施例中，8級環(huán)的一半位于封裝件1012內(nèi)，8級環(huán)的另一半位于封裝件1014內(nèi)。關(guān)于屬于同一環(huán)級的芯片之間發(fā)生的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片1008傳輸?shù)浇涌谛酒?004(或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在ONFi 2.0規(guī)范中所述的同步方式。現(xiàn)在參考圖16，根據(jù)另一示例實施例示出了 PCB區(qū)域1050。應(yīng)該注意，在一些示例中，所示PCB區(qū)域1050可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。在PCB 區(qū)域1050，存在多個串聯(lián)的接口芯片1054，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033，577中所述方式將數(shù)據(jù)從接口芯片10M中的一個傳輸?shù)较噜彽慕涌谛酒?。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖16，每個接口芯片10M電連接相應(yīng)的(各自的)NAND閃速芯片1058。 每個接口芯片10M堆疊在它們相應(yīng)的NAND閃速芯片1058上。還應(yīng)該理解，在所示環(huán)的每級(部分)上，存在NAND閃速芯片-接口芯片對O個芯片的堆疊)。每個NAND閃速芯片-接口芯片對被封裝在相應(yīng)的(各自的)封裝件1062內(nèi)。關(guān)于屬于同一環(huán)級的芯片(即堆疊)之間發(fā)生的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片 1058傳輸?shù)浇涌谛酒?054(或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在ONFi 2. 0規(guī)范中所述的同步方式?，F(xiàn)在參考圖17，根據(jù)另一示例實施例示出了 PCB區(qū)域1100。應(yīng)該注意，在一些示例中，所示PCB區(qū)域1100可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。在PCB 區(qū)域1100，存在多個串聯(lián)的接口芯片1104，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)，其中存在多級，關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033, 577中所述方式將數(shù)據(jù)從接口芯片 1104中的一個傳輸?shù)较噜彽慕涌谛酒?。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖17，每個接口芯片1104電連接相應(yīng)的(各自的)NAND閃速芯片1108。 每個接口芯片1104堆疊在它們相應(yīng)的NAND閃速芯片1108上。第一組NAND閃速芯片1108和接口芯片1104 (在所示示例實施例中，各為4個，總共是8個)被封裝在封裝件1112內(nèi)。 第二組NAND閃速芯片1108和接口芯片1104 (在所示示例實施例中，各為4個，總共是8個) 被封裝在另一封裝件1114內(nèi)。因此，在所示示例實施例中，8級環(huán)的一半位于封裝件1112 內(nèi)，8級環(huán)的另一半位于封裝件1114內(nèi)。關(guān)于屬于同一環(huán)級的芯片(即堆疊)之間發(fā)生的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片1108傳輸?shù)浇涌谛酒?104 (或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在 ONFi 2.0規(guī)范中所述的同步方式?，F(xiàn)在參考圖18，根據(jù)另一示例實施例示出了 PCB區(qū)域1150。應(yīng)該注意，在一些示例中，所示PCB區(qū)域1150可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。在PCB 區(qū)域1150，存在多個串聯(lián)的接口芯片1154，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033，577中所述方式將數(shù)據(jù)從接口芯片IlM中的一個傳輸?shù)较噜徑涌谛酒?。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖18，每個接口芯片IlM電連接到一級中多個NAND閃速芯片1158(在所示示例實施例中是4個)的每一個。一級中多個NAND閃速芯片1158的每一個在緊接著相堆疊，接口芯片IlM在該堆疊的頂部。在所示環(huán)中出現(xiàn)了 8級(每級一個堆疊，每個堆疊高為5個芯片)。8個堆疊的每一個封裝在其自己的封裝件1162內(nèi)。關(guān)于屬于同一環(huán)級的芯片(即堆疊)之間發(fā)生的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND 閃速芯片1158的任意一個傳輸?shù)浇涌谛酒?154(或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在ONFi 2. 0規(guī)范中所述的同步方式?，F(xiàn)在參考圖19，根據(jù)另一示例實施例示出了 PCB區(qū)域1200。在PCB區(qū)域1200，存在多個串聯(lián)的接口芯片1204，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)。應(yīng)該注意，在一些示例中，所示PCB區(qū)域1200可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033，577中所述方式將數(shù)據(jù)從接口芯片1204中的一個傳輸?shù)较噜彽慕涌谛酒?。在所示系統(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖19，每個接口芯片1204電連接一級中多個NAND閃速芯片1208(在所示示例實施例中是4個)的每一個。一級中多個NAND閃速芯片1208的每一個在彼此的頂部相堆疊，接口芯片1204在該堆疊的頂部。在所示環(huán)中出現(xiàn)了 8級(每級一個堆疊，每個堆疊高為5個芯片)。關(guān)于所示的實施例，8個堆疊中的4個堆疊構(gòu)成第一組，被封裝在封裝件1212內(nèi)，8個堆疊的另外4個堆疊構(gòu)成第二組，被封裝在封裝件1214內(nèi)。關(guān)于屬于同一環(huán)級的芯片(即堆疊)之間發(fā)生的數(shù)據(jù)傳輸，可用與異步NAND有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片1208的任意一個傳輸?shù)浇涌谛酒?204(或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在ONFi 2. 0規(guī)范中所述的同步方式?，F(xiàn)在參考圖20，根據(jù)另一示例實施例示出了 PCB區(qū)域1250。在PCB區(qū)域1250，存在多個串聯(lián)的接口芯片1254，使得所示系統(tǒng)的特征在于具有環(huán)形架構(gòu)。應(yīng)該注意，在一些示例中，所示PCB區(qū)域1250可對應(yīng)于類似于圖5至9中任意一個中虛線內(nèi)所示任意一個的閃速芯片區(qū)域；但是應(yīng)該理解，當(dāng)前所述示例實施例并不僅限于SSD中所采用的PCB。關(guān)于所示系統(tǒng)的一些示例中發(fā)生的數(shù)據(jù)傳輸，可用名稱為“SYSTEM HAVING ONE OR MORE MEMORY DEVICES”的美國專利申請No. 12/033，577中所述方式將數(shù)據(jù)從接口芯片12M中的一個傳輸?shù)较噜彽慕涌谛酒Ｔ谒鞠到y(tǒng)的替代示例中，不同環(huán)級之間的數(shù)據(jù)傳輸可用一些其它適合的方式實現(xiàn)。仍然參考圖20，每個接口芯片12M通過PCB提供的電路與一級中多個NAND閃速芯片1258(在所示示例實施例中是4個)的每一個相通信。一級中多個NAND閃速芯片1258 的每一個在彼此的頂部相堆疊，接口芯片12M在該堆疊的頂部。在所示環(huán)中出現(xiàn)了 8級 (每級一個堆疊，每個堆疊在高度上為5個芯片)。8個堆疊的每一個被封裝在其自己的封裝件1262內(nèi)。關(guān)于屬于同一環(huán)級的芯片(即堆疊)之間發(fā)生的數(shù)據(jù)傳輸，可用與異步NAND 有關(guān)的典型的方式將數(shù)據(jù)從NAND閃速芯片1258的任意一個傳輸?shù)浇涌谛酒?254(或反過來)。替代地，在其他示例中，這些數(shù)據(jù)傳輸將以一些其他方式發(fā)生，例如在ONFi 2.0規(guī)范中所述的同步方式。雖然根據(jù)統(tǒng)一類型的存儲器芯片描述了圖16至20的示例實施例，但是可以構(gòu)想在存儲器系統(tǒng)內(nèi)存在混合類型的存儲器芯片。例如，對于圖16至20的示例實施例，第一級的存儲器芯片可包括NAND閃速芯片，而下面級中的存儲器芯片可包括DRAM芯片。關(guān)于圖 18至20的示例實施例，可構(gòu)想在單獨的級中存在混合類型的存儲器芯片。雖然在圖18至20的所示堆疊中在高度上是5個芯片，但應(yīng)該理解，在替代示例實施例中，該數(shù)量可以變化，事實上可以構(gòu)想堆疊包括任意適合數(shù)量的芯片。對于傳統(tǒng)封裝， 由于熱量和壓力成為難題，所以超過4個芯片的堆疊是困難的。相反地，例如此處其特征在于COB技術(shù)的實施例，甚至可以構(gòu)想超出10個芯片的堆疊。本領(lǐng)域普通技術(shù)人員可以理解， 通過使得裸芯超薄可以實現(xiàn)這樣大數(shù)量的芯片的堆疊。在這點上，通常在半導(dǎo)體制造期間， 研磨晶片的背側(cè)以使厚度在例如300-100 μ m的范圍。但是涉及到超薄裸芯的生產(chǎn)，晶片的背側(cè)被進一步研磨，例如直到100-50μπι的范圍。因此，關(guān)于超薄裸芯，和不那么薄的裸芯相比以及考慮到熱量和壓力的問題，大數(shù)量晶片的堆疊是可能的。仍參考圖18至20，可以看出存在NAND閃速芯片的交錯以使芯片邊緣暴露來便于連線，應(yīng)該理解，各種示例實施例的特征在于此以及在共同擁有的名稱為“DATA STORAGE AND STACKABLE CONFIGURATIONS”的美國專利申請No. 12/168，3 中公開的其他創(chuàng)造性特征，該申請的全部內(nèi)容通過引用包含于此。同樣，應(yīng)該理解，各種替代的COB示例實施例的特征在于根據(jù)硅通孔(TSV) 互連的堆疊的芯片，如上述專利申請和共同擁有的名稱為“METHOD FOR STACKING SERIALLY-CONNECTED INTEGRATED CIRCUITS AND MULTI-CHIP DEVICE MADE FROM SAME”的美國專利申請No. 12/236, 874中所公開的，該申請的全部內(nèi)容通過引用包含于此。本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，可期望通孔的短互連來提供較少電感、電容和電阻，以使芯片封裝堆疊的信號完整性好于使用絲焊的。在一些實例中，封裝上每個引線的電容效應(yīng)可以輕易地達到3至4皮法，因此TSV實現(xiàn)是理想的，因為其消除了和這些電容效應(yīng)有關(guān)的任何問題，所以期望。
繼續(xù)，各種所示示例實施例的特征在于用邊緣絲焊進行堆疊。雖然未示出，替代的 COB示例實施例的特征在于用中央絲焊進行堆疊。在一些示例中，關(guān)于圖13至20的示例實施例中任意一個所示接口芯片可如共同擁有的名稱為 “SYSTEM HAVING ONE OR MORE NONVOLATILE MEMORY DEVICES” 的美國臨時專利申請No. 61/111，013中所述工作，該申請的全部內(nèi)容通過引用包含于此。例如，在上述申請中所述，通過較低性能接口與接口芯片通信的每個存儲器芯片可由接口芯片作為存儲體來被有效尋址，其中每個存儲體一個數(shù)據(jù)通道，使得接口芯片和存儲體之間的通道數(shù)量等于存儲體數(shù)量。為了減少從傳統(tǒng)存儲器芯片讀取數(shù)據(jù)的傳遞中的潛在等待時間(系統(tǒng)開銷)，一個或多個接口芯片可包括嵌入式系統(tǒng)，例如被配置為存儲數(shù)據(jù)的靜態(tài)隨機存取存儲器(SRAM)。關(guān)于包括閃速裝置和具有SRAM的接口芯片的系統(tǒng)實現(xiàn)，可在較高性能接口(即串行連接配置)上突發(fā)數(shù)據(jù)讀取開始之前，將數(shù)據(jù)從傳統(tǒng)閃速裝置之一內(nèi)的物理頁面緩沖器傳輸?shù)浇涌谛酒?。涉及閃速操作的系統(tǒng)開銷可通過使傳輸?shù)絊RAM的數(shù)據(jù)大小小于整個頁面的大小來進一步管理。以這種方式，與系統(tǒng)內(nèi)讀取操作相關(guān)聯(lián)的數(shù)據(jù)傳輸時間將不被完整頁面?zhèn)鬏敃r間造成瓶頸。在一些示例中，較低性能接口的數(shù)據(jù)寬度將大于較高性能接口的數(shù)據(jù)寬度。例如，如果較低性能接口的數(shù)據(jù)寬度是xl6、x32或x64，則較高性能接口的數(shù)據(jù)寬度可以是x4或x8。雖然圖5至12中所示PCB只示出了關(guān)于PCB的一側(cè)，但是示例實施例并不限于僅 PCB的一側(cè)具有芯片的PCB。一些示例實施例的特征在于PCB的另一側(cè)上的另外的芯片，該 PCB可如上面所述的被類似封裝。雖然圖5至12的每個中示出SSD控制器附加到PCBJfi 替代地，SSD控制器可與PCB分開。數(shù)個示例實施例可被應(yīng)用到任意適合的固態(tài)存儲器系統(tǒng)，例如包括NAND閃速 EEPROM裝置、NOR閃速EEPROM裝置、AND閃速EEPROM裝置、DiNOR閃速EEPROM裝置、串行閃速EEPROM裝置、DRAM裝置、SRAM裝置、鐵電RAM裝置、磁RAM裝置、相變RAM裝置或這些裝置的任意適合組合的固態(tài)存儲器系統(tǒng)?？梢詫λ枋龅膶嵤├M行一定的適應(yīng)性改變和修改。因此，上面所討論的實施例應(yīng)被認為是說明性的而非限制性的。在此處呈現(xiàn)和描述了電路圖的一些示例中，對于理解示例實施例的不夠相關(guān)的一些細節(jié)已經(jīng)被忽略，以不會模糊此處公開的發(fā)明特征。
權(quán)利要求
1.一種固態(tài)驅(qū)動器，包括具有相對的第一和第二表面的電路板；附加到所述第一表面的多個半導(dǎo)體芯片，所述多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片；和與所述多個半導(dǎo)體芯片的至少數(shù)個相通信的控制器，所述數(shù)個半導(dǎo)體芯片包括所述至少一個存儲器芯片，且所述控制器包括從計算機系統(tǒng)接收用于在固態(tài)驅(qū)動器內(nèi)處理的信號的接口。
2.如權(quán)利要求1所述的固態(tài)驅(qū)動器，其中多個半導(dǎo)體芯片幾何排列在第一表面，形成多個行和列。
3.如權(quán)利要求2所述的固態(tài)驅(qū)動器，其中每一行或每一列被封裝在各自的封裝件內(nèi)。
4.如權(quán)利要求2所述的固態(tài)驅(qū)動器，其中不止一整行或不止一整列被封裝在各自的封裝件內(nèi)。
5.如權(quán)利要求1至4任一項所述的固態(tài)驅(qū)動器，還包括矩形外殼，用于容納其中的電路板，所述外殼的大小用于插入膝上型計算機、上網(wǎng)本或者臺式計算機的托架。
6.如權(quán)利要求1至5任一項所述的固態(tài)驅(qū)動器，其中樹脂是基于環(huán)氧基的。
7.如權(quán)利要求1至6任一項所述的固態(tài)驅(qū)動器，還包括附加到第二表面的第二多個半導(dǎo)體芯片，所述第二多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片。
8.如權(quán)利要求1至7任一項所述的固態(tài)驅(qū)動器，其中所述控制器物理地且牢固地安裝在電路板上。
9.如權(quán)利要求1至8任一項所述的固態(tài)驅(qū)動器，其中所述至少一個存儲器芯片是NAND 閃速存儲器芯片。
10.如權(quán)利要求1至9任一項所述的固態(tài)驅(qū)動器，其中所述多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個堆疊的存儲器芯片。
11.如權(quán)利要求1至10任一項所述的固態(tài)驅(qū)動器，其中該接口是串行高級技術(shù)附件 (SATA)接口、外圍設(shè)備互連快速(PCIe)接口、外部串行高級技術(shù)附件(eSATA)接口、并行高級技術(shù)附件(PATA)接口、通用串行總線(USB)接口或者串行連接SCSI(SAS)接口。
12.—種設(shè)備，包括具有相對的第一和第二表面的共線存儲器模塊類型形狀因子的電路板；附加到所述第一表面的多個半導(dǎo)體芯片，所述多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片；和與所述至少一個存儲器芯片通信的控制器，所述控制器包括接收包括在所述至少一個存儲器芯片內(nèi)進行操作的命令和數(shù)據(jù)的信號的接口。
13.如權(quán)利要求12所述的設(shè)備，其中所述至少一個存儲器芯片是NAND閃速存儲器芯片。
14.如權(quán)利要求12或13所述的設(shè)備，還包括附加到第二表面的第二多個半導(dǎo)體芯片，所述第二多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片。
15.如權(quán)利要求12至14任一項所述的設(shè)備，其中所述控制器物理地且牢固地安裝在電路板上。
16.如權(quán)利要求15所述的設(shè)備，其中所述控制器和所述多個半導(dǎo)體芯片被封裝在同一封裝件內(nèi)。
17.如權(quán)利要求15所述的設(shè)備，其中所述控制器至少大致封裝在其單個封裝件內(nèi)。
18.—種閃速存儲器存儲系統(tǒng)，包括具有相對的第一和第二表面的電路板；附加到所述第一表面的多個半導(dǎo)體芯片，所述多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個閃速存儲器芯片；和與所述多個半導(dǎo)體芯片的至少數(shù)個相通信的控制器，所述數(shù)個半導(dǎo)體芯片包括至少一個閃速存儲器芯片，且所述控制器包括從計算機系統(tǒng)接收用于在閃速存儲器存儲系統(tǒng)內(nèi)處理的信號的接口。
19.如權(quán)利要求18所述的閃速存儲器存儲系統(tǒng)，其中所述多個半導(dǎo)體芯片幾何排列在所述第一表面，形成多個行和列。
20.如權(quán)利要求19所述的閃速存儲器存儲系統(tǒng)，其中每一行或每一列被封裝在各自的封裝件內(nèi)。
21.如權(quán)利要求19所述的閃速存儲器存儲系統(tǒng)，不止一整行或不止一整列被封裝在各自的封裝件內(nèi)。
22.如權(quán)利要求18至21任一項所述的閃速存儲器存儲系統(tǒng)，還包括附加到第二表面的第二多個半導(dǎo)體芯片，所述第二多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片。
23.如權(quán)利要求18至22任一項所述的閃速存儲器存儲系統(tǒng)，其中所述至少一個閃速存儲器芯片是NAND閃速存儲器芯片。
24.如權(quán)利要求18至23任一項所述的閃速存儲器存儲系統(tǒng)，其中所述多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個堆疊的存儲器芯片。
25.一種計算機系統(tǒng)，包括主機罩；固態(tài)驅(qū)動器，包括夕卜殼；所述外殼內(nèi)的具有相對的第一和第二表面的電路板；附加到所述第一表面的多個半導(dǎo)體芯片，所述多個半導(dǎo)體芯片包括至少大致封裝在樹脂內(nèi)的至少一個存儲器芯片；和所述外殼內(nèi)與所述多個半導(dǎo)體芯片的至少數(shù)個相通信的控制器，所述數(shù)個半導(dǎo)體芯片包括至少一個存儲器芯片，且該控制器包括接收用于在該固態(tài)驅(qū)動器內(nèi)處理的信號的接口 ；禾口用于提供信號給所述接口的裝置，且所述固態(tài)驅(qū)動器和所述提供裝置都位于所述主機殼內(nèi)。
26.如權(quán)利要求25所述的計算機系統(tǒng)，其中所述計算機系統(tǒng)是臺式計算機。
27.如權(quán)利要求25所述的計算機系統(tǒng)，其中所述計算機系統(tǒng)是膝上型計算機。
28.如權(quán)利要求25所述的計算機系統(tǒng)，其中所述計算機系統(tǒng)是上網(wǎng)本。
29.如權(quán)利要求25所述的計算機系統(tǒng)，其中所述計算機系統(tǒng)是平板計算機。
30.如權(quán)利要求25所述的計算機系統(tǒng)，其中所述計算機系統(tǒng)是移動電子通信裝置。
31.如權(quán)利要求25至30任一項所述的計算機系統(tǒng)，其中所述提供裝置包括I/O控制器集線器、存儲器控制器集線器和至少一個總線。
32.如權(quán)利要求25至31任一項所述的計算機系統(tǒng)，其中所述控制器物理地且牢固地安裝在電路板上。
全文摘要
公開了一種固態(tài)驅(qū)動器。該固態(tài)驅(qū)動器包括具有相對的第一和第二表面的電路板。多個半導(dǎo)體芯片附加到該固態(tài)驅(qū)動器的電路板的第一表面，該固態(tài)驅(qū)動器的多個半導(dǎo)體芯片包括至少一個存儲器芯片，該存儲器芯片至少大致封裝在樹脂內(nèi)。還公開了一種共線存儲器模塊類型形狀因子的電路板。該共線存儲器模塊類型形狀因子的電路板具有相對的第一和第二表面。多個半導(dǎo)體芯片附加到共線存儲器模塊類型形狀因子的電路板的第一表面，這些半導(dǎo)體芯片包括至少一個存儲器芯片，該存儲器芯片至少大致封裝在樹脂內(nèi)。
文檔編號H01L27/115GK102210022SQ200980144853
公開日2011年10月5日 申請日期2009年11月13日 優(yōu)先權(quán)日2008年11月13日
發(fā)明者金鎮(zhèn)祺 申請人:莫塞德技術(shù)公司