專利名稱：一種基于高介電常數(shù)材料的抗輻照soi器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路及空間技術(shù)應(yīng)用領(lǐng)域。本發(fā)明涉及一種基于主流集成電路工藝制備的、能夠大幅提高器件的抗總劑量輻照性能SOI器件，尤其是一種用High-K(高介電常數(shù))材料實現(xiàn)的新型SOI器件結(jié)構(gòu)。
背景技術(shù)：
集成電路技術(shù)由于成本低、功能強大、體積小等優(yōu)點已經(jīng)成為推動電子信息產(chǎn)業(yè)及社會發(fā)展的重要動力。集成電路芯片被廣泛應(yīng)用于計算機、通訊、汽車、工業(yè)控制及消費電子等領(lǐng)域。集成電路芯片同樣大量應(yīng)用于空間技術(shù)中，大量使用集成電路芯片使衛(wèi)星的功能更強大，體積和重量更小，集成電路芯片的發(fā)展對于空間技術(shù)的發(fā)展具有重要意義。相對于體硅器件而言，SOI器件具有更高的集成度、更低的功耗以及更優(yōu)良的短溝道特性，并且由于埋氧層的存在從根本上消除了閂鎖效應(yīng)從而使器件的可靠性大幅提高。 SOI技術(shù)以其優(yōu)良的器件特性被廣泛應(yīng)用于超深亞微米集成電路芯片中SOI器件是集成電路的基本構(gòu)成單元，隨著SOI技術(shù)越來越被廣泛應(yīng)用于集成電路制造，研究具有良好抗總劑量輻照能力的SOI器件對于提高芯片的可靠性以及使用壽命具有重要意義。如圖1所示為常規(guī)隔離結(jié)構(gòu)的SOI器件結(jié)構(gòu)剖面圖，所述SOI器件結(jié)構(gòu)包括硅襯底層1，埋氧化層2，源區(qū)4，漏區(qū)5，多晶硅柵6，隔離氧化層7、柵氧化層8及溝道區(qū)9 ；在空間環(huán)境應(yīng)用中，SOI器件集成電路受到空間輻射的影響，輻照對于SOI器件集成電路的影響主要在于在埋氧層2中引入了氧化物陷阱電荷，如圖3所示，這些陷阱電荷一方面吸引硅層中的電子形成寄生泄漏溝道12，這樣可以使器件的泄漏電流增大，另一方面這部分電荷作用將耦合到柵氧化層中，造成器件的柵控能力下降從而使器件性能退化，針對埋氧層的加固措施是SOI器件的加固重點。由于SOI技術(shù)在集成電路芯片中的廣泛應(yīng)用，在不改變主流半導(dǎo)體制造工藝的前提下提出抗輻照的新型器件結(jié)構(gòu)對于提高SOI集成電路的可靠性具有重要意義。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種可以提高器件抗總劑量輻照效應(yīng)(減小總劑量輻照效應(yīng)引起的器件性能退化)的新型SOI器件結(jié)構(gòu)；本發(fā)明的另一目的在于提供這種新型抗輻照SOI器件的制備方法。為了實現(xiàn)上述的發(fā)明目的一，本發(fā)明的技術(shù)方案是一種基于高介電常數(shù)材料的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區(qū)硅層、柵氧化層及隔離氧化層，所述有源區(qū)硅層上形成源區(qū)、漏區(qū)和溝道區(qū)，其特征在于，所述的埋氧化層與有源區(qū)硅層之間有隔離層。所述隔離層采用高介電常數(shù)材料。所述高介電常數(shù)材料為Hp2所述高介電常數(shù)材料為Al2O3。
所述高介電常數(shù)材料厚度為10-20納米。所述隔離層生長或淀積在埋氧化層之上。所述隔離層通過通過硅片鍵合的方法制作到所述有源區(qū)硅層之下。為了實現(xiàn)上述的另一發(fā)明目的，本發(fā)明的技術(shù)方案是一種基于高介電常數(shù)材料的抗輻照SOI器件制備方法，其步驟包括1)準(zhǔn)備兩片單晶硅，一片作為有源區(qū)硅層，一片作為襯底硅片，所述襯底硅片上使用熱氧化工藝生成埋氧化層；2)使用淀積工藝，在埋氧化層上淀積一層高介電常數(shù)材料的隔離層；3)采用硅片鍵合工藝將高介電常數(shù)材料的隔離層制作到有源區(qū)硅層；4)使用源漏掩膜版，阻擋有源區(qū)硅層溝道部分，對溝道部分兩端摻雜形成源區(qū)和漏區(qū)；5)進行溝道部分摻雜，使用源漏掩膜版定義柵氧化層的長度，在溝道部分之上制作柵氧化層；6)在柵氧化層上淀積多晶硅柵，之后生成隔離氧化層實現(xiàn)多晶硅柵與源區(qū)、漏區(qū)之間的隔離；7)后續(xù)進行SOI器件常規(guī)加工程序，制作完畢。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是1、基于主流的SOI制造技術(shù)，與傳統(tǒng)工藝完全兼容。2、具有新型隔離結(jié)構(gòu)的SOI器件在保持原有SOI器件優(yōu)良特性的同時，提高了其抗輻照能力。3、新結(jié)構(gòu)對于減小總劑量輻照引起的SOI集成電路功耗增加及增強芯片可靠性方面有著明顯的優(yōu)勢和廣泛應(yīng)用前景。


圖1為常規(guī)的SOI器件結(jié)構(gòu)剖面圖；圖2為本發(fā)明的新型SOI器件結(jié)構(gòu)剖面圖；圖3為常規(guī)器件結(jié)構(gòu)輻照后引起的寄生泄漏溝道；圖4為本發(fā)明新型器件結(jié)構(gòu)輻照后引起的寄生泄漏溝道；圖5為硅片制備與埋氧化層生長步驟示意圖；圖6為高介電常數(shù)材料隔離層生長步驟示意7為硅片鍵合及硅層減薄步驟示意圖；圖8為源漏注入步驟示意圖；圖9為柵氧化層制作步驟示意圖；圖10為多晶硅柵淀積及后續(xù)步驟示意圖其中1-硅襯底；2-埋氧化層；3-隔離層；4-源區(qū)；5-漏區(qū)；6_多晶硅柵；7_氧化隔離層；8-柵氧化層；9-溝道區(qū)；10-光刻膠掩膜；11-有源區(qū)硅層；12-總劑量輻照引起的寄生泄漏溝道；
具體實施例方式下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細(xì)描述圖2表示了本發(fā)明的新型結(jié)構(gòu)的SOI器件，和圖1中所示的常規(guī)結(jié)構(gòu)的SOI器件進行對比，圖2所示的新型SOI器件結(jié)構(gòu)主要是在傳統(tǒng)的埋氧化層2上增加了一層隔離層 3。這層隔離層3是通過生長在埋氧層2上之后，通過硅片鍵合工藝制作到硅層下面?？倓┝枯椪找氲难趸瘜酉葳咫姾蓪?dǎo)致器件特性的退化作用與埋氧層的陷阱數(shù)量以及介電常數(shù)有關(guān)，在同樣數(shù)量的氧化物陷阱電荷數(shù)量情況下，提高介質(zhì)層的介電常數(shù)，將減小氧化物電荷引起的器件關(guān)態(tài)泄露電流。圖3表示了常規(guī)器件受到總劑量輻照后出現(xiàn)寄生泄漏溝道的情況，即總劑量輻照使器件的埋氧化層中產(chǎn)生大量的陷阱電荷，這些陷阱電荷將吸引硅層中與之接近部分的載流子形成寄生泄漏溝道12，泄漏溝道將器件的源區(qū)4和漏區(qū)5連通，從而出現(xiàn)寄生泄漏電流，寄生泄漏電流的大小取決于泄漏溝道的強弱。圖4顯示了本發(fā)明的SOI結(jié)構(gòu)器件在受到同樣輻照后出現(xiàn)寄生泄漏溝道的情況，因為本發(fā)明的SOI結(jié)構(gòu)器件的埋氧層2之上有一層高介電常數(shù)材料的隔離層3，隔離層材料的高介電常數(shù)使同樣數(shù)量的陷阱電荷的影響減弱，從而使寄生泄漏溝道12減薄，如圖4中所示，最終使輻照引起的寄生泄漏電流減小，達到提高器件抗輻照能力的目的。本發(fā)明的SOI結(jié)構(gòu)器件使用的High-K隔離層主要是起到了利用其高的介電常數(shù)來減弱埋氧層中氧化物陷阱電荷的作用，所用材料為具有高介電常數(shù)且能夠與半導(dǎo)體材料兼容的介質(zhì)材料，如HfO2，Al2O3等。本發(fā)明的SOI結(jié)構(gòu)器件結(jié)構(gòu)由于其采用的High-K隔離層的生成方式與主流SOI 襯底制作工藝完全兼容，只需要在二氧化硅層上生長或淀積一層與傳統(tǒng)CMOS工藝兼容的 High-K材料，并不需要增加另外的掩膜版，降低了制作成本，工藝簡單可行。下面以NMOS為例，詳細(xì)介紹本發(fā)明的SOI結(jié)構(gòu)器件的制備方法1)硅片制備與埋氧層生長步驟如圖5所示，制備兩片單晶硅片，其中一片作為有源區(qū)硅層11，另一片作為硅襯底1，在硅襯底1上使用熱氧化工藝(濕氧氧化)生成厚度為 50 500納米的二氧化硅埋氧層2 ；2)高介電常數(shù)隔離層生長步驟如圖6所示，使用淀積工藝，在步驟1)準(zhǔn)備的已經(jīng)具有埋氧化層2的硅襯底1上淀積一層厚度為10 20納米厚度的高介電常數(shù)材料隔離層3，所述高介電常數(shù)材料為HfO2或者Al2O3 ；3)硅片鍵合及硅層減薄步驟如圖7所示，采用硅片鍵合工藝將第一步制作的有源區(qū)硅層11及具有二氧化硅埋氧層2的硅襯底1制作成為一個具有高介電常數(shù)材料隔離層3結(jié)構(gòu)的硅片，之后對于頂層的硅膜11使用等離子輔助化學(xué)腐蝕方法等進行減??；得到厚度為50 200納米的有源區(qū)硅層11 (器件區(qū)，其上形成源區(qū)、漏區(qū)、溝道區(qū))；4) SOI器件源漏掩膜注入步驟如圖8所示，使用光刻膠掩模10阻擋器件溝道區(qū)9 部分，使用離子注入工藝，在溝道區(qū)9的兩端注入砷As，之后采用快速退火工藝使溝道區(qū)9 的兩端形成摻雜濃度為102°cm_3左右的N型摻雜源區(qū)4和N型摻雜漏區(qū)5 ；5)柵氧化層生長步驟如圖9所示，源漏區(qū)制作好之后，對P型硅層溝道區(qū)9注入 ( 進行摻雜，摻雜濃度為IX IO17CnT3左右，用光刻膠定義柵氧化層8的長度(50 100納米左右)，使用干氧氧化工藝，制作厚度為3 5納米的二氧化硅柵氧化層8，并在氮氣氛中進行退火以減少界面態(tài)；6)多晶硅柵淀積步驟及后續(xù)制備工藝如圖10所示，在上述制作完成的氧化層上淀積厚度為20 100納米厚度的N型重?fù)诫s多晶硅柵6，之后濕氧氧化生成隔離氧化層7 以保護器件并實現(xiàn)多晶硅柵6與源區(qū)4、漏區(qū)5之間的隔離。7)器件制作完畢，后續(xù)工藝如打孔、連線、隔離區(qū)域等不再贅述。以上通過詳細(xì)實施例描述了本發(fā)明所提供的基于高介電常數(shù)材料的抗輻照SOI 器件及其制備方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實質(zhì)的范圍內(nèi)，可以對本發(fā)明做一定的變形或修改；其具體事實方式也不限于實施例中所公開的內(nèi)容。
權(quán)利要求
1.一種基于高介電常數(shù)材料的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區(qū)硅層、柵氧化層及隔離氧化層，所述有源區(qū)硅層上形成源區(qū)、漏區(qū)和溝道區(qū)，其特征在于，所述的埋氧化層與有源區(qū)硅層之間有隔離層。
2.如權(quán)利要求1所述的SOI器件，其特征在于，所述隔離層采用高介電常數(shù)材料。
3.如權(quán)利要求2所述的SOI器件，其特征在于，所述高介電常數(shù)材料為Hf02。
4.如權(quán)利要求2所述的SOI器件，其特征在于，所述高介電常數(shù)材料為Al2O315
5.如權(quán)利要求2所述的SOI器件，其特征在于，所述高介電常數(shù)材料厚度為10-20納米。
6.如權(quán)利要求1所述的SOI器件，其特征在于，所述隔離層生長或淀積在埋氧化層之上。
7.如權(quán)利要求1所述的SOI器件，其特征在于，所述隔離層通過硅片鍵合的方法制作到所述有源區(qū)硅層之下。
8.一種基于高介電常數(shù)材料的抗輻照SOI器件制備方法，其步驟包括1)準(zhǔn)備兩片單晶硅，一片作為有源區(qū)硅層，一片作為襯底硅片，所述襯底硅片上使用熱氧化工藝生成埋氧化層；2)使用淀積工藝，在埋氧化層上淀積一層高介電常數(shù)材料的隔離層；3)采用硅片鍵合工藝將高介電常數(shù)材料的隔離層制作到有源區(qū)硅層；4)使用源漏掩膜版，阻擋有源區(qū)硅層溝道部分，對溝道部分兩端摻雜形成源區(qū)和漏區(qū)；5)進行溝道部分摻雜，使用源漏掩膜版定義柵氧化層的長度，在溝道部分之上制作柵氧化層；6)在柵氧化層上淀積多晶硅柵，之后生成隔離氧化層實現(xiàn)多晶硅柵與源區(qū)、漏區(qū)之間的隔離；7)后續(xù)進行SOI器件常規(guī)加工程序，制作完畢。
全文摘要
本發(fā)明公開了一種基于高介電常數(shù)材料的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區(qū)硅層、柵氧化層及隔離氧化層，所述有源區(qū)硅層上形成源區(qū)、漏區(qū)和溝道區(qū)，其特征在于，所述的埋氧化層與有源區(qū)硅層之間有隔離層，所述隔離層采用高介電常數(shù)材料制成。該新型結(jié)構(gòu)的SOI器件基于主流的SOI制造技術(shù)，與傳統(tǒng)工藝完全兼容；在保持原有SOI器件優(yōu)良特性的同時，提高了其抗輻照能力；該結(jié)構(gòu)對于減小總劑量輻照引起的SOI集成電路功耗增加及增強芯片可靠性方面有著明顯的優(yōu)勢和廣泛應(yīng)用前景。
文檔編號H01L27/12GK102194827SQ201010128019
公開日2011年9月21日 申請日期2010年3月16日 優(yōu)先權(quán)日2010年3月16日
發(fā)明者劉 文, 王健, 黃如, 黃德濤 申請人:北京大學(xué)