專利名稱：一種閃存器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及其制造技術(shù)領(lǐng)域，具體來說，涉及一種具有FinFET(鰭式場(chǎng)效應(yīng)晶體管)結(jié)構(gòu)的閃存器件及其形成方法。
背景技術(shù)：
隨著集成電路規(guī)模的不斷擴(kuò)大，器件尺寸的不斷縮小，三維器件成為半導(dǎo)體界發(fā)展的方向。FinFET器件結(jié)構(gòu)由于其良好的截止性能、可擴(kuò)展性以及與常規(guī)制造工藝的兼容性而倍受關(guān)注。對(duì)于目前的半導(dǎo)體技術(shù)發(fā)展，在閃存器件中也開始引入鰭式結(jié)構(gòu)。閃存器件是一種電寫入和擦除數(shù)據(jù)的器件，其通過在控制柵極(Control fete)、浮置柵極(Floating Gate)和襯底之間形成介質(zhì)層而形成串聯(lián)的兩個(gè)電容器，即使在器件斷電時(shí)也能在浮置柵極上保持電荷，以提供存儲(chǔ)功能。然而，目前的鰭式閃存器件工藝還不能與FinFET的邏輯器件工藝兼容。

發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是提出一種與FinFET器件兼容的FinFET閃存器件及其制造工藝，同時(shí)能夠降低制造成本。為達(dá)到上述目的，本發(fā)明一方面提出一種閃存器件，位于絕緣層之上，包括第一鰭片和第二鰭片，其中所述第二鰭片為所述器件的控制柵；柵介質(zhì)層，位于所述第一鰭片和第二鰭片的側(cè)壁和頂部；浮柵，位于所述柵介質(zhì)層上且橫跨所述第一鰭片和第二鰭片；源/ 漏區(qū)，位于所述浮柵兩側(cè)的所述第一鰭片內(nèi)。本發(fā)明另一方面還提出一種閃存器件的形成方法，所述方法包括提供襯底，所述襯底包括絕緣層和半導(dǎo)體層，所述半導(dǎo)體層位于所述絕緣層上；圖案化所述半導(dǎo)體層以形成第一鰭片和第二鰭片；在所述第一鰭片和第二鰭片的側(cè)壁及頂部形成柵介質(zhì)層；在所述柵介質(zhì)層上形成橫跨所述第一鰭片和所述第二鰭片的浮柵；在所述浮柵兩側(cè)的第一鰭片中形成源/漏區(qū)。通過本發(fā)明提出的FinFET閃存器件及其形成方法，實(shí)現(xiàn)了 FinFET閃存器件工藝與FinFET邏輯器件工藝的完全兼容，同時(shí)能夠降低制造成本。


本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中圖1是根據(jù)本發(fā)明的實(shí)施例的FinFET閃存器件的結(jié)構(gòu)示意圖；圖2至圖9是根據(jù)本發(fā)明的實(shí)施例的閃存器件的制造方法中間步驟的器件結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。為了能夠更清楚地理解本發(fā)明的思想，以下將以具體實(shí)施例進(jìn)行詳細(xì)介紹圖1示出的是本發(fā)明的FinFET閃存器件結(jié)構(gòu)剖面圖。該器件形成于絕緣襯底上， 該絕緣體襯底可以包括絕緣層112和半導(dǎo)體層110，絕緣層112位于半導(dǎo)體層110之上。襯底材料實(shí)際運(yùn)用中可以是任何絕緣體上半導(dǎo)體(SOI)襯底，本發(fā)明實(shí)施例以絕緣體上硅襯底為例，即半導(dǎo)體層110為硅層，絕緣層112為埋氧層(BOX，如SiO2), BOX上的硅層可以直接形成鰭片，即硅鰭。該器件包括形成于絕緣襯底上的第一鰭片114和第二鰭片116，其中第一鰭片114 為閃存溝道，第二鰭片116為控制柵；第一鰭片114和第二鰭片116側(cè)壁及頂部上的柵介質(zhì)層118 ；形成于襯底110上且橫跨第一鰭片114和第二鰭片116的浮柵120 ；形成于第一鰭片114兩側(cè)的源/漏區(qū)。其中，源/漏區(qū)在圖1中未示出。進(jìn)一步地，該器件還可以包括形成于第一鰭片114與第二鰭片116的硅層上部的保護(hù)帽層160。優(yōu)選地，該器件還可以包括形成于所述浮柵兩側(cè)的側(cè)墻122。其中，側(cè)墻122 在圖1中未示出。第二鰭片116可以為η型或ρ型摻雜。在本發(fā)明的實(shí)施例中，第二鰭片116優(yōu)選為η型摻雜，例如P或As離子都可以作為摻雜雜質(zhì)。η型摻雜更有利于控制柵的導(dǎo)電性。浮柵120可以為多晶硅柵或金屬柵。優(yōu)選地，其中第一鰭片114和第二鰭片116平行排列于絕緣層上。以下將結(jié)合附圖詳細(xì)介紹如圖1所示的閃存器件的形成方法，當(dāng)然本發(fā)明可以采用不同于以下描述的步驟和工藝來形成所述閃存器件，這些均不脫離本發(fā)明的保護(hù)范圍。步驟301 提供襯底，如圖2所示，所述襯底包括絕緣層112和半導(dǎo)體層113，半導(dǎo)體層113位于絕緣層112之上。該襯底可以是常規(guī)使用的任何絕緣材料和半導(dǎo)體材料的如上構(gòu)成，但實(shí)際運(yùn)用中，可以直接采用SOI襯底。在本發(fā)明實(shí)施例中，優(yōu)選地，以絕緣體上硅襯底為例，包括底部硅層110、中間埋氧層(BOX，如SiO2) 112和頂部硅層113，從而形成如圖 2所示的Si/Si02/Si疊層。步驟302 圖案化硅層113以形成第一鰭片114和第二鰭片116，其中第一鰭片114 為所述器件的溝道，第二鰭片116為所述器件的控制柵。可選地，還可以在第一鰭片114和第二鰭片116上形成保護(hù)帽層160。具體地，首先在硅層113上形成保護(hù)層，其中，所述保護(hù)層可以包括Si3N4、SiO2, SiOF, SiCOH、SiO、SiCO、SiCON和SiON等絕緣材料中的任一種或多種的組合，通過常規(guī)的淀積工藝形成，如物理氣相淀積(PVD)、化學(xué)氣相淀積(CVD)、原子層淀積(ALD)或?yàn)R射等工藝形成。然后，對(duì)上述結(jié)構(gòu)進(jìn)行構(gòu)圖(圖中未示出)，例如，通過在保護(hù)層上旋涂光刻膠、曝光、顯影和刻蝕，如反應(yīng)離子刻蝕(RIE)，使保護(hù)層和硅層113圖案化為與將要形成的鰭片(Fin)相對(duì)應(yīng)的形狀，并且刻蝕停止在BOX層112上，然后去除光刻膠，得到如圖3所示的結(jié)構(gòu)，即刻蝕后硅層113形成第一鰭片114和第二鰭片116，刻蝕后所述保護(hù)層形成位于所述第一鰭片114和第二鰭片116上的保護(hù)帽層160。步驟303 在第一鰭片114和第二鰭片116的側(cè)壁及頂部形成柵介質(zhì)層118，如圖
44所示。在圖3所示的器件上沉積柵介質(zhì)層118。柵介質(zhì)層118的厚度為2-15nm。柵介質(zhì)層118可包括氧化硅、氮氧化硅或高k材料，高k材料的例子包括例如鉿基材料，如氧化鉿 (HfO2),氧化鉿硅(HfSiO)，氮氧化鉿硅(HfSiON)，氧化鉿鉭(HfTaO)，氧化鉿鈦(HfTiO)，氧化鉿鋯(Hf7r0)其組合和/或者其它適當(dāng)?shù)牟牧?。柵介質(zhì)層118可通過熱氧化、CVD、ALD 等方法形成。上述的工藝方法僅是示例，本發(fā)明并不局限于此。之后，進(jìn)一步進(jìn)行刻蝕，具體地，對(duì)柵介質(zhì)層118進(jìn)行刻蝕，例如可以通過RIE實(shí)現(xiàn)，并且停止在BOX層112上?？蛇x地，對(duì)第二鰭片116進(jìn)行η型或ρ型摻雜，其中以η型摻雜為優(yōu)選，更有利于激活控制柵的導(dǎo)電性，本發(fā)明實(shí)施例即以η型摻雜為例。具體地，對(duì)第一鰭片114進(jìn)行掩模覆蓋后，對(duì)第二鰭片116進(jìn)行離子注入，其中的離子注入可以為砷(As)、磷(P)或其組合進(jìn)行注入，如圖4所示。然后，去除第一鰭片114上的掩膜層，形成如圖5所示的器件結(jié)構(gòu)。其中所述第二鰭片116為所述器件的控制柵，第一鰭片114為所述器件的溝道。步驟304 形成于柵介質(zhì)層118上且橫跨第一鰭片114和第二鰭片116的浮柵120。 浮柵120可以為多晶硅柵或金屬柵，本發(fā)明的實(shí)施例以多晶硅柵為例。在圖5所示的器件上沉積多晶硅層后，對(duì)上述器件進(jìn)行圖案化，如光刻結(jié)合RIE，以形成如圖6所示的浮柵120。 在本實(shí)施例中，多晶硅層可使用ALD、CVD、高密度等離子體化學(xué)氣相沉積(HDPCVD)、濺射或其他合適的方法。上述的工藝方法僅僅是作為示例，不局限于此。之后可選地，如圖7所示，對(duì)第一鰭片進(jìn)行暈圈注入和/或源/漏延伸區(qū)注入。例如，可以采用P型摻雜劑例如B、BF2或其組合進(jìn)行傾角離子注入以形成暈圈注入?yún)^(qū)，采用η 型摻雜劑例如As、P或其組合進(jìn)行傾角離子注入以形成源/漏延伸區(qū)。之后可選地，在浮柵120兩側(cè)形成側(cè)墻122，如圖8 (俯視圖)所示。側(cè)墻122可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k電介質(zhì)材料及其組合，和/或其他合適的材料，側(cè)墻可以具有多層結(jié)構(gòu)，通過包括ALD、等離子增強(qiáng)化學(xué)氣相沉積(PECVD) 或其他方法沉積合適的電介質(zhì)材料，并結(jié)合刻蝕(例如RIE)以形成側(cè)墻，側(cè)墻厚度可以為 20-60nm。步驟305 在浮柵120兩側(cè)的第一鰭片114中形成源/漏區(qū)。例如，可以向第一鰭片114中未被浮柵120覆蓋的部分進(jìn)行傾角離子注入，然后退火以激活所摻雜的雜質(zhì)，以形成源/漏區(qū)。對(duì)于nMOSFET，可以采用η型摻雜劑例如As、P或其組合摻雜；對(duì)于pMOSFET， 可以采用P型摻雜劑例如B、BF2, In或其組合摻雜。接著可選地，采用CMOS常規(guī)工藝在第一鰭片114的源/漏區(qū)接觸部分和第二鰭片 116的柵極接觸部分分別形成金屬硅化物(例如NiSi)，在所述器件表面形成應(yīng)力層(如氮化物應(yīng)力層)，在所述金屬硅化物上進(jìn)一步形成金屬接觸，其中，源/漏區(qū)接觸124、柵極接觸126分別如圖9 (俯視圖)所示，所述應(yīng)力層圖中未示出。本發(fā)明是利用FinFET器件作為閃存器件，其中，以第一鰭片作為閃存溝道，以第二鰭片作為控制柵，以橫跨第一鰭片和第二鰭片上的多晶硅層或金屬層作為浮柵。通過采取該工藝，實(shí)現(xiàn)了 FinFET閃存器件工藝與FinFET邏輯器件工藝的完全兼容，同時(shí)能夠降低制造成本。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。 此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種閃存器件，位于絕緣層之上，包括第一鰭片和第二鰭片，其中所述第二鰭片為所述器件的控制柵； 柵介質(zhì)層，位于所述第一鰭片和第二鰭片的側(cè)壁和頂部； 浮柵，位于所述柵介質(zhì)層上且橫跨所述第一鰭片和第二鰭片； 源/漏區(qū)，位于所述浮柵兩側(cè)的所述第一鰭片內(nèi)。
2.根據(jù)權(quán)利要求1所述的閃存器件，還包括形成于所述浮柵兩側(cè)的側(cè)墻。
3.根據(jù)權(quán)利要求1所述的閃存器件，其中所述第二鰭片為η型或P型摻雜。
4.根據(jù)權(quán)利要求1所述的閃存器件，其中所述浮柵為多晶硅柵或金屬柵。
5.根據(jù)權(quán)利要求1所述的閃存器件，其中所述第一鰭片和第二鰭片的頂部有保護(hù)帽層。
6.根據(jù)權(quán)利要求1所述的閃存器件，其中所述第一鰭片和第二鰭片平行排列于所述絕緣層上。
7.根據(jù)權(quán)利要求1-6中任一項(xiàng)所述閃存器件，其中所述絕緣層為絕緣體上半導(dǎo)體中的絕緣層，所述第一鰭片和第二鰭片由絕緣體上半導(dǎo)體的頂層半導(dǎo)體形成。
8.—種閃存器件的形成方法，所述方法包括提供襯底，所述襯底包括絕緣層和半導(dǎo)體層，所述半導(dǎo)體層位于所述絕緣層上； 圖案化所述半導(dǎo)體層以形成第一鰭片和第二鰭片； 在所述第一鰭片和第二鰭片的側(cè)壁及頂部形成柵介質(zhì)層； 在所述柵介質(zhì)層上形成橫跨所述第一鰭片和所述第二鰭片的浮柵； 在所述浮柵兩側(cè)的第一鰭片中形成源/漏區(qū)。
9.根據(jù)權(quán)利要求8所述的方法，在形成所述浮柵后，還包括在所述浮柵兩側(cè)形成側(cè)墻。
10.根據(jù)權(quán)利要求8所述的方法，其中，在所述第一鰭片和第二鰭片的側(cè)壁及頂部形成柵介質(zhì)層之前，所述方法進(jìn)一步包括對(duì)所述第二鰭片進(jìn)行η型或ρ型摻雜。
11.根據(jù)權(quán)利要求8所述的方法，其中所述圖案化所述半導(dǎo)體層以形成第一鰭片和第二鰭片的步驟包括在所述半導(dǎo)體層上形成保護(hù)層；對(duì)所述半導(dǎo)體層和保護(hù)層構(gòu)圖，形成與將要形成的鰭片相對(duì)應(yīng)的圖案； 對(duì)所述半導(dǎo)體層和保護(hù)層進(jìn)行刻蝕，所述半導(dǎo)體層形成第一鰭片和第二鰭片，所述保護(hù)層形成位于所述第一鰭片和第二鰭片上的保護(hù)帽層。
12.根據(jù)權(quán)利要求8-11中任一項(xiàng)所述的方法，其中在所述柵介質(zhì)層上形成橫跨所述第一鰭片和所述第二鰭片的浮柵的步驟之后還包括對(duì)所述第一鰭片進(jìn)行傾角離子注入以形成暈圈注入?yún)^(qū)；和/或?qū)λ龅谝祸捚M(jìn)行傾角離子注入以形成源/漏延伸區(qū)。
全文摘要
本發(fā)明提供了一種FinFET閃存器件及其形成方法。閃存器件位于絕緣層之上，包括第一鰭片和第二鰭片，其中所述第二鰭片為所述器件的控制柵；柵介質(zhì)層，位于所述第一鰭片和第二鰭片的側(cè)壁和頂部；浮柵，位于所述柵介質(zhì)層上且橫跨所述第一鰭片和第二鰭片；源/漏區(qū)，位于所述浮柵兩側(cè)的所述第一鰭片內(nèi)。采用本發(fā)明，可以實(shí)現(xiàn)與FinFET器件的完全兼容，同時(shí)能夠降低制造成本。
文檔編號(hào)H01L21/8247GK102420232SQ20101029605
公開日2012年4月18日 申請(qǐng)日期2010年9月28日 優(yōu)先權(quán)日2010年9月28日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國科學(xué)院微電子研究所