專利名稱：具有垂直雙極注入器的dram存儲(chǔ)器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的技術(shù)領(lǐng)域是半導(dǎo)體器件，本發(fā)明特別涉及包括多個(gè)存儲(chǔ)器單元的存 儲(chǔ)器器件。本發(fā)明更特別的涉及由具有浮體的場(chǎng)效應(yīng)晶體管FET形成的存儲(chǔ)器單元以及包 括多個(gè)這種存儲(chǔ)器單元的存儲(chǔ)器陣列。
背景技術(shù)：
圖1顯示傳統(tǒng)的浮體DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)存儲(chǔ)器單元的剖視圖。傳統(tǒng)的浮體DRAM單元形成在包括硅薄膜3的絕緣體上硅(SOI)襯底中，硅薄膜3 通過埋入氧化物層(BOX) 2與基襯底1分開。浮體4、源極區(qū)5和漏極區(qū)6形成在BOX 2上 的薄膜3中。柵極介電層7和柵極電極8順序設(shè)置在浮體4上方。漏極區(qū)6連接到位線 BL，源極區(qū)5連接到源極線(source line) SL，柵極電極8連接到字線(wordlineWL。浮體通過BOX、柵極介電層、源極區(qū)和漏極區(qū)電絕緣。由于絕緣，浮體可以存儲(chǔ)電 荷。在晶體管中的數(shù)據(jù)寫入操作中，浮體利用碰撞電離現(xiàn)象來存儲(chǔ)電荷，這修改了晶 體管的閾值電壓。這樣，在數(shù)據(jù)讀取操作中，流過晶體管的源極和漏極之間的電流量取決于 存儲(chǔ)在浮體中的電荷量。為了能夠執(zhí)行邏輯1狀態(tài)寫入操作(在下文中該操作被稱為“WRITE 1”)，大約為 施加到柵極電極的額定電源電壓VDD的2. 5倍的較高電壓必須被施加到位線BL。該高電壓 除了可能損壞單元以外，還可能破壞附近的存儲(chǔ)器單元的操作。產(chǎn)生該高電壓還需要專用 的電路來作為電荷泵。在文獻(xiàn)US 2004/0108532中描述了一種用于減小浮體DRAM存儲(chǔ)器單元所占據(jù)的 表面積的技術(shù)。該文獻(xiàn)提出通過連接浮體水平FET晶體管和適于將電荷注入浮體中的水平 雙極型晶體管來制造存儲(chǔ)器單元。從而增大浮體的較低的存儲(chǔ)電容。橫向于FET晶體管特別設(shè)置水平雙極型晶體管，其中雙極型晶體管的發(fā)射極(作 為注入器，injector)形成在與雙極型晶體管具有相反導(dǎo)電性的襯底中，雙極型晶體管的基 極由襯底形成，雙極型晶體管的集電極作為FET晶體管的浮體。通過這種結(jié)構(gòu)，存儲(chǔ)器單元的表面積被減小到大約10F2。但是，在這種結(jié)構(gòu)中，發(fā) 射極和基極占用表面積，從而本領(lǐng)域技術(shù)人員仍希望進(jìn)一步減小存儲(chǔ)器單元的表面積。此外，該存儲(chǔ)器單元的缺點(diǎn)是難以準(zhǔn)確地控制作為雙極型晶體管的基極的襯底的 電壓。此外，由于注入器由兩個(gè)相鄰的存儲(chǔ)器單元共享，因此存在這些相鄰單元之間出現(xiàn)干 擾的風(fēng)險(xiǎn)。因此可以理解，根據(jù)文獻(xiàn)US 2004/0108532的存儲(chǔ)器單元并不完全令人滿意，仍 需要彌補(bǔ)現(xiàn)有技術(shù)中的上述缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種具有減小的表面積的改進(jìn)的存儲(chǔ)器單元。為此，根據(jù)第 一方面，本發(fā)明提出一種存儲(chǔ)器單元，包括具有源極、漏極和位于源極和漏極之間的浮體的FET晶體管，可以被控制為將電荷注入FET晶體管的浮體中的注入器(injector)，所述注入器 包括雙極型晶體管，所述雙極型晶體管具有發(fā)射極、基極和由FET晶體管的浮體形成的集 電極，所述單元的特征在于，雙極型晶體管的發(fā)射極被設(shè)置為FET晶體管的源極作為雙 極型晶體管的基極。該存儲(chǔ)器單元的一些優(yōu)選的非限制的方面如下所述FET晶體管是水平的，發(fā)射極被設(shè)置為發(fā)射極/源極組件形成垂直堆疊；發(fā)射極連接到在單元的表面下方延伸的注入線；發(fā)射極結(jié)合到源極中；發(fā)射極設(shè)置在源極的底部區(qū)域中；源極包括強(qiáng)摻雜中心區(qū)和圍繞所述中心區(qū)的弱摻雜邊緣區(qū)，發(fā)射極設(shè)置在源極的 邊緣區(qū)中，在源極的中心區(qū)下方；發(fā)射極設(shè)置在源極的頂部區(qū)域中；源極包括弱摻雜頂部區(qū)域和設(shè)置在頂部區(qū)域下的強(qiáng)摻雜底部區(qū)域，發(fā)射極結(jié)合在 頂部區(qū)域中；源極的底部區(qū)域設(shè)置在埋入絕緣層下方，并通過延伸穿過絕緣層的連接通道連接 到源極的頂部區(qū)域；發(fā)射極設(shè)置在源極下方；發(fā)射極設(shè)置埋入絕緣層下方，并通過延伸穿過絕緣層的連接通道連接到源極；FET晶體管還包括凹入在浮體中并通過介電層與浮體絕緣的柵極電極；發(fā)射極包括導(dǎo)電性與源極的導(dǎo)電性相反的摻雜半導(dǎo)體材料；所述單元制造在絕緣體上半導(dǎo)體襯底上；FET晶體管形成在井(well)中，井制造在體襯底的頂部中。根據(jù)另一方面，本發(fā)明涉及一種存儲(chǔ)器單元，包括具有源極、漏極和位于源極和漏極之間的浮體的FET晶體管，可以被控制為將電荷注入FET晶體管的浮體中的注入器(injector)，所述注入器包 括雙極型晶體管，所述雙極型晶體管具有發(fā)射極、基極和由FET晶體管的浮體形成的集電極，所述單元的特征在于，發(fā)射極連接到在單元的表面下方延伸的注入線。根據(jù)另一方面，本發(fā)明涉及包括多個(gè)根據(jù)本發(fā)明的第一方面的存儲(chǔ)器單元的存儲(chǔ) 器陣列。特別地，存儲(chǔ)器陣列可以包括耦合到沿著陣列的列的每個(gè)存儲(chǔ)器單元的源極的源 極線，以及平行于源極線的耦合到沿著所述列的每個(gè)存儲(chǔ)器單元的發(fā)射極的注入線。根據(jù)再一方面，本發(fā)明涉及一種編程存儲(chǔ)器單元的方法，所述存儲(chǔ)器單元包括具 有浮體的水平FET晶體管和可以被控制為將電荷注入FET晶體管的浮體中的注入器，其特 征在于，通過向FET晶體管的柵極施加額定寫入電壓，通過向FET晶體管的漏極施加小于或等于額定寫入電壓的電壓以及通過向注入器施加正電壓來編程邏輯1狀態(tài)。在單元讀取操作中，還可以向FET晶體管的柵極施加額定寫入電壓的一部分。


通過閱讀以非限制示例以及參考附圖給出的本發(fā)明的優(yōu)選實(shí)施例的以下詳細(xì)描 述，本發(fā)明的其他方面、目的和優(yōu)點(diǎn)將更明顯，其中如前所述，圖1顯示傳統(tǒng)的浮體DRAM單元；圖加顯示根據(jù)本發(fā)明的第一方面的一個(gè)可能實(shí)施例的存儲(chǔ)器單元的剖視圖；圖2b顯示利用圖加的存儲(chǔ)器單元的存儲(chǔ)器陣列的可能拓?fù)?；圖2c顯示等效于圖加的存儲(chǔ)器單元的電路圖；圖3a顯示根據(jù)本發(fā)明的可能實(shí)施例的在絕緣體上半導(dǎo)體襯底上使用部分耗盡的 FET晶體管的存儲(chǔ)器單元；圖北顯示根據(jù)本發(fā)明的可能實(shí)施例的在體襯底上使用FET晶體管的存儲(chǔ)器單 元；圖3c顯示根據(jù)本發(fā)明的存儲(chǔ)器單元的另一個(gè)可能實(shí)施例，其中注入線埋入絕緣 層下方；圖3d顯示根據(jù)本發(fā)明的存儲(chǔ)器單元的另一個(gè)可能實(shí)施例，其中源極線埋入絕緣 層下方；圖!Be顯示利用圖3d的存儲(chǔ)器單元的存儲(chǔ)器陣列的可能拓?fù)?；圖如和4b分別顯示基于等效電路圖的在傳統(tǒng)的DRAM單元和根據(jù)本發(fā)明的DRAM 單元中編程邏輯0狀態(tài)的操作；圖fe和恥分別顯示基于等效電路圖的在傳統(tǒng)的DRAM單元和根據(jù)本發(fā)明的DRAM 單元中編程邏輯1狀態(tài)的操作；圖6a和6b分別顯示基于等效電路圖的存儲(chǔ)在傳統(tǒng)的DRAM單元和根據(jù)本發(fā)明的 DRAM單元中讀取邏輯狀態(tài)的操作；圖7a和7b分別顯示基于等效電路圖的存儲(chǔ)在傳統(tǒng)的DRAM單元和根據(jù)本發(fā)明的 DRAM單元中保持邏輯狀態(tài)的操作；圖8顯示利用根據(jù)本發(fā)明的存儲(chǔ)器單元的存儲(chǔ)器陣列的另一個(gè)可能拓?fù)洹?
具體實(shí)施例方式參考圖2a，顯示了根據(jù)本發(fā)明的第一方面的優(yōu)選實(shí)施例的存儲(chǔ)器單元的剖視圖。 該單元包括FET晶體管，F(xiàn)ET晶體管具有源極S、漏極D和源極與漏極之間的浮體FB，以及 被控制為將電荷注入FET晶體管的浮體FB中的注入器(injector)。在這種情況下，存儲(chǔ)器單元制造在絕緣體上半導(dǎo)體襯底上，優(yōu)選地是絕緣體 上硅SOI襯底。漏極D和源極S優(yōu)選地接觸埋入氧化物層BOX，從而FET晶體管完全耗盡。兩個(gè)相鄰的存儲(chǔ)器單元(沿著在圖加的平面中延伸的存儲(chǔ)器陣列的行；垂直于圖 加的平面延伸的存儲(chǔ)器陣列的列)之間可以共享源極S。這種共享可以減小存儲(chǔ)器單元占 據(jù)的表面積。
但是如圖3a和北可見，本發(fā)明并不限于完全耗盡的存儲(chǔ)器單元，還擴(kuò)展到部分耗 盡的上的存儲(chǔ)器單元(圖3a)和體襯底上的存儲(chǔ)器單元(圖北)。在圖3a和北的情況下，通過現(xiàn)有技術(shù)中已知的方式，需要沿著存儲(chǔ)器單元的行隔 離單元，以便產(chǎn)生浮體效應(yīng)。在圖3a的情況下，通常通過橫向隔離沿深度方向從襯底表面延伸到BOX的溝槽13 來實(shí)現(xiàn)上述隔離(根據(jù)淺溝槽隔離STI技術(shù))。在圖北的情況下，通常通過以下方式來實(shí)現(xiàn)上述隔離橫向隔離沿深度方向從襯 底表面延伸的溝槽14，以及隔離體襯底的頂部中產(chǎn)生的并被溝槽14劃界的井(well) 15中 的存儲(chǔ)器單元。FET晶體管位于半導(dǎo)體井15中，其導(dǎo)電性與通道相同，從而可以將其與襯底 隔離。井還可以設(shè)置在具有相反導(dǎo)電性(opposite conductivity)的襯底的層16中。返回圖加，注入器包括具有發(fā)射極15、基極和由FET晶體管的浮體FB形成的集電 極的雙極型晶體管。在本發(fā)明的上下文中，雙極型晶體管的發(fā)射極15被設(shè)置為FET晶體管的源極S作 為雙極型晶體管的基極。應(yīng)注意，控制作為雙極型晶體管的基極的源極的電壓比控制作為 文獻(xiàn)US 2004/0108532中描述的存儲(chǔ)器單元的雙極型晶體管的基極的襯底的電壓更容易。FET晶體管是水平晶體管，雙極型晶體管的發(fā)射極特別設(shè)置為面對(duì)FET晶體管的 源極，從而發(fā)射極/源極組合形成垂直堆疊。在優(yōu)選實(shí)施例中，發(fā)射極連接到在存儲(chǔ)器單元的表面下方延伸的注入線，從而不 占用表面積。雙極型晶體管的發(fā)射極15特別可以結(jié)合在FET晶體管的源極中。根據(jù)圖加所示 的第一變化實(shí)施例，發(fā)射極15結(jié)合到源極21和22的底部區(qū)域中。根據(jù)圖3d所示的第二 變化實(shí)施例，發(fā)射極35結(jié)合到源極31和32的頂部區(qū)域中。參考圖2a，源極通常以已知方式包括強(qiáng)摻雜中心區(qū)21 (例如N+)和環(huán)繞中心區(qū)的 弱摻雜邊緣區(qū)22 (例如N-)。強(qiáng)摻雜中心區(qū)21的主要目的是保證與源極線SL的接觸，而弱 摻雜邊緣區(qū)22主要便于FET晶體管的操作。因此，在本發(fā)明的上下文中，使用弱摻雜區(qū)22 作為雙極型晶體管的基極。在該變化例的上下文中，發(fā)射極15被設(shè)置為位于源極的中心區(qū)21下方，同時(shí)與源 極的邊緣區(qū)22接觸并通過源極的邊緣22與浮體FB隔離。在這種情況下，發(fā)射極整體結(jié)合 在中心區(qū)21和邊緣區(qū)22之間的源極電極中。在存儲(chǔ)器單元由完全耗盡的制成的情況下(見圖加)，與存儲(chǔ)器單元由部分 耗盡的圖3a)或者體襯底上的存儲(chǔ)器單元(圖3b)制成的情況不同，BOX有助于隔 離發(fā)射極15和浮體。應(yīng)注意，漏極D也可以具有強(qiáng)摻雜中心區(qū)11 (例如N+)和環(huán)繞中心區(qū)的弱摻雜邊 緣區(qū)12(例如N-)。通過現(xiàn)有技術(shù)中已知的方式，漏極D連接到位線BL。位線BL可以沿著存儲(chǔ)器陣列 的行延伸，與沿著該行設(shè)置的每個(gè)存儲(chǔ)器單元的漏極接觸。如圖2b可見，源極S連接到源極線SL。源極線SL通常垂直于位線BL延伸，與沿 著存儲(chǔ)器陣列的列設(shè)置的每個(gè)存儲(chǔ)器單元的源極(通常是源極的強(qiáng)摻雜區(qū))接觸。在圖加和2b的情況下，因此源極線SL直接在襯底的表面下方延伸。
此外，在圖加和2b的情況下，在兩個(gè)相鄰單元之間共享源極，一根源極線SL可用 于兩個(gè)存儲(chǔ)器單元的源極編址(address)。發(fā)射極15連接到平行于源極線SL延伸的注入線IL，從而對(duì)沿著存儲(chǔ)器陣列的列 設(shè)置的存儲(chǔ)器單元編址(address)。通過以上描述可以理解，在圖加的情況下，注入線IL設(shè)置在源極線SL下方。因 此注入線IL的這種特別緊湊的結(jié)構(gòu)不占用任何表面區(qū)域。圖2b顯示根據(jù)本發(fā)明的存儲(chǔ)器陣列的拓?fù)?，其中兩個(gè)相鄰單元之間共享源極線 SL。這種結(jié)構(gòu)更為緊湊。根據(jù)圖2b的拓?fù)洌陂_發(fā)獨(dú)立存儲(chǔ)器的情況下，存儲(chǔ)器單元的表面積可以被減小 到大約4F2。雖然該單元并不是對(duì)干擾完全不敏感，但是干擾的水平低，而且在任何情況下 均低于傳統(tǒng)的存儲(chǔ)器單元中出現(xiàn)的干擾水平。在嵌入存儲(chǔ)器的情況下，如果晶體管的要求較高(需要設(shè)置隔離件以避免交叉勵(lì) 磁現(xiàn)象)，晶體管占據(jù)的表面積較大。則獲得的存儲(chǔ)器單元的表面積在15F2到18F2的數(shù)量 級(jí)。但是，其具有對(duì)干擾完全不敏感的優(yōu)點(diǎn)。圖8顯示了另一種可能的拓?fù)?，其緊湊性較差但是對(duì)干擾完全不敏感。在這種拓 撲中，字線WL控制共享公共源極線SL的兩個(gè)相鄰的物理行。這種特別結(jié)構(gòu)消除了大部分的 源極相互干擾，因?yàn)槲挥陔p字線WL上的單元全被使用，而且可以合理地推斷寫入電路比干 擾更強(qiáng)。另一方面，彼此上下設(shè)置的兩個(gè)單元必須強(qiáng)制連接到兩條不同的位線BLl和BL2， 否則在訪問WL的過程中它們的信息可能混合。這直接影響單元的表面積，因?yàn)楸仨氉銐?寬以便容納彼此并排的兩根金屬線。雖然對(duì)于獨(dú)立存儲(chǔ)器而言通常禁止彼此并排的兩根金 屬線，但是在另一方面，在嵌入存儲(chǔ)器的情況下，其非常合理地將單元的表面積限制在大約 4F*4F = 16F2。如圖加所示，F(xiàn)ET晶體管還具有位于浮體上方、存儲(chǔ)器陣列的表面上并且通過介 電層與浮體絕緣的柵極電極。柵極電極連接到通常沿著存儲(chǔ)器陣列的列延伸的字線WL。根據(jù)未顯示的另一個(gè)實(shí)施例，柵極電極在浮體中凹入，并且通過介電層與浮體絕 緣。由此定義了 RCAT(凹槽陣列晶體管)型晶體管。圖2c是等效于根據(jù)本發(fā)明的第一方面的存儲(chǔ)器單元的電路圖。在圖中，F(xiàn)ET晶體 管(在本例中是N型晶體管)的附圖標(biāo)記是9，雙極型晶體管(在本例中是PNP型晶體管) 的附圖標(biāo)記是10。如上所述，連接到源極線SL的FET晶體管9的源極作為雙極型晶體管 10的基極，而FET晶體管9的浮體作為雙極型晶體管10的集電極。參考圖3d，其顯示了另一個(gè)變化實(shí)施例，發(fā)射極35結(jié)合在源極31和32的頂部區(qū) 域中。在該變化例的上下文中，源極S包括弱摻雜頂部區(qū)域32和設(shè)置在頂部區(qū)域下方的 強(qiáng)摻雜底部區(qū)域31，發(fā)射極35結(jié)合在頂部區(qū)域32中。如圖3d所示，源極的底部區(qū)域31特別設(shè)置在襯底中的埋入絕緣層下方，例如對(duì)于 SeOI襯底的情況是BOX層，同時(shí)通過延伸穿過絕緣層的連接通道33連接到源極的頂部區(qū)域 32。源極的強(qiáng)摻雜底部區(qū)域31 (在所述示例中是N+摻雜)特別設(shè)置在絕緣層下方的 具有相反導(dǎo)電性的襯底區(qū)域(在所述實(shí)例中是P-區(qū)域)36中。
在該變化例的上下文中，埋入源極線SL;其特別可以直接埋入絕緣層BOX下方，如 圖3d所示。雙極型晶體管的發(fā)射極35連接到直接在襯底的表面下延伸并因此更容易接近 (access)的注入線IL(代替?zhèn)鹘y(tǒng)單元的源極線而設(shè)置該注入線IL)。此外，在該變化例中， 源極和發(fā)射極的垂直堆疊具有注入線不占用表面積的特別效果。圖3e顯示利用圖3d的存儲(chǔ)器單元的存儲(chǔ)器陣列的可能拓?fù)?。在該拓?fù)渲校礃O 線SL沿著存儲(chǔ)器陣列的列平行于注入線IL延伸，同時(shí)埋入注入線下方，BOX層下。在該變 化實(shí)施例中，容易接近注入線IL。圖3c顯示另一個(gè)可能實(shí)施例，其中通過在源極21和22下方設(shè)置發(fā)射極25而獲 得源極和發(fā)射極的垂直堆疊。應(yīng)注意，該實(shí)施例對(duì)應(yīng)于圖3d的變化例，其中發(fā)射極和源極 的強(qiáng)摻雜區(qū)域簡(jiǎn)單互換。實(shí)際上，在其他實(shí)施例中，發(fā)射極25(P+)埋入絕緣層下具有相反導(dǎo)電性(在本例 中是N-)的襯底區(qū)域沈中，并通過延伸穿過絕緣層的連接通道23連接到源極的邊緣區(qū)域 22。通常，源極線SL直接在襯底表面下延伸，而注入線IL在BOX層下平行于源極線SL 延伸。因此，注入線IL不占用任何表面積。根據(jù)本發(fā)明說明書的以上描述，注入線優(yōu)選地利用摻雜的半導(dǎo)體材料制成。在圖 中所示的FET晶體管是N型(P型浮體)的例子中，摻雜半導(dǎo)體材料是襯底材料的P型摻雜 (特別地，P+摻雜)?？梢岳斫?，本發(fā)明不限于N型FET晶體管，還可以擴(kuò)展到P型FET晶 體管(N型浮體)的情況。通過使用CMOS技術(shù)中常用的技術(shù)，制造襯底摻雜從而制造注入線IL，注入線IL不 需要金屬化從而可以避免金屬配線。圖4a-4b，5a-5b，6a_6b和7a_7b顯示圖加的等效電路圖，以便比較圖1所示的傳 統(tǒng)類型的存儲(chǔ)器單元(圖^、5a、6a和7a)與根據(jù)本發(fā)明的存儲(chǔ)器單元(圖4b、5b、6b和 7b)的不同編程、讀取和保持(hold)操作。在各個(gè)附圖中圖如和4b顯示用于編程邏輯0狀態(tài)的WRITE 0操作，圖^1和5b顯示用于編程邏輯1狀態(tài)的WRITE 1操作，圖6a和6b顯示用于讀取邏輯狀態(tài)的READ操作，圖7a和7b顯示用于保持邏輯狀態(tài)的HOLD操作。下表顯示控制這些單元并執(zhí)行這些不同操作而必須施加到不同的線上的電壓示 例。表1圖1的存儲(chǔ)器單元
BLWLSLWRITE 12. 5VDDVDDOVWRITE 0-0.25VDDVDDOV
權(quán)利要求
1.一種存儲(chǔ)器單元，包括具有連接到源極線(SL)的源極(S)、連接到位線(BL)的漏極⑶和位于源極和漏極之 間的浮體(FB)的水平FET晶體管，被控制為將電荷注入FET晶體管的浮體中的注入器，所述注入器包括雙極型晶體管， 所述雙極型晶體管具有連接到注入線的發(fā)射極(15，25，3幻、基極和由FET晶體管的浮體形 成的集電極，所述單元的特征在于，雙極型晶體管的發(fā)射極被設(shè)置為發(fā)射極/源極組件形成垂直堆 疊，F(xiàn)ET晶體管的源極作為雙極型晶體管的基極。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其中注入線在存儲(chǔ)器單元的表面下方延伸。
3.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)器單元，其中發(fā)射極(15,3 結(jié)合到源極中。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器單元，其中發(fā)射極(1 設(shè)置在源極的底部區(qū)域中。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器單元，其中源極包括強(qiáng)摻雜中心區(qū)和圍繞所述中 心區(qū)的弱摻雜邊緣區(qū)(22)，其中發(fā)射極(1 設(shè)置在源極0 的邊緣區(qū)中，在源極的中心區(qū) (21)下方。
6.根據(jù)權(quán)利要求3所述的存儲(chǔ)器單元，其中發(fā)射極(3 設(shè)置在源極的頂部區(qū)域中。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器單元，其中源極包括弱摻雜頂部區(qū)域(3 和設(shè)置在頂 部區(qū)域下的強(qiáng)摻雜底部區(qū)域(31)，以及其中發(fā)射極結(jié)合在頂部區(qū)域中。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器單元，其中源極的底部區(qū)域(31)設(shè)置在埋入絕緣層 (BOX)下方，并通過延伸穿過絕緣層的連接通道(33)連接到源極的頂部區(qū)域(32)。
9.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)器單元，其中發(fā)射極0 設(shè)置在源極下方。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器單元，其中發(fā)射極0 設(shè)置埋入絕緣層(BOX)下方， 并通過延伸穿過絕緣層的連接通道03)連接到源極01，22)。
11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的存儲(chǔ)器單元，其中FET晶體管還包括凹入在 浮體中并通過介電層與浮體絕緣的柵極電極。
12.根據(jù)權(quán)利要求1至11中任一項(xiàng)所述的存儲(chǔ)器單元，其中發(fā)射極包括導(dǎo)電性與源極 的導(dǎo)電性相反的摻雜半導(dǎo)體材料。
13.根據(jù)權(quán)利要求1至12中任一項(xiàng)所述的存儲(chǔ)器單元，制造在絕緣體上半導(dǎo)體襯底上。
14.根據(jù)權(quán)利要求1至12中任一項(xiàng)所述的存儲(chǔ)器單元，其中FET晶體管形成在制造在 體襯底的頂部中的井中。
15.一種存儲(chǔ)器單元，包括具有源極、漏極和位于源極和漏極之間的浮體的FET晶體管，被控制為將電荷注FET晶體管的浮體中的注入器，所述注入器包括雙極型晶體管，所 述雙極型晶體管具有發(fā)射極、基極和由FET晶體管的浮體形成的集電極，所述單元的特征在于，發(fā)射極連接到在存儲(chǔ)器單元的表面下方延伸的注入線。
16.一種包括多個(gè)根據(jù)權(quán)利要求1至15中任一項(xiàng)所述的存儲(chǔ)器單元的存儲(chǔ)器陣列。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)器陣列，包括耦合到沿著陣列的列的每個(gè)存儲(chǔ)器單元 的源極的源極線(SL)，以及平行于源極線的耦合到沿著所述列的每個(gè)存儲(chǔ)器單元的發(fā)射極 的注入線(IL)。
18.—種控制根據(jù)權(quán)利要求1至15中任一項(xiàng)所述的存儲(chǔ)器單元的方法，其特征在于，通過向FET晶體管的柵極施加額定寫入電壓，通過向FET晶體管的漏極施加小于或等于額定 寫入電壓的電壓以及通過向注入器施加正電壓來編程邏輯1狀態(tài)。
19.根據(jù)權(quán)利要求17所述的方法，其中在單元讀取操作中，向FET晶體管的柵極施加額 定寫入電壓的一部分。
全文摘要
本發(fā)明涉及一種具有垂直雙極注入器的DRAM存儲(chǔ)器單元，包括具有源極(S)、漏極(D)和位于源極和漏極之間的浮體(FB)的FET晶體管，被控制為將電荷注入FET晶體管的浮體中的注入器，所述注入器包括雙極型晶體管，所述雙極型晶體管具有發(fā)射極、基極和由FET晶體管的浮體形成的集電極，所述單元的特征在于，雙極型晶體管的發(fā)射極被設(shè)置為FET晶體管的源極作為雙極型晶體管的基極。本發(fā)明還涉及包括多個(gè)根據(jù)本發(fā)明的第一方面的存儲(chǔ)器單元的存儲(chǔ)器陣列，以及控制這種存儲(chǔ)器單元的方法。
文檔編號(hào)H01L27/12GK102130128SQ20101052191
公開日2011年7月20日 申請(qǐng)日期2010年10月25日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者C·馬聚, R·費(fèi)朗特 申請(qǐng)人:S.O.I.Tec絕緣體上硅技術(shù)公司