專利名稱：芯片封裝體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片封裝體，且特別是涉及發(fā)光芯片的芯片封裝體。
背景技術(shù)：
芯片封裝制作工藝是形成電子產(chǎn)品過(guò)程中的一重要步驟。芯片封裝體除了將芯片 保護(hù)于其中，使免受外界環(huán)境污染外，還提供芯片內(nèi)部電子元件與外界的電連接通路。如何以低地成本來(lái)有效率地形成品質(zhì)可靠的芯片封裝體成為重要課題。

發(fā)明內(nèi)容
本發(fā)明的目的在于一種芯片封裝體及其形成方法，以解決上述問(wèn)題。為了達(dá)到上述目的，本發(fā)明提供一種芯片封裝體，其包括一承載基底，具有一上表 面及相反的一下表面，及具有一第一側(cè)面及一第二側(cè)面；一芯片，設(shè)置于該承載基底的該上 表面上，該芯片具有一第一電極及一第二電極；一第一溝槽，自該承載基底的該上表面朝該 下表面延伸，且自該第一側(cè)面朝該承載基底的內(nèi)部延伸；一第一導(dǎo)電層，位于該第一溝槽 的一側(cè)壁上，該第一導(dǎo)電層不與該第一側(cè)面共平面且隔有一第一最短距離，且該第一導(dǎo)電 層與該第一電極電連接；一第二溝槽，自該承載基底的該上表面朝該下表面延伸，且自該第 二側(cè)面朝該承載基底的內(nèi)部延伸；以及一第二導(dǎo)電層，位于該第二溝槽的一側(cè)壁上，該第二 導(dǎo)電層不與該第二側(cè)面共平面且隔有一第二最短距離，且該第二導(dǎo)電層與該第二電極電連 接。本發(fā)明還提供一種芯片封裝體的形成方法，其包括提供一承載晶片，包括由多條 預(yù)定切割道所劃分的多個(gè)區(qū)域；在該些預(yù)定切割道的位置上形成多個(gè)穿孔，貫穿該承載晶 片的一上表面及相反的一下表面；在該承載晶片上形成一導(dǎo)電材料層，該導(dǎo)電材料層延伸 在該些穿孔的側(cè)壁上；將該導(dǎo)電材料層圖案化為彼此分離的多個(gè)導(dǎo)電層，并使該些導(dǎo)電層 不與該些預(yù)定切割道接觸；提供多個(gè)芯片，分別具有一第一電極及一第二電極；將該些芯 片分別對(duì)應(yīng)地設(shè)置于該些區(qū)域上，每一該些區(qū)域上放置有至少一該些芯片，其中每一該些 芯片的該第一電極及該第二電極分別與該些芯片所在的該些區(qū)域中的其中兩個(gè)該些導(dǎo)電 層電連接；以及沿著該些預(yù)定切割道切割該承載晶片以分離出多個(gè)芯片封裝體。


圖IA-圖IG顯示本發(fā)明一實(shí)施例的芯片封裝體的一系列制作工藝立體示意圖；圖2A-圖2E顯示相應(yīng)于圖IA-圖IG實(shí)施例的芯片封裝體的一系列制作工藝剖視 圖；圖3A-圖3E顯示本發(fā)明一實(shí)施例的芯片封裝體的一系列制作工藝剖視圖；圖4A-圖4C顯示本發(fā)明一實(shí)施例中，在穿孔中形成圖案化導(dǎo)電層的一系列制作工 藝上視圖；圖5A及圖5B顯示本發(fā)明實(shí)施例的芯片封裝體的立體示意圖6A顯示本發(fā)明一實(shí)施例的芯片封裝體的立體示意圖；圖6B顯示本發(fā)明一實(shí)施例的芯片封裝體的剖視圖。主要元件符號(hào)說(shuō)明10 芯片封裝體；100 承載晶片(或承載基底)；100a、100b 表面；IOOcUOOd 側(cè)面；102 穿孔；102a、102b、102c、102d 溝槽；102， 孔洞；104 絕緣層；106、106a、106b、106c、106d 導(dǎo)電層；108 芯片；108a、108b 電極；302 凹陷；402 晶種層；404、4(Ma 光致抗蝕劑層；600 電路板；600a 表面；602a、602b 接墊；604a、604b 導(dǎo)電結(jié)構(gòu)；A、R 區(qū)域；SC 切割道；dl、d2 距離。
具體實(shí)施例方式以下將詳細(xì)說(shuō)明本發(fā)明實(shí)施例的制作與使用方式。然而應(yīng)注意的是，本發(fā)明提供 許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實(shí)施。文中所舉例討論的特定實(shí)施例僅為 制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實(shí)施例中可能使用 重復(fù)的標(biāo)號(hào)或標(biāo)示。這些重復(fù)僅為了簡(jiǎn)單清楚地?cái)⑹霰景l(fā)明，不代表所討論的不同實(shí)施例 及/或結(jié)構(gòu)之間具有任何關(guān)聯(lián)性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上 時(shí)，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。圖IA-圖IG顯示本發(fā)明一實(shí)施例的芯片封裝體的一系列制作工藝立體示意圖。圖 2A-圖2E顯示相應(yīng)于圖IA-圖IG實(shí)施例的芯片封裝體的一系列制作工藝剖視圖。以下，將 配合圖IA-圖IG及圖2A-圖2E說(shuō)明本發(fā)明一實(shí)施例的芯片封裝體的形成方法及結(jié)構(gòu)。如圖IA所示，提供承載晶片100，其上可定義有多個(gè)預(yù)定切割道SC，其將承載晶片 100劃分成多個(gè)區(qū)域。承載晶片100具有上表面IOOa及相反的下表面100b。承載晶片100 可例如包括半導(dǎo)體材料或陶瓷材料。例如，承載晶片100可為硅晶片。或者，承載晶片100 可包括氧化鋁或氮化鋁等材質(zhì)。
圖IB顯示圖IA中區(qū)域A的放大立體圖，用以說(shuō)明此實(shí)施例的芯片封裝體的后續(xù) 制作工藝。應(yīng)注意的是，以下所說(shuō)明的制作工藝不限于僅對(duì)區(qū)域A的部分進(jìn)行。在一實(shí)施 例中，較佳的是同時(shí)對(duì)承載晶片100的所有區(qū)域進(jìn)行相似或相同的制作工藝，經(jīng)后續(xù)沿著 預(yù)定切割道SC切割承載晶片100后，可形成多個(gè)具有側(cè)壁接點(diǎn)(sidewall contact)的芯 片封裝體。如圖IB所示，切割道SC在區(qū)域A中圍出一區(qū)域R。在后續(xù)制作工藝中，將在區(qū)域 R上設(shè)置芯片與形成導(dǎo)電通路，并將沿切割道SC切割承載晶片100以分離出數(shù)個(gè)芯片封裝 體。接著，如圖IC所示，在承載晶片100中的這些預(yù)定切割道SC的位置上形成多個(gè)貫 穿承載晶片100的上表面IOOa及下表面IOOb的穿孔102。穿孔102的形成方式例如包括 光刻及蝕刻制作工藝。在一實(shí)施例中，穿孔102可在同一蝕刻制作工藝中一次形成。在另 一實(shí)施例中，穿孔102是分段形成。例如，請(qǐng)參照?qǐng)D2A，可先形成自承載晶片100的上表面 IOOa朝下表面IOOb延伸的孔洞102，。接著，如圖2B所示，自相反的下表面IOOb薄化承載 晶片100(例如，通過(guò)化學(xué)機(jī)械研磨(CMP)或研磨(grinding)等方式)薄化承載晶片100 以露出背景形成的孔洞102’，形成貫穿承載晶片100的穿孔102。在后續(xù)制作工藝中，將在 穿孔102的側(cè)壁上形成導(dǎo)電層以形成穿基底導(dǎo)電結(jié)構(gòu)。在后續(xù)切割步驟之后，穿基底導(dǎo)電 結(jié)構(gòu)可作為芯片封裝體的側(cè)壁接點(diǎn)。如圖ID及圖2C所示，在于穿孔102的側(cè)壁上形成導(dǎo)電層之前，可選擇性于穿孔 102的側(cè)壁上形成絕緣層104以避免后續(xù)形成的導(dǎo)電層間發(fā)生短路。然應(yīng)注意的是，例如當(dāng) 承載晶片100的材質(zhì)為絕緣材料時(shí)，可視情況將絕緣層104的形成省去。絕緣層104除了 形成在穿孔102的側(cè)壁上之外，也可延伸至承載晶片100的其他表面上，如圖2C所示。絕緣層104的材質(zhì)可例如為環(huán)氧樹脂、防焊材料、或其他適合的絕緣物質(zhì)，例如無(wú) 機(jī)材料的氧化硅層、氮化硅層、氮氧化硅層、金屬氧化物、或前述的組合；或也可為有機(jī)高 分子材料的聚酰亞胺樹脂(polyimide)、苯環(huán)丁烯(butylcyclobutene，BCB，道氏化學(xué)公 司)、聚對(duì)二甲￥ (parylene)、蔡聚合物(polynaphthalenes)(fluorocarbons) > 丙烯酸酯(acrylates)等。絕緣層104的形成方式可包含涂布方式，例如旋轉(zhuǎn)涂布(spin coating)、噴涂(spray coating)、或淋幕涂布(curtain coating)，或其他適合的沉積方 式，例如，液相沉積、物理氣相沉積、化學(xué)氣相沉積、低壓化學(xué)氣相沉積、等離子體增強(qiáng)式化 學(xué)氣相沉積、快速熱化學(xué)氣相沉積、或常壓化學(xué)氣相沉積等制作工藝。在一實(shí)施例中，承載 晶片100為一硅晶片，而絕緣層104可為對(duì)硅晶片進(jìn)行熱氧化制作工藝而得的氧化硅層。接著，如圖IE及圖2D所示，在承載晶片100上形成導(dǎo)電材料層，其延伸在穿孔102 的側(cè)壁上。接著，將導(dǎo)電材料層圖案化為彼此分離的多個(gè)圖案化導(dǎo)電層106，并使這些導(dǎo)電 層106不與預(yù)定切割道SC接觸。如圖IE所示，穿孔102中的圖案化導(dǎo)電層106皆僅覆蓋 于部分的穿孔側(cè)壁上。這些圖案化導(dǎo)電層106皆不覆蓋于預(yù)定的切割道SC上。因此，在 后續(xù)切割承載晶片100以分離出多個(gè)芯片封裝體時(shí)，切割刀所切割的部分將不含這些導(dǎo)電 層，可避免切割刀受損。此外，更重要的是，圖案化導(dǎo)電層106將不會(huì)于切割晶片的過(guò)程中 受到拉扯，可有效避免圖案化導(dǎo)電層剝落(peeling)。上述穿孔中的圖案化導(dǎo)電層的形成方式將配合圖4A-圖4C所示的一系列制作工 藝上視圖作說(shuō)明。然應(yīng)注意的是，圖4A-圖4C僅舉例說(shuō)明穿孔中的圖案化導(dǎo)電層的其中一種形成方式，其形成方式不限于此。如圖4A所示，首先于穿孔102的側(cè)壁上形成絕緣層104，并接著于絕緣層104上形 成晶種層402。晶種層402可例如以物理氣相沉積法形成，其材質(zhì)例如為銅。此外，晶種層 402與承載晶片100之間較佳形成有擴(kuò)散阻障層(未顯示)，其材質(zhì)例如是TiW或TiCu，可 避免銅擴(kuò)散進(jìn)入承載晶片100，并可增加晶種層402與承載晶片100 (或絕緣層104)之間的 粘著性。接著，如圖4A所示，在晶種層402上順應(yīng)性形成光致抗蝕劑層404。光致抗蝕劑層 404可為可電鍍光致抗蝕劑，因而可通過(guò)電鍍的方式(例如，以晶種層402為電極)而順應(yīng) 性地形成于晶種層402之上。接著，如圖4B所示，將光致抗蝕劑層404圖案化而使預(yù)定切割道SC所經(jīng)過(guò)的區(qū)域 附近的光致抗蝕劑層404被移除，使預(yù)定切割道SC所經(jīng)過(guò)的區(qū)域附近的晶種層402露出。 通常，可電鍍光致抗蝕劑為負(fù)型光致抗蝕劑，因此可以遮蔽物蓋住預(yù)定切割道SC所經(jīng)過(guò)的 區(qū)域附近，并對(duì)露出的光致抗蝕劑層404照光而使其固化。接著，可洗去未照光的光致抗蝕 劑而形成圖案化光致抗蝕劑層4(Ma。接著，如圖4C所示，以圖案化后的光致抗蝕劑層40 為掩模對(duì)晶種層402進(jìn)行蝕 刻，露出的晶種層402經(jīng)移除后便形成了圖案化晶種層40加。之后，可移除圖案化光致抗蝕劑層40 ，并以圖案化晶種層40 為電極，通過(guò)電 鍍制作工藝而于圖案化晶種層40 上形成導(dǎo)電材料以形成圖案化導(dǎo)電層，例如是圖IE所 示的導(dǎo)電層106。應(yīng)注意的是，在一實(shí)施例中，晶種層402除了位于穿孔102中，還可延伸在承載晶 片100的表面之上。此時(shí)，可同時(shí)將延伸在承載晶片100表面上的晶種層圖案化以形成所 需的導(dǎo)電圖案。因此，在形成圖案化導(dǎo)電層106的制作工藝期間，可同時(shí)在承載晶片100上 形成各種線路布局(例如，形成線路重布層)，以作為隨后將設(shè)置的芯片的導(dǎo)電線路。如圖 2D所示，可在形成不與切割道SC接觸的導(dǎo)電層106的同時(shí)，也定義出延伸在承載晶片100 的表面IOOa及/或IOOb上的導(dǎo)電線路。例如，可定義出與芯片或?qū)щ娡箟K電連接的導(dǎo)電 線路。請(qǐng)參照?qǐng)DIF及圖2D，接著提供多個(gè)芯片108，分別具有第一電極108a及第二電極 108b。將這些芯片108分別對(duì)應(yīng)地設(shè)置在區(qū)域R之上。在一實(shí)施例中，每一區(qū)域R上皆放 置有至少一芯片108。芯片108的第一電極108a及第二電極108b分別與區(qū)域R中的至少 其中兩個(gè)導(dǎo)電層電連接。如圖IF及圖2D所示，芯片108的第一電極108a及第二電極108b 例如分別與這些導(dǎo)電層106中的第一導(dǎo)電層106a及第二導(dǎo)電層106b電連接。芯片108例 如可為發(fā)光芯片，例如是發(fā)光二極管芯片。芯片108也可為其他類型的芯片，例如是影像感 測(cè)芯片等等。在一實(shí)施例中，可在區(qū)域R上設(shè)置數(shù)個(gè)發(fā)光芯片以例如形成發(fā)光芯片陣列。接著，沿著圖IF中所示的預(yù)定切割道SC切割承載晶片100以分離出多個(gè)芯片封 裝體。由于本形成于預(yù)定切割道SC上的導(dǎo)電材料層在圖案化步驟之后已移除，因此切割過(guò) 程中不會(huì)切割到導(dǎo)電材料層，可避免切割刀損壞，并有效防止圖案化導(dǎo)電層106因切割刀 的拉扯而剝落，可提升元件的可靠度與合格率。圖IG顯示其中一芯片封裝體10的立體示 意圖。如圖IG及圖2E所示，芯片封裝體10包括承載基底100(即部分的承載晶片100，因此續(xù)以標(biāo)號(hào)100指稱)。承載基底100具有上表面IOOa及下表面100b，以及第一側(cè)面 IOOc及第二側(cè)面100d。芯片108設(shè)置于承載基底100之上，且具有第一電極108a及第二 電極108b (如圖2E所示)。此外，原先形成于承載晶片中的穿孔102在經(jīng)歷承載晶片的切 割步驟之后，成為了數(shù)個(gè)溝槽，例如是圖IG中所示的溝槽102a、102b、102c、及102d。如圖IG所示，此實(shí)施例的芯片封裝體10包括第一溝槽102a，自上表面IOOa朝下 表面IOOb延伸，且自第一側(cè)面IOOc朝承載基底100的內(nèi)部延伸。芯片封裝體10還包括第 二溝槽102b，自上表面IOOa朝下表面IOOb延伸，且自第二側(cè)面IOOd朝承載基底100的內(nèi) 部延伸。如圖IG及圖2E所示，芯片封裝體10包括第一導(dǎo)電層106a，其位于第一溝槽10 的側(cè)壁上，且不與第一側(cè)面IOOc共平面而隔有一第一最短距離dl。第一導(dǎo)電層106a還與 芯片108的第一電極108a電連接，如圖2E所示。相似地，芯片封裝體10包括第二導(dǎo)電層106b，其位于第二溝槽102b的側(cè)壁上，且 不與第二側(cè)面IOOd共平面而隔有一第二最短距離d2。第二導(dǎo)電層106b還與芯片108的第 二電極108b電連接，如圖2E所示。在圖IG的實(shí)施例中，形成于溝槽中的導(dǎo)電層可作為芯片封裝體10的側(cè)壁接點(diǎn)。雖 然，此實(shí)施例以形成四個(gè)側(cè)壁接點(diǎn)為例，然在其他實(shí)施例中可形成更多或更少的側(cè)壁接點(diǎn)， 端視所需應(yīng)用而定。例如，當(dāng)芯片108為發(fā)光二極管芯片時(shí)，至少需形成兩個(gè)側(cè)壁接點(diǎn)。此外，在圖IG的實(shí)施例中，第一側(cè)面IOOc與第二側(cè)面IOOd相對(duì)。S卩，第一溝槽 102a中與第一電極108a電連接的第一導(dǎo)電層106a與第二溝槽102b中與第二電極108b電 連接的第二導(dǎo)電層106b相對(duì)設(shè)置。然而，本發(fā)明實(shí)施例不限于此。在其他實(shí)施例中，第一 側(cè)面IOOc及第二側(cè)面IOOd大抵互相垂直，如圖5A的立體示意圖所示。在另一實(shí)施例中， 第一側(cè)面IOOc及第二側(cè)面IOOd為實(shí)質(zhì)上的同一側(cè)面，如圖5B的立體示意圖所示。本發(fā)明實(shí)施例的芯片封裝體可有許多其他變化。圖3A-圖3E顯示本發(fā)明一實(shí)施 例的芯片封裝體的一系列制作工藝剖視圖。此實(shí)施例與圖IA-圖1G、圖2A-圖2E所示實(shí)施 例相似，主要差異在于進(jìn)一步于承載晶片100中形成數(shù)個(gè)凹陷302。如圖3A所示，凹陷302 的形成方式可與孔洞102’相似。在一實(shí)施例中，凹陷302與孔洞102’同時(shí)形成。接著，如圖:3B所示，可以類似制作工藝薄化承載晶片100以形成穿孔102。并接著 如圖3C所示，選擇性于承載晶片100上形成絕緣層104，并定義出數(shù)個(gè)圖案化導(dǎo)電層，例如 包括導(dǎo)電層106a及106b。導(dǎo)電層可進(jìn)一步延伸進(jìn)入凹陷302中，用以與后續(xù)設(shè)置于其中的 芯片形成導(dǎo)電通路。如圖3D所示，可在凹陷302中設(shè)置至少一芯片108。在此實(shí)施例中，設(shè)置多個(gè)芯片 108。在一實(shí)施例中，芯片108為發(fā)光芯片。在此情形下，延伸在凹陷302的側(cè)壁上的導(dǎo)電 層106a及106b還可充當(dāng)反射層，進(jìn)一步提升芯片封裝體的發(fā)光亮度。接著，如圖3E所示，沿著預(yù)定切割道SC切割承載晶片以形成數(shù)個(gè)芯片封裝體。同 樣地，在此實(shí)施例中，溝槽中的導(dǎo)電層106a及106b內(nèi)縮而不與芯片封裝體的側(cè)面共平面。 因此切割過(guò)程中不會(huì)切割到導(dǎo)電材料層，可避免切割刀損壞，并有效防止圖案化導(dǎo)電層因 切割刀的拉扯而剝落，可提升元件的可靠度與合格率。本發(fā)明實(shí)施例的芯片封裝體還可進(jìn)一步設(shè)置于電路板上。如圖6A所示，可將芯片 封裝體設(shè)置于電路板600之上。電路板600例如為印刷電路板，其表面600a上可具有第一接墊602a及第二接墊602b。接著，分別于側(cè)壁接點(diǎn)(即導(dǎo)電層106a及106b)與第一接墊602a及第二接墊602b之間的界面上形成導(dǎo)電結(jié)構(gòu)604a及604b。導(dǎo)電結(jié)構(gòu)604a及604b可 例如為具導(dǎo)電性的焊料，除了可粘著固定圖案化導(dǎo)電層與接墊之外，還可形成其間的導(dǎo)電 通路。由于導(dǎo)電結(jié)構(gòu)604a及604b的形成位置位于芯片封裝體的側(cè)壁上，因此可較容易地 觀察到焊接制作工藝或?qū)w沉積制作工藝是否成功，并可即時(shí)修正與調(diào)整制作工藝條件， 可提高制作工藝合格率。在一實(shí)施例中，所封裝的芯片108為發(fā)光芯片，其出光表面例如為 上表面。在此情形下，電路板600的表面600a的法向量大抵平行于芯片108的出光表面的 法向量。本發(fā)明實(shí)施例的具有側(cè)壁接點(diǎn)的芯片封裝體還可以其他方式設(shè)置封裝于電路板 上。如圖6B所示，可將芯片封裝體立起，并設(shè)置在電路板600之上?？赏ㄟ^(guò)導(dǎo)電結(jié)構(gòu)604a 形成第一導(dǎo)電層106a與第一接墊602a之間的導(dǎo)電通路。相似地，可通過(guò)導(dǎo)電結(jié)構(gòu)604b形 成第二導(dǎo)電層106b與第二接墊602b之間的導(dǎo)電通路。在一實(shí)施例中，所封裝的芯片108 為發(fā)光芯片，其出光表面例如為上表面。在此情形下，電路板600的表面600a的法向量大 抵垂直于芯片108的出光表面的法向量。本發(fā)明實(shí)施例的芯片封裝體具有許多優(yōu)點(diǎn)。例如，通過(guò)將穿孔形成在切割道上，可 大幅節(jié)省承載晶片(例如，硅晶片)的使用面積，且還可形成側(cè)壁接點(diǎn)，方便各種封裝方式 進(jìn)行。此外，通過(guò)圖案化穿孔中的導(dǎo)電層，使之不與切割道接觸，可提升制作工藝合格率及 封裝體可靠度。雖然結(jié)合以上數(shù)個(gè)較佳實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何 所屬技術(shù)領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作任意的更動(dòng)與潤(rùn)飾， 因此本發(fā)明的保護(hù)范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝體，包括承載基底，具有上表面及相反的下表面，及具有第一側(cè)面及第二側(cè)面；芯片，設(shè)置于該承載基底的該上表面或該下表面上，該芯片具有第一電極及第二電極；第一溝槽，自該承載基底的該上表面朝該下表面延伸，且自該第一側(cè)面朝該承載基底 的內(nèi)部延伸；第一導(dǎo)電層，位于該第一溝槽的一側(cè)壁上，該第一導(dǎo)電層不與該第一側(cè)面共平面且隔 有第一最短距離，且該第一導(dǎo)電層與該第一電極電連接；第二溝槽，自該承載基底的該上表面朝該下表面延伸，且自該第二側(cè)面朝該承載基底 的內(nèi)部延伸；以及第二導(dǎo)電層，位于該第二溝槽的一側(cè)壁上，該第二導(dǎo)電層不與該第二側(cè)面共平面且隔 有第二最短距離，且該第二導(dǎo)電層與該第二電極電連接。
2.如權(quán)利要求1所述的芯片封裝體，其中該第一側(cè)面與該第二側(cè)面相對(duì)。
3.如權(quán)利要求1所述的芯片封裝體，其中該第一側(cè)面與該第二側(cè)面大抵互相垂直。
4.如權(quán)利要求1所述的芯片封裝體，其中該第一側(cè)面與該第二側(cè)面為同一側(cè)面。
5.如權(quán)利要求1所述的芯片封裝體，還包括絕緣層，其位于該第一導(dǎo)電層與該承載基 底之間。
6.如權(quán)利要求1所述的芯片封裝體，還包括絕緣層，其位于該第二導(dǎo)電層與該承載基 底之間。
7.如權(quán)利要求1所述的芯片封裝體，還包括凹陷，自該上表面朝該下表面延伸，其中該 芯片設(shè)置于該凹陷的一底部之上。
8.如權(quán)利要求1所述的芯片封裝體，其中該芯片為發(fā)光芯片。
9.如權(quán)利要求8所述的芯片封裝體，還包括電路板，其具有第一接墊及第二接墊，位于 該電路板的一表面上，其中該承載基底設(shè)置于該電路板之上，且該第一導(dǎo)電層及該第二導(dǎo) 電層分別電連接至該第一接墊及該第二接墊。
10.如權(quán)利要求9所述的芯片封裝體，其中該發(fā)光芯片的一出光表面的一法向量大抵 平行于該電路板的該表面的一法向量。
11.如權(quán)利要求9所述的芯片封裝體，其中該發(fā)光芯片的一出光表面的一法向量大抵 垂直于該電路板的該表面的一法向量。
12.一種芯片封裝體的形成方法，包括提供一承載晶片，其包括由多條預(yù)定切割道所劃分的多個(gè)區(qū)域；在該些預(yù)定切割道的位置上形成多個(gè)穿孔，貫穿該承載晶片的一上表面及相反的一下 表面；在該承載晶片上形成一導(dǎo)電材料層，該導(dǎo)電材料層延伸在該些穿孔的側(cè)壁上；將該導(dǎo)電材料層圖案化為彼此分離的多個(gè)導(dǎo)電層，并使該些導(dǎo)電層不與該些預(yù)定切割 道接觸；提供多個(gè)芯片，分別具有第一電極及第二電極；將該些芯片分別對(duì)應(yīng)地設(shè)置于該些區(qū)域上，每一該些區(qū)域上放置有至少一該些芯片， 其中每一該些芯片的該第一電極及該第二電極分別與該些芯片所在的該些區(qū)域中的其中兩個(gè)該些導(dǎo)電層電連接；以及沿著該些預(yù)定切割道切割該承載晶片以分離出多個(gè)芯片封裝體。
13.如權(quán)利要求12所述的芯片封裝體的形成方法，其中該些穿孔的形成方法包括自該承載晶片的該些預(yù)定切割道的位置上形成多個(gè)孔洞，該些孔洞自該承載晶片的該 上表面朝該下表面延伸；以及自該下表面薄化該承載晶片以露出該些孔洞。
14.如權(quán)利要求13所述的芯片封裝體的形成方法，還包括于該承載晶片中形成多個(gè)凹 陷，該些凹陷自該上表面朝該下表面延伸，其中該些芯片分別設(shè)置于對(duì)應(yīng)的該些凹陷的底 部上。
15.如權(quán)利要求14所述的芯片封裝體的形成方法，其中該些凹陷與該些孔洞同時(shí)形成。
16.如權(quán)利要求12所述的芯片封裝體的形成方法，還包括于該導(dǎo)電材料層與該承載晶 片之間形成一絕緣層。
17.如權(quán)利要求12所述的芯片封裝體的形成方法，其中該些芯片包括發(fā)光芯片。
18.如權(quán)利要求17所述的芯片封裝體的形成方法，還包括提供一電路板，具有第一接墊及第二接墊，位于該電路板的一表面上；以及 將其中一該些芯片封裝體設(shè)置于該電路板上，使該芯片的該第一電極及該第二電極分 別電連接至該第一接墊及該第二接墊。
19.如權(quán)利要求18所述的芯片封裝體的形成方法，其中該電路板的該表面的一法向量 大抵平行于該發(fā)光芯片的一出光表面的一法向量。
20.如權(quán)利要求18所述的芯片封裝體的形成方法，其中該電路板的該表面的一法向量 大抵垂直于該發(fā)光芯片的一出光表面的一法向量。
全文摘要
本發(fā)明公開一種芯片封裝體及其形成方法，該芯片封裝體包括承載基底，具有上表面、下表面、第一側(cè)面、及第二側(cè)面；芯片，設(shè)置于上表面上，具有第一電極及第二電極；第一溝槽，自上表面朝下表面延伸，且自第一側(cè)面朝承載基底的內(nèi)部延伸；第一導(dǎo)電層，位于第一溝槽的側(cè)壁上，不與第一側(cè)面共平面且隔有第一最短距離，且與第一電極電連接；第二溝槽，自上表面朝下表面延伸，且自第二側(cè)面朝承載基底的內(nèi)部延伸；以及第二導(dǎo)電層，位于第二溝槽的側(cè)壁上，不與第二側(cè)面共平面且隔有第二最短距離，且與第二電極電連接。
文檔編號(hào)H01L23/48GK102130071SQ201110007938
公開日2011年7月20日 申請(qǐng)日期2011年1月14日 優(yōu)先權(quán)日2010年1月14日
發(fā)明者劉滄宇, 吳上義 申請(qǐng)人:精材科技股份有限公司