專利名稱：形成在塊體襯底上的自對準(zhǔn)多柵極晶體管的制作方法
技術(shù)領(lǐng)域：
本揭示內(nèi)容大體有關(guān)于包含有雙柵極(FinFET)或三柵極架構(gòu)的晶體管元件的高度精密集成電路。
背景技術(shù)：
先進(jìn)集成電路(例如，CPU、存儲器件、ASIC(特殊應(yīng)用集成電路)及其類似者)的制造要求根據(jù)指定的電路布局在給定的芯片區(qū)上形成大量的電路元件，其中，場效應(yīng)晶體管為一種重要的電路元件，其實(shí)質(zhì)決定集成電路的性能。一般而言，目前實(shí)施的工藝技術(shù)有多種，其中，對于含有場效應(yīng)晶體管的多種復(fù)雜電路，MOS技術(shù)是目前最有前途的方法之一， 因?yàn)橛刹僮魉俣燃?或耗電量及/或成本效率看來，它具有優(yōu)越的特性。在使用CMOS技術(shù)制造復(fù)雜的集成電路期間，會在包含結(jié)晶半導(dǎo)體層的襯底上形成數(shù)百萬個(gè)晶體管，例如，η 型通道晶體管與/或P型通道晶體管。不論是否考慮η型通道晶體管，場效應(yīng)晶體管都包含所謂的Pn結(jié)(pn-junction)，其由被稱作漏極及源極區(qū)的重度摻雜區(qū)與輕度摻雜或無摻雜區(qū)(例如，經(jīng)配置成與重度摻雜區(qū)相鄰的通道區(qū))的接口形成。在場效應(yīng)晶體管中，形成在該通道區(qū)附近以及通過細(xì)薄絕緣層而與該通道區(qū)隔開的柵極可用來控制通道區(qū)的導(dǎo)電率， 亦即，傳導(dǎo)通道的驅(qū)動電流能力。在因施加適當(dāng)?shù)目刂齐妷褐翓艠O而形成傳導(dǎo)通道后，該通道區(qū)的導(dǎo)電率會取決于摻雜物濃度、電荷載子的遷移率(mobility)、以及對平面型晶體管架構(gòu)而言，取決于漏極區(qū)與源極區(qū)的距離，此距離也被稱作通道長度由于有實(shí)質(zhì)無限的可用性、已熟悉硅及相關(guān)材料和工藝的特性、以及過去50年來累積的經(jīng)驗(yàn)，目前極大多數(shù)的集成電路皆以硅為基礎(chǔ)。因此，對于設(shè)計(jì)成可量產(chǎn)的未來電路世代，硅可能仍為可供選擇用來設(shè)計(jì)成可量產(chǎn)未來電路世代的材料。硅在制造半導(dǎo)體元件有主導(dǎo)重要性的理由之一是硅/ 二氧化硅接口的優(yōu)越特性，它使得不同的區(qū)域彼此在可靠的電氣絕緣。硅/ 二氧化硅接口在高溫很穩(wěn)定，從而允許后續(xù)高溫工藝的性能，例如像退火循環(huán)(anneal cycle)所要求的，可激活摻雜物及糾正晶體損傷而不犧牲接口的電氣特性?；谝陨纤岢龅睦碛桑趸柙趫鲂?yīng)晶體管中最好用來作為隔開柵極(常由多晶硅或其它含金屬材料構(gòu)成)與硅通道區(qū)的柵極絕緣層。在場效應(yīng)晶體管的器件性能穩(wěn)定地改善下，已持續(xù)減少通道區(qū)的長度以改善切換速度及驅(qū)動電流能力。由于晶體管性能受控于施加至柵極的電壓，該電壓使通道區(qū)的表面反轉(zhuǎn)成有夠高的電荷密度用以對于給定的供給電壓可提供想要的驅(qū)動電流，必須維持有一定程度的電容耦合(capacitive coupling)，其由柵極、通道區(qū)及配置在其間的二氧化硅所形成的電容器提供。結(jié)果，減少用在平面型晶體管配置的通道長度要求增加電容耦合以避免在晶體管操作期間有所謂的短通道行為。該短通道行為可能導(dǎo)致泄露電流增加以及導(dǎo)致依賴通道長度的閾值電壓。有相對低供給電壓從而減少閾值電壓的積極縮小晶體管器件可能受苦于泄露電流的指數(shù)增加同時(shí)也需要增強(qiáng)柵極與通道區(qū)的電容耦合。因此，必須相應(yīng)地減少二氧化硅層的厚度以在柵極與通道區(qū)之間提供必要的電容。由電荷載子直接穿隧通過超薄二氧化硅柵極絕緣層造成的相對高泄露電流可能達(dá)相當(dāng)氧化物厚度在1至2納米之間的數(shù)值，這與性能驅(qū)動電路(performance driyen circuit)的要求不一致。有鑒于進(jìn)一步的器件縮放會基于公認(rèn)有效的材料，已有人提出可提供“三維”架構(gòu)的新晶體管配置，企圖得到想要的通道寬度同時(shí)保持電流流經(jīng)通道區(qū)的有效可控性。為此目的，已有人提出所謂的FinFET，其中，在SOI (絕緣層上覆硅)襯底的薄主動層中可形成薄銀或硅制鰭片(fin)，其中，在兩個(gè)側(cè)壁上，可提供柵極介電材料與柵極材料，藉此實(shí)現(xiàn)雙柵極晶體管，它的通道區(qū)可全耗盡(fully cbpleted)。通常，在精密應(yīng)用中，硅鰭片的寬度約有10納米及其高度約有30納米。在基本雙柵極晶體管架構(gòu)的修改版本中，也可在鰭片的頂面上形成柵極介電材料與柵極，藉此實(shí)現(xiàn)三柵極晶體管架構(gòu)?；旧希現(xiàn)inFET晶體管可提供優(yōu)越的通道可控性，因?yàn)榛谥辽賰蓚€(gè)柵極部分 (在雙柵極晶體管)與至少3個(gè)柵極部分(在三柵極晶體管)可控制半導(dǎo)體鰭片內(nèi)的通道區(qū)，其中，同時(shí)相較于平面型晶體管配置，可增加有效通道寬度，藉此，相較于習(xí)知平面型晶體管設(shè)計(jì)，對于給定的橫向晶體管尺寸，可提供填充密度(packing density)增加的精密晶體管。另一方面，包含通道區(qū)的半導(dǎo)體鰭片的三維性，例如對于圖樣化(pattern)柵極結(jié)構(gòu)、個(gè)別間隔體元件及其類似者，可能導(dǎo)致額外的工藝復(fù)雜度，其中，可能也難以達(dá)成與習(xí)知平面型晶體管架構(gòu)的兼容性。此外，習(xí)知FinFET晶體管可能受苦于增加的寄生電容，特別是中高的外部電阻，亦即，用在連接至漏極及源極區(qū)的電阻，它主要是由供基于高度復(fù)雜外延生長工藝(印itaxial growth process)在FinFET晶體管的漏極側(cè)及源極側(cè)連接個(gè)別鰭片部分的外延生長附加漏極及源極材料造成。以下參考圖Ia至圖Id進(jìn)一步詳細(xì)地描述習(xí)知finFET的基本配置及與習(xí)知制造技術(shù)有關(guān)的具體特性。圖Ia的透視圖示意說明包含基于SOI (絕緣層上覆硅)襯底的習(xí)知FinFET晶體管 150的半導(dǎo)體器件100。亦即，半導(dǎo)體器件100包含襯底101，例如硅襯底，其上形成通常形式為二氧化硅材料的埋藏絕緣層(buried insulating layer) 102。此外，提供多個(gè)半導(dǎo)體鰭片110而且為初始在埋藏絕緣層102上形成的硅層(未顯示)的“殘留物(residues) ”。 鰭片110包含源極區(qū)110s、漏極區(qū)IlOd及通道區(qū)110c，通道區(qū)IlOc將會被視為連接至相應(yīng)末端部分(亦即，漏極及源極區(qū)110d、110s)的鰭片110的中央部分。通道區(qū)IlOc沿著晶體管150的長度方向，亦即，沿著鰭片110的長度方向的延伸部分取決于包含適當(dāng)電極材料121 (例如，多晶硅材料)與由任何適當(dāng)材料或材料系統(tǒng)構(gòu)成的間隔體結(jié)構(gòu)122的柵極結(jié)構(gòu)120。應(yīng)了解，柵極結(jié)構(gòu)120也包含形成在通道區(qū)IlOc中與柵極結(jié)構(gòu)120接觸的任何表面區(qū)上的柵極介電材料(未顯示)。也就是說，該柵極介電材料(未顯示)在鰭片110的側(cè)壁(如果為三柵極晶體管，在鰭片110的頂面)處隔開電極材料121與通道區(qū)IlOc的半導(dǎo)體材料。鰭片110的典型尺寸，例如為了在通道區(qū)IlOc得到全耗盡的通道，其鰭片寬度是在10至12納米之間，同時(shí)可選擇約30納米的高度。通常，通過需要精密光刻(lithography)及圖樣化策略的圖樣化 初始提供形成在埋藏絕緣層102上的硅層來形成包含F(xiàn)inFET 150的半導(dǎo)體器件100。在鰭片110的圖樣化之前或之后，可加入適當(dāng)?shù)内鍏^(qū)摻雜物種，其中，由于晶體管150有SOI架構(gòu)，因此不需要任何阱區(qū)隔離植入(well isolation implantation)。之后，例如通過沉積柵極介電材料及電極材料121，由于有由多個(gè)鰭片110造成的明顯表面地形(topography)而可能包含平坦化工藝，來形成柵極結(jié)構(gòu)120。在柵極結(jié)構(gòu)120的圖樣化期間，必須應(yīng)用復(fù)雜的蝕刻工藝，因?yàn)閳D樣化工藝必須在兩個(gè)不同的高度水平(height level)終止，亦即，在鰭片110的頂面上與埋藏絕緣層102上。同樣，在加入用在源極及漏極延伸區(qū)的適當(dāng)漏極及源極植入物種后， 必須基于精密的蝕刻技術(shù)來提供間隔體結(jié)構(gòu)122，其中，蝕刻工藝也必須在兩個(gè)不同的高度水平終止。如 前述，當(dāng)例如經(jīng)由器件100中將要在后面制造階段形成的接觸水平(contact level)可“外部”連接個(gè)別的半導(dǎo)體鰭片110時(shí)，晶體管150通常有中高的漏極及源極電阻。 結(jié)果，在典型的制造策略中，可成長額外的半導(dǎo)體材料在個(gè)別半導(dǎo)體鰭片110之間以便提供實(shí)質(zhì)連續(xù)的漏極及源極區(qū)(未顯示)，然后可用任何適當(dāng)?shù)慕佑|方案(contact regime) 連接。不過，相應(yīng)的選擇性外延生長工藝會大幅增進(jìn)形成器件100的整體工藝復(fù)雜度，其中，相較于習(xí)知的平面型晶體管，晶體管150(亦即，多個(gè)鰭片110)的所得整體串聯(lián)電阻還是高于預(yù)期使得整體晶體管性能也沒有預(yù)期那么明顯。此外，大量摻雜物擴(kuò)散進(jìn)入埋藏氧化物材料可能發(fā)生因而也可能造成半導(dǎo)體鰭片110有低劣驅(qū)動電流能力，即使在漏極及源極區(qū)中設(shè)有中間的外延生長半導(dǎo)體材料。圖Ib示意說明其中設(shè)有呈“塊體”配置的晶體管150的器件100。亦即，在結(jié)晶襯底材料101的上半部中可形成該半導(dǎo)體鰭片，藉此在半導(dǎo)體鰭片110中可提供額外的硅容積。另一方面，半導(dǎo)體鰭片110的電性“有效”高度是用例如形式為二氧化硅的介電材料 102a調(diào)整，它也可與各個(gè)鰭片110電氣隔離。除了用在定義鰭片110的電性有效高度及橫向隔離鰭片的介電材料102a以外，圖Ib的器件100的塊體配置也需要適當(dāng)?shù)母綦x結(jié)構(gòu)(未顯不)ο以下參考圖Ic及Id進(jìn)一步詳細(xì)地分別描述SOI配置與塊體配置的某些特性，以及與其關(guān)連的任何問題。圖Ic示意說明根據(jù)SOI配置的半導(dǎo)體器件100，也如在說明圖Ia時(shí)所述。如上述，減少用在連接至漏極及源極區(qū)110d、110s的電阻(用105表示)是要通過，例如，外延生長附加半導(dǎo)體材料在半導(dǎo)體鰭片110上及之間，接著用適當(dāng)?shù)奈g刻工藝去除任何過剩材料以便為后續(xù)的硅化工藝(silicidation process)提供適當(dāng)?shù)臈l件，然而不會大幅增進(jìn)漏極及源極區(qū)與柵極之間的附加寄生電容。半導(dǎo)體鰭片110的電阻取決于以IlOw表示的寬度，接著可選擇以IlOh表示的高度以便得到全耗盡晶體管行為。另一方面，增加的寬度及 /或高度可為半導(dǎo)體鰭片110提供減少的整體電阻。此外，例如漏極及源極延伸區(qū)(亦即， 間隔體結(jié)構(gòu)122所覆蓋的區(qū)域)中由摻雜物分離進(jìn)入埋藏氧化物材料102造成的摻雜物耗盡可能影響鰭片110的整體導(dǎo)電率。此外，晶體管150的性能可能被鰭片110的柵極與源極/漏極區(qū)之間的寄生電容影響，通過選擇較短及較寬的鰭片可補(bǔ)償部分。此外，習(xí)知在復(fù)雜平面型晶體管架構(gòu)中實(shí)作例如形式為應(yīng)變誘發(fā)機(jī)構(gòu)(strain inducing mechanism)的多個(gè)性能增強(qiáng)機(jī)構(gòu)，以便適當(dāng)?shù)匦薷耐ǖ绤^(qū)的電荷載子遷移率，這可直接轉(zhuǎn)化成優(yōu)越的晶體管性能。例如通過提供至少部分接觸水平的層間介電材料作為帶有高應(yīng)力材料(highly stressed material)，可以形成在晶體管上方的帶有高應(yīng)力介電層的形式提供適當(dāng)?shù)膽?yīng)變誘發(fā)機(jī)構(gòu)。任何此類應(yīng)變誘發(fā)機(jī)構(gòu)用在如圖Ic所示的配置可能效率較低，因此可能要開發(fā)其它的適當(dāng)應(yīng)變誘發(fā)機(jī)構(gòu)。此外，嵌入應(yīng)變誘發(fā)半導(dǎo)體材料通常在SOI配置有減少的效率， 特別是在實(shí)作如圖Ic所示的FinFET時(shí)。圖Id示意說明器件100的塊體配置，半導(dǎo)體鰭片110的整體串聯(lián)電阻105可小于SOI配置的，因?yàn)樵龃蠊枞?積大體因塊體配置而可用在鰭片110，同時(shí)任何下伏 (underlying)氧化物材料也可避免損失大量的摻雜物。另一方面，所得寄生電容104與SOI 配置比得上，藉此全部可提供塊體配置與外部電阻105及寄生電容104有關(guān)的優(yōu)越性能。此夕卜，為了垂直隔離半導(dǎo)體鰭片，可能需要阱區(qū)隔離植入106，接著可提供額外的潛力用以根據(jù)塊體配置適當(dāng)?shù)卣{(diào)整器件100的性能。關(guān)于應(yīng)變誘發(fā)機(jī)構(gòu)，任何上覆(overlying)應(yīng)力介電材料也可能效率明顯較低，這與上述SOI配置的情形比得上，同時(shí)另一方面，任何嵌入應(yīng)變誘發(fā)半導(dǎo)體材料可具有比較高一點(diǎn)的塊體配置效率，不過，有大體上減少的效果。因此，與平面型晶體管架構(gòu)相比，例如形式為SOI及塊體架構(gòu)，大體呈三維的晶體管配置對于給定橫向尺寸可提供增加的晶體管性能，不過，其中，例如考慮到圖樣化柵極結(jié)構(gòu)、提供間隔體元件及其類似者，這可能引進(jìn)額外的工藝復(fù)雜度。此外，可能需要高度復(fù)雜的外延生長工藝以便在漏極及源極區(qū)提供適當(dāng)?shù)慕佑|電阻，然而這可能導(dǎo)致中高的接觸電阻。另外，性能增強(qiáng)機(jī)構(gòu)，例如帶有應(yīng)力介電層、嵌入應(yīng)變誘發(fā)半導(dǎo)體材料及其類似物，可能實(shí)質(zhì)無效，或與平面型晶體管配置相比，可能有顯著減少的效率，從而需要開發(fā)新的適當(dāng)機(jī)構(gòu)。此外，習(xí)知FinFET架構(gòu)可能與平面型晶體管架構(gòu)不兼容，或可能至少需要額外的工藝復(fù)雜度用以同時(shí)提供三維晶體管與平面型晶體管。例如，以SOI FinFET而言，半導(dǎo)體鰭片的必要高度要求提供適當(dāng)薄的半導(dǎo)體基材，然而這可能不適合用來形成平面型晶體管，因?yàn)榧s30納米的相應(yīng)厚度不適用在全耗盡的平面型晶體管或部分空乏的SOI晶體管。此外， 襯底材料中可能要提供任何其它的被動半導(dǎo)體元件。形成三維晶體管及平面型晶體管的塊體配置可能需要大幅調(diào)適工藝，例如在柵極圖樣化工藝、間隔體蝕刻工藝及其類似者。鑒于上述情形，本揭示內(nèi)容有關(guān)于數(shù)種半導(dǎo)體器件及形成該半導(dǎo)體器件的方法， 其中，提供數(shù)種三維晶體管配置，同時(shí)避免或至少減少以上所述問題中之一或更多的影響。

發(fā)明內(nèi)容
一般而言，本揭示內(nèi)容提供數(shù)種基于硅塊體襯底可形成三維晶體管(例如，雙柵極或三柵極晶體管在其中的半導(dǎo)體器件及制造技術(shù)，其中，以對于柵極可自對準(zhǔn)的方式提供多個(gè)半導(dǎo)體鰭片，亦即，基于柵極圖樣化工藝可調(diào)整半導(dǎo)體鰭片的長度，從而可提供連接至該多個(gè)自對準(zhǔn)半導(dǎo)體鰭片的連續(xù)漏極及源極區(qū)。在揭示在本文的說明性方面中，基于適當(dāng)?shù)难谀２牧霞皷艠O開孔，根據(jù)鑲嵌工藝技術(shù)(inlaid process technique)，可提供該柵極結(jié)構(gòu)，亦即，至少該柵極材料及該柵極介電材料，通過該柵極開孔可形成三維晶體管的自對準(zhǔn)半導(dǎo)體鰭片，同時(shí)在相同的工藝順序期間，通過適當(dāng)?shù)匮谀Ｔ摪雽?dǎo)體材料可形成平面型晶體管元件。結(jié)果，基于揭示在本文的原理，如有必要，利用在平面型晶體管配置領(lǐng)域基本上公認(rèn)有效的工藝技術(shù)，可一起形成以下會被稱作FinFET的雙柵極或三柵極晶體管可與平面型晶體管，藉此可提供極為有效的整體制造流程。揭示在本文的說明性方法包含下列步驟在半導(dǎo)體器件的半導(dǎo)體層上方形成第一掩模層，其中，該掩模層包含定義柵極的橫向尺寸及位置的柵極開孔。此外，該方法包含下列步驟在該柵極開孔中形成第二掩模層，其中，該第二掩模層包含定義待形成在該半導(dǎo)體層中的多個(gè)鰭片的橫向尺寸及位置的多個(gè)掩模特征。另外，該方法包含下列步驟利用該第一及第二掩模層執(zhí)行蝕刻工藝以便在該半導(dǎo)體層的部分中形成該鰭片。該方法進(jìn)一步包含下列步驟在去除該第二掩模層后，在該柵極開孔中形成柵極結(jié)構(gòu)，其中，該柵極結(jié)構(gòu)包含該柵極且連接至該多個(gè)鰭片。揭示在本文的另一說明性方法有關(guān)于形成半導(dǎo)體器件。該方法包含下列步驟在形成在半導(dǎo)體層上方的第一掩模層中形成第一柵極開孔與第二柵極開孔，其中，該第一及第二柵極開孔各自定義第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)的橫向位置及尺寸。該方法進(jìn)一步包含下列步驟通過該第一柵極開孔來形成多個(gè)鰭片在該半導(dǎo)體層中，同時(shí)掩模該第二柵極開孔。另外，該方法包含下列步驟在該第一柵極開孔中形成第一柵極結(jié)構(gòu)，其中，該第一柵極結(jié)構(gòu)與該多個(gè)鰭片接觸。此外，該方法包含下列步驟在該第二柵極開孔中形成第二柵極結(jié)構(gòu)，以及在該半導(dǎo)體層中形成與該第一及第二柵極結(jié)構(gòu)相鄰的漏極及源極區(qū)。揭示在本文的說明性半導(dǎo)體器件包含隔離結(jié)構(gòu)，其形成在半導(dǎo)體層中以及橫向界定有長度尺寸與寬度尺寸的半導(dǎo)體區(qū)。該半導(dǎo)體器件進(jìn)一步包含形成在該半導(dǎo)體區(qū)之中的漏極區(qū)與源極區(qū)。此外，有多個(gè)半導(dǎo)體鰭片形成在該半導(dǎo)體區(qū)中以及在該漏極區(qū)與該源極區(qū)之間延伸。該半導(dǎo)體器件進(jìn)一步包含形成在該半導(dǎo)體鰭片上方以及沿著該寬度尺寸及在該隔離結(jié)構(gòu)的部分上方延伸的柵極結(jié)構(gòu)。此外，該半導(dǎo)體器件包含形成在該柵極結(jié)構(gòu)下方及該多個(gè)鰭片之間的介電材料，其中，該介電材料延伸至小于該隔離結(jié)構(gòu)的高度水平的高度水平。



本揭示內(nèi)容的其它具體實(shí)施例皆定義在隨附權(quán)利要求中，在閱讀以下詳細(xì)說明時(shí)參考附圖可更加明白該具體實(shí)施例。圖Ia至圖Id根據(jù)處于SOI及塊體配置的習(xí)知晶體管架構(gòu)示意說明FinFET晶體管的透視圖；圖2的透視圖示意說明包含基于以包含多個(gè)自對準(zhǔn)半導(dǎo)體鰭片的塊體配置形成的FinFET晶體管的半導(dǎo)體器件；圖2a的透視圖根據(jù)示范具體實(shí)施例示意說明在用在形成三維晶體管的早期制造階段期間的半導(dǎo)體器件；圖2b及圖2c根據(jù)示范具體實(shí)施例示意說明圖2a的截面IIb在更進(jìn)一步制造階段用以在柵極開孔內(nèi)形成多個(gè)自對準(zhǔn)半導(dǎo)體鰭片時(shí)的橫截面圖；圖2d至圖2f的透視圖根據(jù)示范具體實(shí)施例示意說明在不同制造階段的半導(dǎo)體器件；圖2g及圖2h根據(jù)示范具體實(shí)施例示意說明圖2a的截面IIb處于更進(jìn)一步制造階段的橫截面圖；圖2i至圖21的透視圖根據(jù)示范具體實(shí)施例示意說明處于更進(jìn)一步制造階段的半導(dǎo)體器件；圖2m及圖2η根據(jù)示范具體實(shí)施例示意說明圖2a的截面IIb的橫截面圖；圖2ο至圖2r的透視圖根據(jù)示范具體實(shí)施例示意說明處于更進(jìn)一步制造階段的半導(dǎo)體器件；圖2s及圖2t示意說明圖2a的直線IIb在不同制造階段的橫截面圖；圖2u至圖2x的透視圖根據(jù)示范具體實(shí)施例各自示意說明處于更進(jìn)一步制造階段的三維晶體管與平面型晶體管；
圖3a及圖3b的透視圖示意說明基于上述制造技術(shù)來形成的三維晶體管，其中，根據(jù)示范具體實(shí)施例可提供嵌入應(yīng)變誘發(fā)半導(dǎo)體材料；圖3c的橫截面圖根據(jù)示范具體實(shí)施例示意說明根據(jù)可應(yīng)用在三維晶體管的取代柵極法(!^placement gate approach)的平面型晶體管，可能包含應(yīng)變誘發(fā)機(jī)構(gòu)；以及 圖3d的透視圖根據(jù)其它示范具體實(shí)施例示意說明在進(jìn)一步用以應(yīng)用取代柵極法的制造階段時(shí)的三維晶體管。
具體實(shí)施例方式盡管用如以下詳細(xì)說明及附圖所圖解說明的具體實(shí)施例來描述本揭示內(nèi)容，然而應(yīng)了解，以下詳細(xì)說明及附圖并不希望揭示在本文的專利標(biāo)的受限于所揭示的特定示范具體實(shí)施例，而是所描述的具體實(shí)施例只是用來舉例說明本揭示內(nèi)容的各種方面，本發(fā)明的范疇由隨附的權(quán)利要求定義?！愣裕窘沂緝?nèi)容提供基于塊體配置可有效地形成三維晶體管(可能與平面型晶體管結(jié)合)在其中同時(shí)可提供自對準(zhǔn)半導(dǎo)體鰭片而有連續(xù)漏極及源極區(qū)以便所得三維晶體管可得到優(yōu)越導(dǎo)電率的半導(dǎo)體元件及制造技術(shù)。基于一種加工流程可得到有自對準(zhǔn)性的半導(dǎo)體鰭片，其中，基于有適當(dāng)柵極開孔用以定義柵極的橫向尺寸及位置的掩模層可提供該柵極結(jié)構(gòu)(亦即，柵極介電材料與電極材料或占位材料(place holder material)) 的部分?；谠摉艠O開孔，可在用在三維晶體管的柵極開孔內(nèi)形成該半導(dǎo)體鰭片，同時(shí)基于該半導(dǎo)體材料可形成任何平面型晶體管而不需通過相應(yīng)的柵極開孔來圖樣化。此外，提供適當(dāng)溝槽隔離結(jié)構(gòu)可獨(dú)立形成用在隔離柵極開孔內(nèi)的半導(dǎo)體鰭片的介電材料，從而能夠有效地微調(diào)半導(dǎo)體鰭片的電子特性，例如通過調(diào)整該半導(dǎo)體鰭片的有效高度，從而使得在調(diào)整晶體管特性方面有高度彈性而不影響，例如，任何平面型晶體管。此外，由于可在共享工藝順序中形成三維晶體管及平面型晶體管的柵極結(jié)構(gòu)，也可基于可用在三維架構(gòu)及平面型晶體管架構(gòu)的工藝及材料做進(jìn)一步的加工，藉此公認(rèn)有效的機(jī)構(gòu)，例如應(yīng)變誘發(fā)機(jī)構(gòu)、增高漏極及源極區(qū)、凹入漏極及源極區(qū)、高介電系數(shù)金屬柵極結(jié)構(gòu)及其類似物，可有效地應(yīng)用在這兩種晶體管架構(gòu)。此時(shí)，參考圖2a至圖3d，進(jìn)一步詳細(xì)地描述其它的示范具體實(shí)施例，其中，也參考圖2，其說明塊體架構(gòu)的自對準(zhǔn)三維晶體管的基本配置。此外，如果適當(dāng)?shù)脑挘蓞⒖紙DIa 至圖Id。圖2的透視圖示意說明包含襯底201的半導(dǎo)體器件200，可理解該襯底201為已有結(jié)晶半導(dǎo)體材料形成在其上的任何適當(dāng)載體材料，例如硅材料，其厚度大于待形成在襯底201中及上方的晶體管的任何阱區(qū)(well region)的深度。因此，應(yīng)了解，可認(rèn)為器件 200處于塊體配置，即使在襯底201的“深度”中可提供任何絕緣材料，只要襯底201的結(jié)晶部分有足夠的厚度允許形成塊體晶體管。為了方便起見，也用參考符號201表示相應(yīng)的初始半導(dǎo)體層，亦即，襯底201的上半部。器件200可進(jìn)一步包含形成在半導(dǎo)體層201的漏極區(qū)2IOd與源極區(qū)210s，其中，多個(gè)鰭片210可在長度由柵極結(jié)構(gòu)220決定的漏極及源極區(qū)210d、210s之間延伸，這在說明圖2a至圖2x時(shí)會有進(jìn)一步詳細(xì)的描述。此外，半導(dǎo)體層 201中的主動區(qū)(active area)的尺寸可基于隔離結(jié)構(gòu)(未說明)來定義，例如淺溝槽隔離 (shallow trench isolation)，隨后這也會有進(jìn)一步詳細(xì)的描述。另外，可在柵極結(jié)構(gòu)220下方及半導(dǎo)體鰭片210之間加上介電材料202a，其中，介電材料202a因而可定義半導(dǎo)體鰭片210的電性有效高度，隨后這也會有進(jìn)一步詳細(xì)的描述。基于如在說明圖2a至圖3d時(shí)所述的工藝技術(shù)可得到器件200的基本自對準(zhǔn)配置。圖2a的透視 圖根據(jù)示范具體實(shí)施例示意說明處于早期制造階段的半導(dǎo)體器件 200。如說明，在襯底201中可形成隔離結(jié)構(gòu)，例如淺溝槽隔離202，從而可橫向界定主動區(qū) (active region)或半導(dǎo)體區(qū)210a、或任何其它主動區(qū)，其將會形成有可能與平面型晶體管結(jié)合的三維晶體管。隔離結(jié)構(gòu)202可以想要的深度延伸至襯底201的較深部分，如201s 所示。此外，器件200可包含由任何適當(dāng)材料制成的掩模層230，例如氮化硅及其類似物， 其中，可適當(dāng)?shù)剡x擇掩模層230的厚度以便相應(yīng)至待基于掩模層230來形成的柵極結(jié)構(gòu)的目標(biāo)高度水平。應(yīng)了解，掩模層230可包含兩個(gè)或更多實(shí)質(zhì)個(gè)別層用以提供蝕刻終止能力、 CMP(化學(xué)機(jī)械拋光)終止能力、硬掩模能力，例如用以在稍后的制造階段及其類似者中形成第二掩模材料。在所示具體實(shí)施例中，掩模層230可包含例如形式為氮化硅材料的第一子層(sub-layer) 230a，其次是第二子層230b，這在后面的制造階段可提供優(yōu)越蝕刻終止與CMP終止能力。例如，層230b可包含金屬物種，例如鉬，與硅材料結(jié)合可形成，例如，硅化鉬材料，這可提供高溫穩(wěn)定性以及有想要的蝕刻終止及CMP終止能力。例如，層230b的厚度可在約5納米至20納米的范圍內(nèi)，然而取決于層230b的整體材料特性，也可選擇任何其它的厚度值。如圖2a所示的器件200可基于以下的工藝來形成。利用公認(rèn)有效的STI工藝，例如光刻、蝕刻技術(shù)、沉積技術(shù)、平坦化技術(shù)及其類似者，通過提供隔離結(jié)構(gòu)202，可形成與任何其它主動區(qū)結(jié)合的主動區(qū)210a。亦即，在形成適當(dāng)?shù)臏喜奂疤钊脒m當(dāng)?shù)慕殡姴牧现螅?可去除任何過剩材料與犧牲材料層，例如硬掩模材料及其類似物，這可用公認(rèn)有效的CMP 工藝來完成。結(jié)果，主動區(qū)201a及隔離結(jié)構(gòu)202的半導(dǎo)體材料可延伸至實(shí)質(zhì)相同的高度水平。在形成隔離結(jié)構(gòu)202之前或之后，根據(jù)公認(rèn)有效的掩模方案(masking regime)及植入技術(shù)，主動區(qū)201a可加入任何摻雜物物種。此外，襯底材料201s可加入任何阱區(qū)隔離植入物以便使主動區(qū)201a與較深的區(qū)域(亦即，材料201s)垂直隔離。之后，利用公認(rèn)有效的 CVD (化學(xué)氣相沉積)技術(shù)，例如通過沉積子層230a，可形成掩模層230，用以形成適當(dāng)?shù)牟牧希绲?，其中，如先前所述，在?30a的沉積之前，可提供附加掩模層(未顯示)，例如形式為二氧化硅材料。接下來，如有必要，可形成視需要的終止層230b，例如通過沉積硅材料以及形成鉬材料于其上，其中，基于熱處理可啟動化學(xué)反應(yīng)以便形成硅化鉬材料，這可基于公認(rèn)有效的硅化技術(shù)來實(shí)現(xiàn)。應(yīng)了解，層230b可使用任何其它材料組合物，只要可實(shí)現(xiàn)想要的蝕刻終止及CMP終止能力。在其它的情形下，可認(rèn)為層230a的終止能力適用在進(jìn)一步的加工。圖2b示意說明沿著圖2a的截面IIb繪出的器件200橫截面圖。在顯示的制造階段中，在掩模層230上方可提供蝕刻掩模232，在此可提供額外的材料，例如光學(xué)平坦化層 231a與ARC(抗反射涂層)層231b用以圖樣化掩模層231c。此外，另一主動區(qū)201b基于淺溝槽隔離202可形成在半導(dǎo)體層201中，以及可為，例如，與主動區(qū)201a有反向摻雜的主動區(qū)，藉此在主動區(qū)201a、201b中及上方可形成互補(bǔ)的晶體管。基于公認(rèn)有效的工藝技術(shù)可形成如圖2b所示的器件200用以施加材料201a、201b 及形成阻劑掩模(resist mask)232。應(yīng)了解，通?？山⑷魏喂に囂幏接脕碓诓牧舷到y(tǒng)(例如，半導(dǎo)體材料)、金屬化系統(tǒng)、接觸水平及其類似物中提供有橫向尺寸的溝槽，例如形式為隔離溝槽。在層231a、231b的圖樣化后，例如基于等離子輔助蝕刻處方或濕式化學(xué)處方，接著基于CH3F化學(xué)的各向異性蝕刻工藝(anisotropic etch process)，可打開視需要的終止層230b，其中，對于二氧化硅及硅材料有選擇性地可有效每刻氮化硅。圖2c示意說明在上述蝕刻工藝后及去除任何犧牲材料(sacrificial material) (例如，阻劑掩模232與材料231a、231b(參考圖2b)之后的半導(dǎo)體器件200。因此，可形成柵極開孔230g在主動區(qū)201a、201b上方及淺溝槽隔離202的相應(yīng)部分上方。在所示具體實(shí)施例中，可假設(shè)，柵極開孔230t可暴露主動區(qū)201a、201b的表面部分，除了任何污染物或氧化物殘留物及其類似物以外。在其它的示范具體實(shí)施例(未顯示)中，用在形成柵極開孔230g的蝕刻工藝可在附加蝕刻終止層或掩模層(例如，若需要可加于掩模層230內(nèi)的二氧化硅材料)終止。在進(jìn)一步的加工期間可使用相應(yīng)的附加掩模層或去除以便暴露主動區(qū) 201a、201b。圖2d的透視圖示意說明處于如圖Ic所示的制造階段的器 件200。為了方便起見， 將柵極開孔230g說明成可延伸越過主動區(qū)201a以便簡化圖解說明。不過，應(yīng)了解，如圖2d 所示，在相鄰主動區(qū)需要直接連接的相應(yīng)柵極結(jié)構(gòu)時(shí)，柵極開孔230g也可延伸越過后續(xù)主動區(qū)。結(jié)果，基于柵極開孔230g，可圖樣化主動區(qū)201a的半導(dǎo)體層201以便形成多個(gè)自對準(zhǔn)半導(dǎo)體鰭片于其中，同時(shí)在其它的柵極開孔中，在要形成平面型晶體管配置在相應(yīng)半導(dǎo)體區(qū)中及上方時(shí)，可避免相應(yīng)地圖樣化該主動區(qū)。圖2e的透視圖根據(jù)一些示范具體實(shí)施例示意說明處于更進(jìn)一步制造階段的器件 200。如說明，在掩模層230上方與柵極開孔230g內(nèi)可形成另一掩模層233，例如形式為二氧化硅材料，其中，可提供多個(gè)例如形式為直線的掩模特征233a，彼等可實(shí)質(zhì)定義對于柵極開孔230g將會以自對準(zhǔn)方式形成在主動區(qū)201a的半導(dǎo)體鰭片的橫向位置及尺寸。在其它的示范具體實(shí)施例中，如前述，可以掩模230 (例如，形式為二氧化硅層)的子層的形式提供另一掩模層233，它在形成柵極開孔230g后即可用來作為蝕刻終止材料，而且隨后可圖樣化以便在柵極開孔230g內(nèi)形成掩模特征233a。圖2f示意說明器件200的部分，其包含基于柵極開孔230g可提供平面型晶體管于其中及上方的主動區(qū)201c。結(jié)果，就此情形而言，在柵極開孔231g內(nèi)沒有任何掩模特征下，可提供掩模層233，從而在后續(xù)工藝期間可避免圖樣化主動區(qū)201c。圖2g為沿著如圖2a所示的截面IIb繪出的橫截面圖，其示意說明在圖樣化另一掩模層233之前的制造階段。如說明，可提供光學(xué)平坦化層234與RAC層235以便形成阻劑掩模236，它可用來圖樣化掩模層233?；谝韵鹿に嚳尚纬扇鐖D2g所示的器件200?；谶m當(dāng)沉積技術(shù)，例如二氧化硅材料的CVD，可在掩模層230上方形成掩模層233，然而在其它具體實(shí)施例中，可提供層233 作為掩模層230的部分，從而在圖樣化掩模層230的層230b、230a后即可在柵極開孔230g 內(nèi)暴露。之后，基于公認(rèn)有效的工藝技術(shù)可提供犧牲材料234及235，接著涂布及圖樣化阻劑材料以便得到阻劑掩模236。應(yīng)了解，例如在基于雙鑲嵌(dual damascene)工藝策略來形成復(fù)雜金屬化系統(tǒng)時(shí)，可能經(jīng)常應(yīng)用在溝槽底部形成開孔的步驟。結(jié)果，可使用任何此類公認(rèn)有效的工藝處方及適當(dāng)?shù)丶右孕薷囊员銏D樣化在柵極開孔230g底部的掩模層233。結(jié)果，在應(yīng)用公認(rèn)有效的工藝策略后，可圖樣化掩模層233，從而暴露主動區(qū)201a、201b中的相應(yīng)區(qū)，它們可為在半導(dǎo)體鰭片之間的個(gè)別“空間”。例如，可將相應(yīng)空間視為“通孔(via)，， 的工藝順序可相應(yīng)至在復(fù)雜金屬化系統(tǒng)中常用來金屬線路及通孔通孔的先溝槽后通孔通孑L法(trench first-via last approach)。圖2h示意說明處于更進(jìn)一步制造階段的半導(dǎo)體器件100。如說明，基于有掩模區(qū) 233a的掩模層233，可執(zhí)行適當(dāng)?shù)奈g刻工藝，例如基于以溴化氫(hydrogen bromide)為基礎(chǔ)的蝕刻處方，以便形成橫向尺寸及位置可用掩模特征233a定義的相應(yīng)鰭片210。半導(dǎo)體鰭片210的高度可取決于時(shí)控蝕刻工藝(time controlled etch process)，然而在其它的情形下，例如基于離子植入及其類似者，主動區(qū)201a、201b可加入適當(dāng)?shù)奈锓N。植入物種可用作適當(dāng)?shù)奈g刻控制或蝕刻終止材料。應(yīng)了解，建立適當(dāng)?shù)奈g刻處方可基于蝕刻技術(shù)，這也常用在精密的平面型晶體管配置，例如通過在平面型晶體管的主動區(qū)中形成空腔以便加入應(yīng)變誘發(fā)半導(dǎo)體材料，如隨后在說明時(shí)會進(jìn)一步詳細(xì)地加以描述的。圖2i示意說明在上述工藝順序之后及去除掩模層233或至少彼的暴露部分，亦艮口，有掩模特征233a者(參考圖2h)之后的器件200。如說明，該鰭片210在主動區(qū)201a 內(nèi)，以及也在需要三維晶體管配置的任何其它主動區(qū)內(nèi)，以自對準(zhǔn)方式形成，其中，鰭片210 的長度取決于柵極開孔230g的寬度。此外，在半導(dǎo)體鰭片210之間提供相應(yīng)的空間或“通孔通孔”，其根據(jù)器件要求可延伸進(jìn)入主動區(qū)201a的深度。圖2j示意說明的器件200有柵極開孔230g形成在主動區(qū)201c (由于可能不圖樣化在器件200的此區(qū)的掩模233 (參考圖2h)而無圖樣)上方，從而可提供平面型配置給主動區(qū)201c用以在器件200的進(jìn)一步加工期間形成平面型晶體管。圖2k示意說明處于更進(jìn)一步制造階段的器件200。如圖所示，在柵極開孔230g中可形成介電材料206，例如氧化物材料及其類似物，以便可靠地填滿形成在半導(dǎo)體鰭片210 之間的空間或通孔(參考圖2i)。圖21示意說明在柵極開孔230g內(nèi)可連續(xù)地提供介電材料206在其中的器件200， 如先前所述，柵極開孔230g不包含任何半導(dǎo)體鰭片。圖2m的橫截面圖示意說明處于可形成介電材料206以便填滿柵極開孔230g的制造階段的器件200，這可基于可提供想要間隙填充能力的任何適當(dāng)沉積技術(shù)來完成。例如，用基于有優(yōu)越填充特性的CVD技術(shù)可提供二氧化硅材料，例如基于TEOS (四乙基鄰硅酸鹽)者，從而可實(shí)質(zhì)避免任何與不當(dāng)沉積有關(guān)的不規(guī)則性，例如空穴及其類似物。在介電材料206的沉積后，可產(chǎn)生由柵極開孔230g造成的某一表面地形，藉此可提供有一定程度的過剩材料206a以便使得有效的平坦化工藝能夠得到介電材料206的平坦表面。為此目的， 可應(yīng)用CMP工藝，其中可利用公認(rèn)有效的處方來去除二氧化硅材料，例如對于氮化硅有選擇性地，同時(shí)在所示具體實(shí)施例中，視需要的層230b可提供優(yōu)越的CMP終止能力。結(jié)果，利用作為有效終止材料的掩模材料230，基于經(jīng)建立的CMP技術(shù)，以高度均勻及可有效控制的方式，可去除過剩部分(excess portion) 206a。由于相應(yīng)工藝有高度選擇性，對于整個(gè)器件 200，可提供有高度均勻高度水平的介電材料206，從而可產(chǎn)生高度均勻的晶體管特性，因?yàn)榻殡姴牧?06在后續(xù)蝕刻工藝可用來調(diào)整半導(dǎo)體鰭片210的有效高度。圖2η示意說明處于更進(jìn)一步制造階段的半導(dǎo)體器件200。如說明，例如基于稀釋氫氟酸(di luted hydrofluoric acid)或原子層蝕刻工藝處方，可去除材料206的另一過剩部分206b，從而可以高度受控方式及高度均勻地去除過剩部分206b。結(jié)果，在相應(yīng)的可有效控制蝕刻工藝期間，可調(diào)整介電材料206的想要高度水平，從而也可暴露半導(dǎo)體鰭片 210的定義明確部分。亦即，因?yàn)榛跇O均勻地提供的掩模材料230可定義介電材料206(參考圖2m)的初始高度水平，在去除過剩部分206a期間實(shí)質(zhì)上不會引進(jìn)顯著的工藝不均勻性，在去除部分206b后，也可高度精確及均勻地調(diào)整材料206的最終高度水平。此外，由于基于公認(rèn)有效的均勻蝕刻技術(shù)也可圖樣化半導(dǎo)體鰭片210，通常這也可用來圖樣化精密的柵極結(jié)構(gòu)，也可讓半導(dǎo)體鰭片210的高度水平有低度的可變性，藉此可以優(yōu)越的控制及均勻度來實(shí)現(xiàn)半導(dǎo)體鰭片210的電性有效高度。 應(yīng)了解，過剩部分206b的去除也可能影響淺溝槽隔離202的暴露部分，其中，通常通過例如提供適當(dāng)蝕刻終止材料，例如氮化硅材料可減少結(jié)構(gòu)202的暴露部分的相應(yīng)材料去除，然而在其它的情形下，在形成隔離結(jié)構(gòu)202后，可執(zhí)行相應(yīng)的處理以便加入物種及其類似物，從而與介電材料206相比，可降低蝕刻速率。另一方面，淺溝槽隔離202在柵極開孔230g外的高度水平可大于材料206的高度水平而且可實(shí)質(zhì)相應(yīng)至半導(dǎo)體鰭片210的高度水平。結(jié)果，基于材料206可得到半導(dǎo)體鰭片210之間的隔離以及調(diào)整鰭片210的電性有效高度，而不受限于淺溝槽隔離202的深度。此外，在使用稀釋氫氟酸化學(xué)來去除過剩部分206b時(shí)，也可去除視需要的CMP終止層，例如在以硅化鉬材料的形式提供時(shí)，同時(shí)可保留其余的掩模層230，例如在以氮化硅材料的形式提供時(shí)。圖2ο的透視圖示意說明在上述工藝順序之后的器件200。如說明，介電材料206 可提供在半導(dǎo)體鰭片210之間以及根據(jù)器件要求可暴露鰭片210的想要上半部。圖2ρ示意說明與主動區(qū)201c有關(guān)的器件200，其中，完全去除柵極開孔230g內(nèi)的介電材料206 (參考圖2ο)，然而相應(yīng)蝕刻工藝(例如，基于稀釋氫氟酸執(zhí)行的)的高度選擇性可能實(shí)質(zhì)不影響主動區(qū)201c中被柵極開孔230g暴露的部分。結(jié)果，基于形成在主動區(qū) 201c上方的柵極開孔230g可有效地形成平面型晶體管。圖2q的透視圖示意說明處于更進(jìn)一步制造階段的器件200。如說明，在掩模層 230的柵極開孔中可形成部分柵極結(jié)構(gòu)220，亦即，柵極介電材料224與結(jié)合介電頂蓋材料 (dielectric cap material) 223的電極材料221，從而可圍封及接觸形成在柵極開孔中的半導(dǎo)體鰭片(未顯示)。如說明，在與介電材料206相鄰的主動區(qū)201a的兩個(gè)側(cè)壁區(qū)上也可形成柵極介電材料224。圖2r示意說明與平面型晶體管配置有關(guān)的器件200。因此，柵極結(jié)構(gòu)220可包含柵極介電材料224，其以平面型配置形成在主動區(qū)201c的暴露部分上，亦即，在柵極開孔230 的底部。應(yīng)了解，基于精密氧化技術(shù)及額外的表面處理可提供柵極介電材料224以便在主動區(qū)及半導(dǎo)體鰭片的暴露表面區(qū)上提供介電材料224，如圖2q及圖2r所示。在其它的情形下，可應(yīng)用精密的沉積技術(shù)，若是如此，在柵極開孔230內(nèi)的暴露表面區(qū)上以及在柵極開孔 230g外的掩模層230上方也可形成介電材料224。圖2s的橫截面圖示意說明處于如圖2q及圖2r所示的制造階段的器件200。如說明，在半導(dǎo)體鰭片210的任何暴露表面區(qū)上，例如側(cè)壁區(qū)的暴露部分上以及在半導(dǎo)體鰭片 210的頂面上，可形成柵極介電材料224，從而可提供三柵極配置。此外，基于公認(rèn)有效的沉積技術(shù)可沉積例如形式為多晶硅材料的電極材料221。之后，例如通過CMP可去除任何過剩材料，以及如果硬掩模材料，例如頂蓋層(cap layer) 223，需要進(jìn)一步加工，可氧化材料 221。圖2t示意說明處于更進(jìn)一步制造階段的半導(dǎo)體器件200，其中，例如基于熱磷酸及其類似物可去除掩模材料230 (參考圖2s)。在此蝕刻工藝期間，如果認(rèn)為材料221的選擇性不足以去除掩模材料230，可用頂蓋層223保留電極材料221的完整。圖2u及圖2v的透視圖示意說明相應(yīng)至如圖2t所示的制造階段的半導(dǎo)體器件 200。如說明，在半導(dǎo)體鰭片(未顯示)上方及主動區(qū)201a中的介電材料206上方可形成柵極結(jié)構(gòu)220，然而對于平面型晶體管配置，柵極結(jié)構(gòu)220可具有適當(dāng)?shù)呐渲?，如提供在主動區(qū)201c上方的?；谌鐖D2u及圖2v所示的器件配置，基于任何適當(dāng)“平面”工藝策略可繼續(xù)進(jìn)一步的加工用以形成三維晶體管及平面型晶體管而沒有任何額外的工藝復(fù)雜度。例如，基于公認(rèn)有效的間隔體技術(shù)可形成用在柵極結(jié)構(gòu)220的任何間隔體結(jié)構(gòu)，而且利用公認(rèn)有效的植入及掩模方案也可進(jìn)行漏極及源極摻雜物種的加入。此外，利用公認(rèn)有效的工藝策略， 例如嵌入應(yīng)變誘發(fā)半導(dǎo)體材料、將在基本晶體管配置完成后提供的帶有高應(yīng)力介電覆蓋層 (highly stressed dielectric overlayer)及其類似者，三維晶體管配置及/或平面型晶體管配置可導(dǎo)入附加機(jī)構(gòu)。此外，如隨后會進(jìn)一步詳細(xì)地描述的，例如基于取代柵極法及其類似者，可實(shí)作包含高介電常數(shù)介電材料及含金屬電極材料的精密柵極結(jié)構(gòu)。同樣，可使用任何想要的晶體管架構(gòu)，例如增高漏極及源極區(qū)，例如通過提供外延生長材料在漏極及源極區(qū)中，凹入晶體管配置，例如通過去除漏極及源極區(qū)中的想要部分及其類似物。圖2w的透視圖示意說明處于更進(jìn)一步制造階段的半導(dǎo)體器件200。如說明，可提供三維晶體管或FinFET 250a在主動區(qū)201a中及上方而且可包含具有如前述的配置的柵極結(jié)構(gòu)220。此外，在主動區(qū)201a內(nèi)可形成與柵極結(jié)構(gòu)橫向相鄰而且也與介電材料206相鄰的漏極及源極區(qū)210d、210s。此外，如圖所示，可在主動區(qū)210a內(nèi)提供嵌入半導(dǎo)體材料 251，例如硅/鍺材料、硅/碳材料及其類似物，其中，若需要，取決于整體的器件要求，例如基于應(yīng)變誘發(fā)半導(dǎo)體材料及其類似物，也可提供增高漏極及源極配置，如參考符號252所示。此外，柵極結(jié)構(gòu)220可包含經(jīng)適當(dāng)設(shè)計(jì)的間隔體結(jié)構(gòu)222，它可包含兩個(gè)或更多個(gè)別間隔體元件，可與蝕刻終止材料及其類似物結(jié)合。應(yīng)了解，取決于整體工藝與器件要求，頂蓋材料223仍可存在或在早期制造階段予以去除。例如，頂蓋材料223可用來作為用以提供嵌入半導(dǎo)體材料251的有效掩模材料以便保留與專屬側(cè)壁間隔體結(jié)構(gòu)(未顯示)結(jié)合的柵極結(jié)構(gòu)220 (亦即，電極材料與柵極介電材料)的完整性。圖2x示意說明有基于柵極結(jié)構(gòu)220形成在主動區(qū)201c中及上方的平面型晶體管 250c的器件200，基本上它的配置可與晶體管250a(參考圖2w)的柵極結(jié)構(gòu)220相同，除了與半導(dǎo)體鰭片及介電材料206接觸的埋藏部分(參考圖2w)以外。如果考慮相同的導(dǎo)電型， 晶體管250c可包含可實(shí)質(zhì)相應(yīng)至圖2w晶體管250a的漏極及源極區(qū)210d、210s的漏極及源極區(qū)253d、253c。例如，晶體管250a與晶體管250c可提供相同的摻雜物種及分布，如果遵從目標(biāo)晶體管特性的話。不過，應(yīng)了解，即使該晶體管需要不同的摻質(zhì)分布，基于公認(rèn)有效的“平面”植入及掩模技術(shù)可得到相應(yīng)的摻質(zhì)分布。此外，晶體管250c也可包含嵌入半導(dǎo)體材料，如有必要的話，以及例如就增高漏極及源極區(qū)、凹入漏極及源極區(qū)及其類似物而言，可具有任何適當(dāng)?shù)木w管架構(gòu)。結(jié)果，基于與可制造圖2w三維晶體管250a的相同工藝順序，在晶體管250c中可提供平面型通道區(qū)254。基于任何適當(dāng)?shù)墓に嚥呗?，可形成如圖2w及圖2x所示的晶體管250a、250c。例如，應(yīng)用用以形成漏極及源極區(qū)的延伸區(qū)的植入技術(shù)，提供暈圈區(qū)域(halo region)，亦即， 反向摻雜區(qū)(counter doped region)，形成嵌入材料(例如，硅/鍺、硅/碳及其類似物)， 應(yīng)用在某些晶體管中應(yīng)力記憶技術(shù)(stress memorization technique)，例如通過在存在剛性掩模材料及其類似物的情形下使主動區(qū)的非晶部分再結(jié)晶。同樣，可執(zhí)行適當(dāng)?shù)耐嘶鸸に嚕约叭缬斜匾?，可提供金屬硅化物于漏極及源極區(qū)與柵極結(jié)構(gòu)中。在其它的情形下， 可應(yīng)用精密的取代柵極法，如隨后會進(jìn)一步詳細(xì)地描述的。在完成如圖2w及圖2x所示的基本晶體管配置后，可繼續(xù)加工的步驟如下形成接觸水平，亦即，通過沉積一或更多介電材料用以圍封及鈍化柵極結(jié)構(gòu)220以及形成適當(dāng)?shù)慕佑|元件在其中以便適當(dāng)?shù)剡B接至待形成在該接觸水平上方的金屬化系統(tǒng)?；诠J(rèn)有效的工藝策略，也可繼續(xù)進(jìn)一步的加工，其中特別是，根據(jù)任何想要技術(shù)來形成接觸元件可提供有優(yōu)越導(dǎo)電率的三維晶體管250a，因?yàn)楦鶕?jù)公認(rèn)有效的工藝及材料可連接相應(yīng)的漏極及源極區(qū)。以下參考圖3a至圖3d來解釋上述加工流程的其它變體。圖3a的透視圖示意說明包含形成在襯底301s的結(jié)晶材料上方的主動區(qū)301a的半導(dǎo)體器件300，襯底301s可包含用半導(dǎo)體鰭片310連接的漏極區(qū)310d與源極區(qū)310s，如先前在說明半導(dǎo)體器件200時(shí)所述，半導(dǎo)體鰭片310對于柵極結(jié)構(gòu)320皆呈自對準(zhǔn)。柵極結(jié)構(gòu)320可包含例如形式為間隔體元件325的適當(dāng)介電封裝(dielectric encapsulation)， 與頂蓋材料(例如，頂蓋材料223)，如先前在說明圖2q時(shí)所述?；谌缦惹霸谡f明器件200 時(shí)所述的制造技術(shù)，可形成如圖3a所示的器件300。亦即，基于設(shè)在掩模材料中的柵極開孔可形成無間隔體結(jié)構(gòu)325及半導(dǎo)體鰭片310的柵極結(jié)構(gòu)320，接著在去除掩模材料后，基于公認(rèn)有效的間隔體技術(shù)可提供間隔體結(jié)構(gòu)325。在此制造階段中，在與柵極結(jié)構(gòu)320橫向相鄰的主動區(qū)301a中可提供多個(gè)空腔327以便實(shí)作，例如，應(yīng)變誘發(fā)機(jī)構(gòu)。為此目的，如先前在說明半導(dǎo)體器件200時(shí)所述，可應(yīng)用任何適當(dāng)?shù)奈g刻策略，例如基于溴化氫蝕刻化學(xué)，同時(shí)可用適當(dāng)?shù)牟牧涎谀Ｆ渌闹鲃訁^(qū)，例如可形成柵極結(jié)構(gòu)320的間隔體結(jié)構(gòu)325的間隔體材料。圖3b的透視圖示意說明在形成空腔307之后的器件300。如說明，空腔307可包含連接至主動區(qū)310a中在相應(yīng)空腔蝕刻工藝期間被間隔體結(jié)構(gòu)325覆蓋的部分的側(cè)壁表面301f。結(jié)果，在后續(xù)的選擇性外延生長工藝期間，應(yīng)變誘發(fā)半導(dǎo)體材料可形成在空腔307 中以及可與整個(gè)側(cè)壁表面301f直接接觸。因此，經(jīng)由側(cè)壁表面301f可實(shí)現(xiàn)半導(dǎo)體鰭片310 的應(yīng)變誘發(fā)半導(dǎo)體材料的有效機(jī)械耦合，藉此可提供極有效率的應(yīng)變誘發(fā)機(jī)構(gòu)。特別是， 可選擇空腔307的深度從而側(cè)壁表面310f的大小以便得到想要高應(yīng)變轉(zhuǎn)移效率(strain transfer efficiency)，這可取決于側(cè)壁表面301f的大小及形狀。因此，在提供有任何想要大小及形狀的空腔307后，使用公認(rèn)有效的工藝策略可沉積 想要的半導(dǎo)體材料。因此，通過選擇結(jié)構(gòu)325的適當(dāng)間隔體寬度以及選擇空腔307的大小及形狀，可適當(dāng)?shù)匚⒄{(diào)三維晶體管的性能特性同時(shí)相同的工藝參數(shù)也可有效地使用在平面型晶體管器件。圖3c的橫截面圖示意說明用在柵極結(jié)構(gòu)320c、320d的平面型晶體管配置的器件300。如說明，柵極結(jié)構(gòu)320c可代表包含帶應(yīng)變(strained)源極及漏極區(qū)353的η型通道晶體管的電極結(jié)構(gòu)，從而也可在晶體管通道中誘發(fā)想要的應(yīng)變。形成帶應(yīng)變漏極及源極區(qū) 353可基于應(yīng)力記憶技術(shù)，可理解它為能非晶化(amorphize)漏極及源極區(qū)中的材料的技術(shù)，例如通過植入漏極及源極摻雜物種，以及在存在剛性覆蓋層(例如，間隔體層，隨后它可圖樣化于適當(dāng)間隔體元件內(nèi))的情形下，可執(zhí)行非晶半導(dǎo)體部分的再成長，同時(shí)在重新結(jié)晶的漏極及源極區(qū)中還是保留很大一部分的應(yīng)變狀態(tài)(strain state)。因此，相應(yīng)的制造技術(shù)也可立即應(yīng)用在三維晶體管配置，如圖3a所示，不過，可能不需要任何相應(yīng)的空腔。同樣，柵 極結(jié)構(gòu)320d可代表已加入應(yīng)變誘發(fā)半導(dǎo)體合金的ρ型通道晶體管的柵極結(jié)構(gòu)，可基于如以上在說明圖3a及圖3b時(shí)所述的工藝技術(shù)來提供應(yīng)變誘發(fā)半導(dǎo)體合金，例如，硅/鍺合金354。亦即，如圖3c所示的材料354可形成在說明的平面型晶體管中以及可同時(shí)形成在三維晶體管中，如以上所解釋的，其中，對于三維配置與平面型晶體管配置， 可適當(dāng)?shù)卣{(diào)整相應(yīng)空腔(例如，顯示在圖3a及3b的空腔307)的大小及形狀以便得到想要的應(yīng)變。此外，圖3c中的接觸水平340可包含一或更多介電材料以便橫向圍封柵極結(jié)構(gòu) 320c、320d以及三維晶體管配置的任何其它柵極結(jié)構(gòu)，如先前在說明半導(dǎo)體器件200時(shí)所解釋的。例如，接觸水平340可包含帶有高應(yīng)力介電材料341c，它可提供適當(dāng)?shù)膽?yīng)變分量給 η型通道晶體管，同時(shí)帶有高應(yīng)力材料341d可提供已基于材料354來提供的應(yīng)變誘發(fā)機(jī)構(gòu)的額外增強(qiáng)。此外，可提供另一介電材料342，例如二氧化硅材料?；谌魏喂J(rèn)有效的工藝技術(shù)，可形成接觸水平340，其中如前述，在三維晶體管配置中也可實(shí)現(xiàn)有效的應(yīng)變誘發(fā)效果。此外，在一些示范具體實(shí)施例中，增強(qiáng)柵極結(jié)構(gòu)320c、320d的性能可通過提供優(yōu)越的材料或材料系統(tǒng)在其中，例如形式為高介電常數(shù)介電材料、含金屬電極材料、高度導(dǎo)電柵極金屬及其類似物。為此目的，至少可去除多晶硅材料以便形成相應(yīng)的開孔320ο，隨后它可重新填入任何適當(dāng)?shù)牟牧?。在一些示范具體實(shí)施例中，可提供應(yīng)變誘發(fā)含金屬材料，例如形式為氮化鈦(titanium nitride)、鎢及其類似物?；谠摬牧希蓪?shí)現(xiàn)高附加應(yīng)變分量， 從而可更加增強(qiáng)相應(yīng)晶體管器件的整體性能。例如，氮化鈦可提供達(dá)SGpa以上的高壓縮應(yīng)力(compressive stress), MH1. 5Gpa(tensile stress) 。@ 此，可各自選擇性地提供相應(yīng)材料層325c、325d給柵極結(jié)構(gòu)320c、320d。為此目的，可應(yīng)用任何公認(rèn)有效的工藝技術(shù)。之后，可形成任何其它的材料以便得到想要的工作功能(work function)，從而閾值電壓與高導(dǎo)電率。圖3d的透視圖針對三維晶體管配置示意說明處于相應(yīng)至顯示在圖3c的階段的制造階段的半導(dǎo)體器件300。如說明，結(jié)合介電材料306，可以自對準(zhǔn)方式在主動區(qū)301a內(nèi)提供相應(yīng)的半導(dǎo)體鰭片310，這可基于工藝技術(shù)來實(shí)現(xiàn)，如前述。此外，在柵極結(jié)構(gòu)內(nèi)可提供開孔320ο，該柵極結(jié)構(gòu)實(shí)質(zhì)上用間隔體結(jié)構(gòu)322表示，可能與可形成在主動區(qū)301a及半導(dǎo)體鰭片310的任何暴露表面區(qū)上的柵極介電材料結(jié)合。在其它的情形下，可去除相應(yīng)的介電材料以及換成任何其它適當(dāng)?shù)慕殡姴牧?，例如高介電常?shù)介電材料及其類似物。開孔 320ο可與如圖3c所示用在平面型晶體管配置的開孔320ο —起形成，因?yàn)橥ǔＳ迷谛纬砷_孔320a的蝕刻化學(xué)對于介電材料(例如，二氧化硅及其類似物，可供用作柵極介電材料) 有高度選擇性，從而在形成開孔320ο后可有效地保留半導(dǎo)體鰭片310的完整性。結(jié)果，通過沉積任何適當(dāng)材料，例如帶有高應(yīng)力含金屬電極材料及其類似者，可繼續(xù)進(jìn)一步的加工，如以上在說明圖3c時(shí)所解釋的。結(jié)果，可應(yīng)用很有效的應(yīng)變誘發(fā)機(jī)構(gòu)、取代柵極法及其類似者在三維自對準(zhǔn)晶體管配置，如上述。結(jié)果，本揭示內(nèi)容提供數(shù)種可能結(jié)合平面型晶體管的三維晶體管配置，其中，利用已形成在柵極開孔上的掩模材料以自對準(zhǔn)方式基于塊體配置可提供三維晶體管的半導(dǎo)體鰭片，該柵極開孔定義該柵極結(jié)構(gòu)的橫向尺寸及位置。在選擇性地形成半導(dǎo)體鰭片在該柵極開孔內(nèi)的主動區(qū)中的一些中后以及在提供適當(dāng)?shù)慕殡姴牧嫌迷诙x該半導(dǎo)體鰭片的有效高度后，基于“平面”工藝技術(shù)可繼續(xù)進(jìn)一步的加工，從而使得實(shí)施高度有效的應(yīng)變誘發(fā)機(jī)構(gòu)與其它的精密方法，例如取代柵極法及其類似者，成為有可能。所屬領(lǐng)域的技術(shù)人員基于此說明可明白本揭示內(nèi)容的其它修改及變體。因此，此說明應(yīng)只被視為僅供圖解說明用而且目的是用來教導(dǎo)所屬領(lǐng)域的技術(shù)人員實(shí)施本文提供的教導(dǎo)的一般方式。應(yīng)了解，應(yīng)將顯示及描述在本文的專利標(biāo)的在形式視 為目前為較佳的具體實(shí)施例。
權(quán)利要求
1.一種方法，包含下列步驟在半導(dǎo)體器件的半導(dǎo)體層上方形成第一掩模層，該掩模層包含定義柵極電極的橫向尺寸及位置的柵極開孔；在該柵極開孔中形成第二掩模層，該第二掩模層包含定義待形成在該半導(dǎo)體層中的多個(gè)鰭片的橫向尺寸及位置的多個(gè)掩模特征；利用該第一及第二掩模層執(zhí)行蝕刻工藝，以便在該半導(dǎo)體層的部分中形成該鰭片；以及在去除該第二掩模層后，在該柵極開孔中形成柵極電極結(jié)構(gòu)，該柵極電極結(jié)構(gòu)包含該柵極電極且連接至該多個(gè)鰭片。
2.如權(quán)利要求1所述的方法，進(jìn)一步包含下列步驟在形成該多個(gè)鰭片后，在該柵極開孔中形成介電材料，以便調(diào)整該多個(gè)鰭片的電性有效高度。
3.如權(quán)利要求2所述的方法，其中，形成該介電材料的步驟包含下列步驟在該第一掩模層上方及該柵極開孔內(nèi)形成該介電材料以及使用該第一掩模層作為終止材料來去除該介電材料的第一過剩部分。
4.如權(quán)利要求3所述的方法，其中，去除該介電材料的第一過剩部分的步驟包含下列步驟執(zhí)行化學(xué)機(jī)械平坦化工藝以及使用該第一掩模層作為化學(xué)機(jī)械平坦化終止層。
5.如權(quán)利要求4所述的方法，其中，形成該第一掩模層的步驟包含下列步驟在該半導(dǎo)體層上方形成第一子層以及在該第一子層上形成第二子層，其中，對于該化學(xué)機(jī)械平坦化工藝，與該第一子層相比，該第二子層有經(jīng)增加的終止能力。
6.如權(quán)利要求5所述的方法，其中，該第二子層經(jīng)形成為含有鉬。
7.如權(quán)利要求3所述的方法，其中，形成該介電材料的步驟進(jìn)一步包含下列步驟通過執(zhí)行蝕刻工藝來去除第二過剩部分以便暴露該多個(gè)鰭片的目標(biāo)高度。
8.如權(quán)利要求1所述的方法，進(jìn)一步包含下列步驟在去除該第一掩模層后，在該半導(dǎo)體層中形成與該柵極電極結(jié)構(gòu)橫向相鄰的漏極及源極區(qū)。
9.如權(quán)利要求7所述的方法，其中，形成該柵極電極結(jié)構(gòu)的步驟包含下列步驟在該介電材料上方形成電極材料與占位材料中的至少一材料以及在該電極材料上形成掩模材料。
10.如權(quán)利要求9所述的方法，其中，形成該柵極電極結(jié)構(gòu)的步驟進(jìn)一步包含下列步驟在該柵極開孔內(nèi)，形成介電材料在該多個(gè)鰭片的暴露側(cè)壁區(qū)上。
11.如權(quán)利要求9所述的方法，進(jìn)一步包含下列步驟用含金屬材料取代占位材料與柵極電極材料中的該至少一材料。
12.如權(quán)利要求1所述的方法，進(jìn)一步包含下列步驟在去除該第一掩模層后，在該半導(dǎo)體層中形成與該柵極電極結(jié)構(gòu)相鄰的空腔以及用應(yīng)變誘發(fā)半導(dǎo)體材料填滿該空腔。
13.如權(quán)利要求1所述的方法，其中，形成該第一掩模層的步驟包含下列步驟形成該第一掩模層以便接受暴露該半導(dǎo)體層的第二部分的第二柵極開孔，以及在該第二柵極開孔中形成第二柵極電極結(jié)構(gòu)而不形成鰭片在該半導(dǎo)體層的該第二部分中。
14.一種形成半導(dǎo)體器件的方法，該方法包含下列步驟在形成在半導(dǎo)體層上方的第一掩模層中形成第一柵極開孔與第二柵極開孔，該第一及第二柵極開孔各自定義第一柵極電極結(jié)構(gòu)與第二柵極電極結(jié)構(gòu)的橫向位置及尺寸；在掩模該第二柵極開孔時(shí)，通過該第一柵極開孔，在該半導(dǎo)體層中形成多個(gè)鰭片；在該第一柵極開孔中形成第一柵極電極結(jié)構(gòu)，該第一柵極結(jié)構(gòu)電極與該多個(gè)鰭片接觸；在該第二柵極開孔中形成第二柵極電極；以及在該半導(dǎo)體層中形成與該第一及第二柵極電極結(jié)構(gòu)相鄰的漏極及源極區(qū)。
15.如權(quán)利要求14所述的方法，進(jìn)一步包含下列步驟通過在該第一及第二柵極開孔中形成有預(yù)定義高度水平的介電材料，調(diào)整通過該第一柵極開孔所形成的該多個(gè)鰭片的電性有效高度。
16.如權(quán)利要求15所述的方法，其中，形成該介電材料包含下列步驟在該掩模層上方以及在該第一及第二柵極開孔中沉積該介電材料，執(zhí)行使用該掩模層作為終止層的平坦化工藝，以及通過執(zhí)行蝕刻工藝來去除該介電材料在該第一及第二柵極開孔中的過剩部分。
17.如權(quán)利要求14所述的方法，進(jìn)一步包含下列步驟在去除該掩模層后，在該漏極及源極區(qū)中形成應(yīng)變誘發(fā)半導(dǎo)體材料。
18.如權(quán)利要求17所述的方法，其中，在該漏極及源極區(qū)中形成該應(yīng)變誘發(fā)半導(dǎo)體材料的步驟包含下列步驟執(zhí)行以下工藝中的至少一工藝外延生長工藝與應(yīng)力記憶工藝。
19.一種半導(dǎo)體器件，包含隔離結(jié)構(gòu)，該隔離結(jié)構(gòu)形成在半導(dǎo)體層中以及橫向界定半導(dǎo)體區(qū)，該半導(dǎo)體區(qū)具有長度尺寸與寬度尺寸；形成在該半導(dǎo)體區(qū)中的漏極區(qū)與源極區(qū)；形成在該半導(dǎo)體區(qū)中以及在該漏極區(qū)與該源極區(qū)之間延伸的多個(gè)半導(dǎo)體鰭片； 形成在該半導(dǎo)體鰭片上方以及沿著該寬度尺寸及在該隔離結(jié)構(gòu)的部分上方延伸的柵極電極結(jié)構(gòu)；以及形成在該柵極電極結(jié)構(gòu)下方及該多個(gè)鰭片之間的介電材料，該介電材料延伸至小于該隔離結(jié)構(gòu)的高度水平的高度水平。
20.如權(quán)利要求19所述的半導(dǎo)體器件，進(jìn)一步包含第二半導(dǎo)體區(qū)，該第二半導(dǎo)體區(qū)包含形成在第二柵極電極結(jié)構(gòu)下方的平面型通道區(qū)，其中，該平面型通道區(qū)的頂面與形成在該半導(dǎo)體區(qū)中的該多個(gè)半導(dǎo)體鰭片的頂面具有相同的高度水平。
全文摘要
本發(fā)明涉及一種形成在塊體襯底上的自對準(zhǔn)多柵極晶體管?；谘谀２牧现兴峁┑亩鄠€(gè)柵極開孔或柵極溝槽可形成在塊體配置的三維晶體管。因此，在由該柵極開孔定義的部分內(nèi)的下伏主動區(qū)中可有效地圖樣化多個(gè)自對準(zhǔn)半導(dǎo)體鰭片，同時(shí)可有效地掩模將要提供平面型晶體管在其中的其它柵極開孔。在圖樣化該半導(dǎo)體鰭片及調(diào)整其有效高度后，基于常應(yīng)用在平面型晶體管及三維晶體管的工藝技術(shù)可繼續(xù)進(jìn)一步的加工。
文檔編號H01L27/105GK102263061SQ201110136239
公開日2011年11月30日 申請日期2011年5月18日 優(yōu)先權(quán)日2010年5月31日
發(fā)明者A·衛(wèi), J·格羅舍普夫, T·沙伊普, T·維爾納, V·斯科勒德 申請人:格羅方德半導(dǎo)體公司, 格羅方德半導(dǎo)體德累斯頓第一模數(shù)有限責(zé)任及兩合公司