專利名稱：高壓功率ldmos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，更具體地說，涉及一種高壓功率LDMOS器件及其制造方法。
背景技術(shù)：
LDMOS(橫向雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管,Lateral Double-diffuseMOS)器件的制造主要是利用雙擴散技術(shù)，在相同的有源區(qū)相繼進行兩次硼磷擴散，由兩次硼磷擴散的橫向結(jié)深之差來精確控制溝道的長度。LDMOS器件中，在源區(qū)和漏區(qū)之間有高阻層，稱為漂移區(qū)(drift)。漂移區(qū)的存在提高了器件的擊穿電壓，并減小了源、漏兩極之間的寄生電容，有利于改善頻率特性。同時，漂移區(qū)在溝道和漏之間起緩沖作用，削弱了 LDMOS器件的短溝道效應(yīng)。 高壓功率LDMOS器件常與低壓功率器件(或電路)集成，實現(xiàn)高壓功率集成電路(HVIC)的單片集成。傳統(tǒng)的高壓功率LDMOS器件通常采用Double-RESURF技術(shù)來形成，所述Double-RESURF技術(shù)為在器件的漂移區(qū)中部表面內(nèi)引入與漂移區(qū)導(dǎo)電類型相反的摻雜區(qū)，改善漂移區(qū)表面電場分布，提高擊穿電壓；同時提高漂移區(qū)的摻雜濃度，降低導(dǎo)通電阻。參考圖1，圖I為現(xiàn)有技術(shù)中一種高壓功率LDMOS器件的剖面結(jié)構(gòu)示意圖。所述LDMOS器件(以N型LDMOS器件為例進行說明，下同)包括基底I ;位于基底內(nèi)的漂移區(qū)2和埋層區(qū)3 ;位于漂移區(qū)2內(nèi)靠近頂部、與漂移區(qū)2摻雜類型相反的p-top層7 ;位于所述漂移區(qū)2上的場氧化層8 ;位于所述埋層區(qū)3上的有源阱區(qū)4 ;位于所述有源阱區(qū)4內(nèi)的源區(qū)5 ;位于所述有源阱區(qū)4上的柵極6 ;位于所述漂移區(qū)2內(nèi)的漏區(qū)9。高壓功率LDMOS器件在結(jié)構(gòu)上一般具有如下兩個特點第一，漂移區(qū)(對應(yīng)圖I中2所示部分)的縱向深度較大，一般在IOym左右；第二，漂移區(qū)頂部具有p-top層(對應(yīng)圖I中7所示部分)，所述p-top層能幫助載流子在漂移區(qū)的耗盡，以實現(xiàn)較高的擊穿電壓和較低的導(dǎo)通電阻。上述高壓功率LDMOS器件，其漂移區(qū)的形成一般有兩種實現(xiàn)方式第一，采用擴散技術(shù)在襯底上采用長時間(30 40h)的高溫(1250°C左右)推阱來形成大約10 μ m深的漂移區(qū)；第二，采用外延技術(shù)在襯底上采用大約10 μ m厚的低濃度外延層來形成高壓功率LDMOS器件的漂移區(qū)。這兩種形成漂移區(qū)的方式各有缺點前者除對制造設(shè)備要求較高外，還需要花費大量的時間，給大批量生產(chǎn)帶來困難，工藝復(fù)雜，成本高。后者由于外延層厚度大，濃度低，因此可產(chǎn)生兩方面的問題第一，厚的外延層會產(chǎn)生圖形畸變，給后續(xù)工藝的光刻對位造成困難，一般外延后需要增加新的對位標記，使得工藝過程變得復(fù)雜；第二，低濃度的外延控制難度大，造成高壓功率LDMOS器件的擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)隨外延層濃度的波動而波動。高壓功率LDMOS器件，在形成漂移區(qū)后，一般采用離子注入工藝在所述漂移區(qū)頂部形成p-top層。由于離子注入在場氧化層形成之前進行，因此，所述p-top層位于場氧化層之下，后續(xù)形成場氧化層的過程中將伴隨著吸硼排磷效應(yīng)的產(chǎn)生，且厚的場氧化層使得該吸硼排磷效應(yīng)更加嚴重，從而導(dǎo)致p-top層濃度的波動。所述p-top層濃度的波動將直接影響p-top層中載流子和漂移區(qū)中載流子的電荷平衡，進而影響高壓功率LDMOS器件擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)的穩(wěn)定性。由上可知，通過現(xiàn)有工藝來形成高壓功率LDMOS器件，具有工藝復(fù)雜，成本較高，且工藝過程難以控制，器件的擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)不穩(wěn)定的缺點。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種高壓功率LDMOS器件及其制造方法，該方法具有工藝簡單，成本較低，且工藝過程容易控制，器件的擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)較穩(wěn)定的優(yōu)點。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案
一種高壓功率LDMOS器件，該高壓功率LDMOS器件包括基底；位于基底內(nèi)的漸變漂移區(qū)，所述漸變漂移區(qū)包括摻雜類型相同的漏端阱區(qū)和源端阱區(qū)，所述漏端阱區(qū)和源端阱區(qū)相連通，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度；位于所述漸變漂移區(qū)上的場氧化層。優(yōu)選的，上述高壓功率LDMOS器件中，所述漏端阱區(qū)的長度與漸變漂移區(qū)的長度之比為1 : 4 3 : 4。優(yōu)選的，上述高壓功率LDMOS器件中，所述基底包括本體層和外延層；所述源端阱區(qū)位于所述外延層內(nèi)；所述漏端阱區(qū)包括本體區(qū)和外延區(qū)，所述本體區(qū)位于本體層內(nèi)，所述外延區(qū)位于外延層內(nèi)。優(yōu)選的，上述高壓功率LDMOS器件中，所述漏端阱區(qū)為N型漏端阱區(qū)。本發(fā)明還提供了一種高壓功率LDMOS器件制造方法，該方法包括提供基底，所述基底包括本體層；在所述基底內(nèi)形成漸變漂移區(qū)，所述漸變漂移區(qū)包括相連通的漏端阱區(qū)和源端阱區(qū)，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度；在所述漸變漂移區(qū)上形成場氧化層。優(yōu)選的，上述高壓功率LDMOS器件制造方法中，在所述基底內(nèi)形成漸變漂移區(qū)，具體包括在基底的本體層內(nèi)形成靠近漏端的深阱區(qū)；在所述本體層上形成外延層，同時所述深阱區(qū)在外延層內(nèi)形成反擴散部分；在所述外延層內(nèi)形成位于源端與漏端之間的淺阱區(qū)，所述淺阱區(qū)覆蓋所述深阱區(qū)；所述淺阱區(qū)與外延層內(nèi)深阱區(qū)的反擴散部分相連形成漸變漂移區(qū)。優(yōu)選的，上述高壓功率LDMOS器件制造方法中，在所述本體層內(nèi)形成深阱區(qū)采用離子注入方式，在所述外延層內(nèi)形成淺阱區(qū)采用離子注入方式。優(yōu)選的，上述高壓功率LDMOS器件制造方法中，在所述本體層內(nèi)形成深阱區(qū)采用離子注入方式，具體包括
在所述本體層上形成具有深阱區(qū)圖案的光刻膠層；以所述具有深阱區(qū)圖案的光刻膠層為掩膜向所述本體層內(nèi)注入離子；對所述注入的離子進行推阱，形成深阱區(qū)。優(yōu)選的，上述高壓功率LDMOS器件制造方法中，對所述注入的離子進行推阱，具體為使所述注入的離子在1100°c下擴散5h。優(yōu)選的，上述高壓功率LDMOS器件制造方法中，所述淺阱區(qū)內(nèi)的摻雜劑量大于所述深阱區(qū)內(nèi)的摻雜劑量；且所述深阱區(qū)內(nèi)的摻雜劑量為5 X IO11CnT2 2X1012cm_2，所述淺 阱區(qū)內(nèi)的摻雜劑量為8 X IO11Cnr2 3 X IO12CnT2。從上述技術(shù)方案可以看出，本發(fā)明所提供的高壓功率LDMOS器件包括基底、位于基底內(nèi)的漸變漂移區(qū)及位于漸變漂移區(qū)上的場氧化層。由于所述漸變漂移區(qū)包括相連通的源端阱區(qū)和漏端阱區(qū)，且源端阱區(qū)的深度小于漏端阱區(qū)的深度，因此，所述漸變漂移區(qū)易于在源端阱區(qū)形成耗盡層，進而可實現(xiàn)漏端耐高壓的目的。本發(fā)明所提供的高壓功率LDMOS器件的制造方法，由于漸變漂移區(qū)中的源端阱區(qū)和漏端阱區(qū)的形成過程與普通CMOS工藝過程相類似，因此，該工藝過程可與CMOS工藝兼容，加之在所述漸變漂移區(qū)上沒有形成p-top層,故整個工藝過程簡單、成本較低。除此之外，本發(fā)明所提供的高壓功率LDMOS器件，由于所述漸變漂移區(qū)包括了深度不相同的源端阱區(qū)和漏端阱區(qū)，此種結(jié)構(gòu)可使?jié)u變漂移區(qū)的摻雜劑量提高，因此，由該結(jié)構(gòu)來實現(xiàn)高壓功率LDMOS器件具備高擊穿電壓的同時，也可降低器件的導(dǎo)通電阻，使工藝過程容易控制；且本發(fā)明所提供的高壓功率LDMOS器件，在所述漸變漂移區(qū)上沒有形成P-top層，因此，不會由于p-top層濃度的波動而對器件的擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)造成影響，易于使擊穿電壓和導(dǎo)通電阻等參數(shù)保持良好的穩(wěn)定性。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)中一種高壓功率LDMOS器件的剖面結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例所提供的一種高壓功率LDMOS器件的剖面結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例所提供的另一種高壓功率LDMOS器件的剖面結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例所提供的一種高壓功率LDMOS器件的制造方法流程示意圖；圖5 圖13為本發(fā)明實施例所提供的高壓功率LDMOS器件制造過程中的剖面結(jié)構(gòu)示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
實施例一參考圖2，圖2為本發(fā)明實施例所提供的一種高壓功率LDMOS器件的剖面結(jié)構(gòu)示意圖。所述高壓功率LDMOS器件包括基底100 ;位于基底100內(nèi)的漸變漂移區(qū)，所述漸變漂移區(qū)包括摻雜類型相同的漏端阱區(qū)202和源端阱區(qū)201，所述漏端阱區(qū)202和源端阱區(qū)201相連通，且所述漏端阱區(qū)202的深度大于源端阱區(qū)201的深度；位于所述漸變漂移區(qū)上的場氧化層108。除此之外，所述高壓功率LDMOS器件還包括位于基底100內(nèi)的埋層區(qū)103 ;位于埋層區(qū)103上的有源阱區(qū)105，所述有源阱區(qū)105與源端阱區(qū)201相鄰；位于有源阱區(qū)105內(nèi)的源區(qū)113 ;位于有源阱區(qū)105上的柵極109 ;位于漏端阱區(qū)202內(nèi)的漏區(qū)114。本發(fā)明實施例所提供的高壓功率LDMOS器件，所述漸變漂移區(qū)包括漏端阱區(qū)202和源端阱區(qū)201，顧名思義，漏端阱區(qū)202為靠近LDMOS器件漏區(qū)114的阱區(qū)，源端阱區(qū)201為靠近LDMOS器件源區(qū)113的阱區(qū)。由于漏端阱區(qū)202的深度大于源端阱區(qū)201的深度， 故本發(fā)明將由深度不相同的漏端阱區(qū)202和源端阱區(qū)201所形成的漂移區(qū)稱為“漸變漂移區(qū)”。又由于所述漏端阱區(qū)202和源端阱區(qū)201相連通，故所述漸變漂移區(qū)的長度等于漏端阱區(qū)202與源端阱區(qū)201的長度之和。在所述漸變漂移區(qū)中，所述漏端阱區(qū)202的長度與漸變漂移區(qū)的長度之比為1 4 3 4。本發(fā)明所提供的高壓功率LDMOS器件，其漸變漂移區(qū)的形成過程為首先在基底內(nèi)(基底的本體層內(nèi))通過離子注入方式形成深阱區(qū)，所述深阱區(qū)的位置靠近后續(xù)將要形成的漏區(qū)；接著在所述本體層上形成外延層，該外延層形成的同時伴隨著深阱區(qū)的反擴散，即所述深阱區(qū)中摻入的離子會擴散到所述外延層中；隨后采用離子注入方式在所述外延層內(nèi)形成與深阱區(qū)摻雜類型相同的淺阱區(qū)，所述淺阱區(qū)位于后續(xù)形成的源區(qū)和漏區(qū)之間，且所述淺阱區(qū)的橫向長度大于所述深阱區(qū)的橫向長度，所述淺阱區(qū)覆蓋所述深阱區(qū)，所述淺阱區(qū)的一個縱向端面(靠近漏區(qū)的端面)和深阱區(qū)的一個縱向端面重合。在所述外延層內(nèi)形成淺阱區(qū)時，所述淺阱區(qū)與外延層中深阱區(qū)的反擴散部分相連通，至此，所述漸變漂移區(qū)形成。在所述漸變漂移區(qū)中，深阱區(qū)以及位于深阱區(qū)豎直方向上的淺阱區(qū)統(tǒng)稱為漏端阱區(qū)，淺阱區(qū)中除去覆蓋深阱區(qū)部分的區(qū)域稱為源端阱區(qū)。由上可知，本發(fā)明所提供的高壓功率LDMOS器件，其漸變漂移區(qū)包括了深度不相同的源端阱區(qū)和漏端阱區(qū)，且漏端阱區(qū)的深度大于源端阱區(qū)的深度，這就使得載流子相對于漏端阱區(qū)易于在所述源端阱區(qū)內(nèi)耗盡，使得漏端阱區(qū)可以承受較高的電壓。且漸變漂移區(qū)的摻雜劑量可以適當提高，進而在保證所述高壓功率LDMOS器件具有高擊穿電壓性能的同時，還可以具有較小的導(dǎo)通電阻，解決了常見的高擊穿電壓和低導(dǎo)通電阻之間的矛盾。所述漸變漂移區(qū)的形成過程，與普通CMOS工藝過程相類似，因此，本發(fā)明所提供的高壓功率LDMOS器件，可與普通CMOS工藝兼容，整個工藝過程簡單，工藝過程容易控制，成本較低。且本發(fā)明所提供的高壓功率LDMOS器件，相對現(xiàn)有技術(shù)來說省去了 p-top層，這一方面使工藝過程簡單，另一方面不會由于p-top層濃度的波動而對器件的擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)造成影響，使器件的擊穿電壓和導(dǎo)通電阻等參數(shù)能夠保持良好的穩(wěn)定性。下面結(jié)合圖3更為詳細地描述本發(fā)明所提供的高壓功率LDMOS器件。參考圖3，圖中所示高壓功率LDMOS器件包括基底100，所述基底100包括本體層和外延層；位于基底100內(nèi)的漸變漂移區(qū)，所述漸變漂移區(qū)包括摻雜類型相同的源端阱區(qū)201和漏端阱區(qū)202，所述源端阱區(qū)201和漏端阱區(qū)202相連通，且所述漏端阱區(qū)202的深度大于源端阱區(qū)201的深度；位于所述漸變漂移區(qū)上的場氧化層108。所述源端阱區(qū)201位于外延層內(nèi)，所述漏端阱區(qū)202包括本體區(qū)和外延區(qū)，所述本體區(qū)位于本體層內(nèi)，所述外延區(qū)位于外延層內(nèi)。所述高壓功率LDMOS器件還包括位于本體層內(nèi)的埋層區(qū)103，所述埋層區(qū)103的摻雜類型與漸變漂移區(qū)的摻雜類型相反。埋層區(qū)103之上設(shè)置有有源阱區(qū)105，所述有源阱區(qū)105與源端阱區(qū)201相鄰；所述有源阱區(qū)105內(nèi)形成有體接觸區(qū)112和源區(qū)113，所述有源阱區(qū)105上形成有柵極109。柵極109從有源阱區(qū)105上延長到場氧化層108之上，覆蓋場氧化層108的部分柵極109稱為源端柵場板，該源端柵場板的存在利于載流子在源端阱區(qū)201的耗盡，從而利于器件承受高的擊穿電壓。在形成柵極109的同時，在靠近漏區(qū)部位，在場氧化層108上也形成了漏端柵場板110，所述漏端柵場板110的存在利于提高高壓 功率LDMOS器件的高壓動態(tài)I-V特性。在該高壓功率LDMOS器件中，可通過離子注入工藝在所述漏端阱區(qū)202內(nèi)形成低壓阱區(qū)107，所述低壓阱區(qū)107的形成也利于提高高壓功率LDMOS器件的高壓動態(tài)I-V特性。所述低壓阱區(qū)107內(nèi)形成有漏區(qū)114。所述漏區(qū)114和漏端柵場板110分別通過接觸孔內(nèi)的金屬117和118與漏端第一金屬層120相連,漏端第一金屬層120又通過通孔內(nèi)的鶴塞124和125與漏端第二金屬層128相連。同理，所述體接觸區(qū)112和源區(qū)113分別通過接觸孔內(nèi)的金屬115和116與源端第一金屬層119相連，源端第一金屬層119又通過通孔內(nèi)的鎢塞122和123與源端第二金屬層126相連。各金屬層之間、各通孔內(nèi)的鎢塞之間以及金屬層與通孔內(nèi)的鎢塞之間均通過金屬間介質(zhì)層127相隔離，源端第一金屬層119、漏端第一金屬層120與柵極109、漏端柵場板110等之間通過層間介質(zhì)121相隔離。各金屬層延長到場氧化層108豎直方向上的部分形成金屬場板(包括漏端金屬場板和源端金屬場板)，所述金屬場板的存在也利于載流子在漸變漂移區(qū)內(nèi)的耗盡，進而為器件的高擊穿電壓做貢獻。需要說明的是，本發(fā)明所提供的高壓功率LDMOS器件，其漸變漂移區(qū)包括了深度不相同的漏端阱區(qū)202和源端阱區(qū)201，且漸變漂移區(qū)上沒有p-top層，這也使得各場板(包括柵場板和金屬場板)在對載流子耗盡方面所做的貢獻，較現(xiàn)有技術(shù)來說，有了很大的提聞。實施例二以上詳細描述了本發(fā)明所提供的高壓功率LDMOS器件，下面介紹高壓功率LDMOS器件的制造方法。參考圖4，圖4為本發(fā)明所提供的高壓功率LDMOS器件的制造方法流程示意圖。該方法具體包括步驟SI :提供基底，所述基底包括本體層。本步驟中所提供的基底包括本體層(也可稱襯底)，后續(xù)需要在所述本體層上形成外延層，所述本體層和外延層統(tǒng)稱為基底。后續(xù)步驟中將涉及到“基底內(nèi)”和“基底上”等相關(guān)概念，所述“基底內(nèi)”是指由基底表面向下延伸的一定深度的區(qū)域，該區(qū)域?qū)儆诨椎囊徊糠?；所述“基底上”是指由基底表面向上的區(qū)域，該區(qū)域不屬于基底本身，其它描述所表示的意思也可以此類推。步驟S2 :在所述基底內(nèi)形成漸變漂移區(qū)，所述漸變漂移區(qū)包括相連通的漏端阱區(qū)和源端阱區(qū)，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度。該步驟又可包括如下幾個步驟步驟S21 :在基底的本體層內(nèi)形成靠近漏端的深阱區(qū)。具體實施過程中，通過離子注入エ藝在所述基底的本體層內(nèi)形成深阱區(qū)，該深阱區(qū)的位置靠近后續(xù)將要形成的漏區(qū)。通過離子注入エ藝形成深阱區(qū)的過程與一般CMOSエ藝中的離子注入エ藝相類似，離子注入之后可使其在1100°C下擴散5h，完成推阱過程。步驟S22 :在所述本體層上形成外延層，同時所述深阱區(qū)在外延層內(nèi)形成反擴散部分。 在具有深阱區(qū)的本體層上生長外延層，該外延層的形成過程中，將伴隨深阱區(qū)中離子的反擴散過程，即外延層生長過程中，所述深阱區(qū)內(nèi)的離子會擴散到所述外延層中。相比現(xiàn)有技術(shù)中用來形成較深(約ΙΟμπι)漂移區(qū)的外延層來說，本實施例中所形成的外延層較薄，一般在3 6 μ m之間。較薄的外延層使得后續(xù)エ藝過程中不會出現(xiàn)對位標記看不清的問題，從而不用在外延后重新形成新的對位標記，可節(jié)省エ藝步驟，使エ藝過程簡單化。步驟S23 :在所述外延層內(nèi)形成位于源端與漏端之間的淺阱區(qū)，所述淺阱區(qū)覆蓋所述深阱區(qū)。通過離子注入エ藝在所述外延層內(nèi)形成淺阱區(qū)，所述淺阱區(qū)位于后續(xù)形成的源區(qū)與漏區(qū)之間。所述淺阱區(qū)的摻雜類型與深阱區(qū)相同，且所述淺阱區(qū)的橫向長度大于所述深阱區(qū)的橫向長度，所述淺阱區(qū)覆蓋深阱區(qū)，且所述淺阱區(qū)靠近漏區(qū)的端面與深阱區(qū)靠近漏區(qū)的端面重合。步驟S24 :所述淺阱區(qū)與外延層內(nèi)深阱區(qū)的反擴散部分相連形成漸變漂移區(qū)。外延層內(nèi)的淺阱區(qū)與外延層內(nèi)深阱區(qū)的反擴散部分相連就構(gòu)成了漸變漂移區(qū)。在所述漸變漂移區(qū)中，將靠近漏端部分的區(qū)域(包括深阱區(qū)及位于深阱區(qū)豎直方向上的淺阱區(qū))稱為漏端阱區(qū)，將靠近源端部分的區(qū)域(淺阱區(qū)中除去位于深阱區(qū)豎直方向上的部分區(qū)域)稱為源端阱區(qū)。所述漸變漂移區(qū)的橫向長度即為淺阱區(qū)的橫向長度，所述漸變漂移區(qū)中漏端阱區(qū)的深度大于源端阱區(qū)的深度，這種結(jié)構(gòu)的漸變漂移區(qū)，使得載流子首先在源端阱區(qū)內(nèi)耗盡，從而利于漏端承受較高的擊穿電壓。且這種結(jié)構(gòu)的漸變漂移區(qū)，能夠在制作過程中適當提高摻入離子的劑量，從而降低器件的導(dǎo)通電阻，具體實施過程中，可使器件的比導(dǎo)通電阻降至 18 35ohm · mm2。步驟S3 :在所述漸變漂移區(qū)上形成場氧化層。采用娃局部氧化(Local Oxidation of Silicon, LOCOS)エ藝在所述漸變漂移區(qū)上形成場氧化層，所述場氧化層的作用是隔離有源器件。由以上描述可知，本發(fā)明所提供的高壓功率LDMOS器件制造方法，首先在基底的本體層內(nèi)形成深阱區(qū)，接著生長外延層，然后在所述外延層內(nèi)形成淺阱區(qū)，所述淺阱區(qū)和深阱區(qū)相連通就形成了漸變漂移區(qū)，所述漸變漂移區(qū)中包括了靠近漏區(qū)的漏端阱區(qū)和靠近源區(qū)的源端阱區(qū)，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度，這種結(jié)構(gòu)的漂移區(qū)內(nèi)雖然沒有p-top層，但同樣可使器件實現(xiàn)耐高壓的目的；且這種結(jié)構(gòu)的漂移區(qū)可以適當提高摻雜劑量，進而減小器件的導(dǎo)通電阻。所述漸變漂移區(qū)的形成過程與普通CMOSエ藝中的離子注入エ藝相類似，故所述高壓功率LDMOS器件的制造過程可與普通CMOSエ藝兼容，加之該漸變漂移區(qū)內(nèi)沒有形成P-top層，因此，整個エ藝過程簡単，エ藝過程容易控制，成本較低；且器件設(shè)計沒有p-top層，可避免p-top層濃度的波動對器件的擊穿電壓和導(dǎo)通電阻等參數(shù)造成影響，保持器件擊穿電壓和導(dǎo)通電阻等參數(shù)的穩(wěn)定性。而且，本發(fā)明所提供的高壓功率LDMOS器件制造方法，在形成漸變漂移區(qū)的過程中，所形成的外延層較薄，從而在后續(xù)エ藝過程中不會出現(xiàn)對位標記看不清的問題，不用重新做對位標記，使エ藝過程簡單。
下面結(jié)合附圖詳細描述本發(fā)明所提供的高壓功率LDMOS器件制造方法。提供基底，所述基底包括本體層。本實施例中所述本體層為P型硅襯底。 在基底的本體層內(nèi)形成深阱區(qū)及埋層區(qū)。參考圖5，首先在所述本體層101內(nèi)采用離子注入エ藝形成深阱區(qū)102，所述深阱區(qū)102的位置靠近后續(xù)將要形成的漏區(qū)，本實施例中所形成的深阱區(qū)102為N型摻雜深阱區(qū)102 ;接著在所述本體層101內(nèi)采用離子注入エ藝形成埋層區(qū)103，所述埋層區(qū)103的位置位于后續(xù)將要形成的有源阱區(qū)的下方，且所述埋層區(qū)103與深阱區(qū)102之間有一定的距離，本實施例中所述埋層區(qū)103為P型摻雜埋層區(qū)103。采用離子注入エ藝在所述本體層101內(nèi)形成深阱區(qū)102，具體過程為首先在所述本體層101上旋涂光刻膠層，借助具有深阱區(qū)圖案的掩膜版對所述光刻膠層進行曝光，之后顯影，進而在所述本體層101上形成具有深阱區(qū)圖案的光刻膠層；然后以所述具有深阱區(qū)圖案的光刻膠層為掩膜向所述本體層101內(nèi)注入N型離子(如磷、神等五價離子)。本實施例中在形成深阱區(qū)102時所注入的N型離子的劑量為5X IO11CnT2 2X1012cnT2。埋層區(qū)103的形成過程與深阱區(qū)102相類似，在此不再贅述。在埋層區(qū)103的離子注入完成后，通過高溫推阱エ藝實現(xiàn)摻雜離子在深阱區(qū)102及埋層區(qū)103內(nèi)的擴散，高溫推阱的溫度約為1100°C左右，時間約為5h左右。使摻雜離子在1100°C下進行推阱，此エ藝過程在CMOSエ藝中極易實現(xiàn)，相比現(xiàn)有技術(shù)中需要在1250°C下來形成漂移區(qū)的エ藝，本步驟中形成深阱區(qū)102及埋層區(qū)103的エ藝過程比較簡単。參考圖6，通過外延生長技術(shù)在所述P型硅襯底101上生長低濃度的P型硅外延層104，本實施例中所形成的外延層104的厚度約為3 6μπι。在外延層104的形成過程中，深阱區(qū)102及埋層區(qū)103中的摻雜離子會發(fā)生反擴散現(xiàn)象，即所述摻雜離子會向外延層104內(nèi)擴散，從而使得所述深阱區(qū)102及埋層區(qū)103延伸至外延層104內(nèi)。在所述外延層內(nèi)形成淺阱區(qū)、低壓阱區(qū)及有源阱區(qū)。參考圖7，首先采用離子注入エ藝在所述外延層內(nèi)形成與深阱區(qū)102摻雜類型相同的淺阱區(qū)106，所述淺阱區(qū)106位于后續(xù)形成的源區(qū)和漏區(qū)之間，所述淺阱區(qū)106的深度與外延層的深度大約相同，約為3 6μπι。本實施例中在形成淺阱區(qū)106時所注入的N型離子的劑量為8X IO11CnT2 3Χ 1012cnT2，一般情況下，在形成淺阱區(qū)106時所注入的離子的劑量要大于形成深阱區(qū)102時所注入的離子劑量。所述淺阱區(qū)106覆蓋所述深阱區(qū)102，淺阱區(qū)106與深阱區(qū)102在外延層中的反擴散部分相連通，進而形成漸變漂移區(qū)。在所述漸變漂移區(qū)中，靠近漏區(qū)的部分(包括深阱區(qū)102及位于深阱區(qū)102豎直方向上的部分淺阱區(qū))稱為漏端阱區(qū)(可參見圖3中202所示部分)，靠近源區(qū)的部分(淺阱區(qū)106中除去位于深阱區(qū)102豎直方向上的部分區(qū)域)稱為源端阱區(qū)(可參見圖3中201所示部分)。本實施例中所述漏端阱區(qū)的深度為6 12 μ m，且所述漏端阱區(qū)的橫向長度與漸變漂移區(qū)的橫向長度之比為1 : 4 3 : 4。淺阱區(qū)106形成之后，采用離子注入エ藝在所述淺阱區(qū)106內(nèi)靠近漏區(qū)的位置形成低壓阱區(qū)107，所述低壓阱區(qū)107的摻雜類型與淺阱區(qū)106相同。該低壓阱區(qū)107的形成有利于提高高壓功率LDMOS器件的高壓動態(tài)I-V特性。低壓阱區(qū)107形成之后，采用離子注入エ藝在所述外延層內(nèi)形成有源阱區(qū)105，所述有源阱區(qū)105位于埋層區(qū)103的上方，本實施例中所述有源阱區(qū)105為P型阱區(qū)。所述有源阱區(qū)105與淺阱區(qū)106相連接，從而使得所述外延層內(nèi)均為摻雜離子的區(qū)域。
在有源阱區(qū)105的離子注入完成后，通過高溫推阱エ藝實現(xiàn)摻雜離子在淺阱區(qū)106、低壓阱區(qū)107及有源阱區(qū)105內(nèi)的擴散，高溫推阱的溫度約為1100°C左右，時間約為5h左右。參考圖8，采用LOCOSエ藝在所述淺阱區(qū)106上形成場氧化層108，所述場氧化層的作用是隔離有源器件。參考圖9，首先在所述外延層上形成柵介質(zhì)層，接著在所述柵介質(zhì)層上形成柵極材料，然后通過光刻、刻蝕エ藝在所述有源阱區(qū)105上形成柵極109，并在所述場氧化層108上形成靠近漏區(qū)的漏端柵場板110。所述柵極109中延長至場氧化層108上的部分稱為源端柵場板。源端柵場板和漏端柵場板110的形成有利于使得載流子在漸變漂移區(qū)中的耗盡，從而利于提高器件的擊穿電壓。本實施例中所述柵介質(zhì)層為ニ氧化硅，所述柵極材料為多晶硅。參考圖10，通過離子注入エ藝在所述低壓阱區(qū)107內(nèi)形成重摻雜的N型漏區(qū)114，同樣，通過離子注入エ藝在所述有源阱區(qū)105內(nèi)形成重摻雜的N型源區(qū)113，通過離子注入エ藝在所述有源阱區(qū)105內(nèi)形成重摻雜的P型體接觸區(qū)112。參考圖11，在形成源區(qū)及漏區(qū)后，在所述基底表面形成層間介質(zhì)121，本實施例中所述層間介質(zhì)121為ニ氧化硅。參考圖12，通過光刻、刻蝕エ藝在所述層間介質(zhì)121內(nèi)形成接觸孔115、116、117和118，這四個接觸孔分別和體接觸區(qū)112、源區(qū)113、漏端柵場板110和漏區(qū)114相連。參考圖13，在所述層間介質(zhì)121上形成第一金屬層，之后通過光刻、刻蝕エ藝在所述層間介質(zhì)121上形成源端第一金屬層119和漏端第一金屬層120。所述第一金屬層形成的同時，接觸孔115、116、117和118內(nèi)也會填充有金屬，進而可使體接觸區(qū)112和源區(qū)113分別通過接觸孔115和116內(nèi)的金屬與源端第一金屬層119相連，可使漏端柵場板110和漏區(qū)114分別通過接觸孔117和118內(nèi)的金屬與漏端第一金屬層120相連。所述源端第一金屬層119延伸至場氧化層108之上的部分為源端第一金屬層場板，所述漏端第一金屬層120延伸至場氧化層108之上的部分為漏端第一金屬層場板，這兩個場板的存在有利于載流子在漸變漂移區(qū)中的耗盡，從而利于提高器件的擊穿電壓。參考圖3，在所述第一金屬層上形成金屬間介質(zhì)層127，然后通過光刻、刻蝕エ藝在所述金屬間介質(zhì)層127內(nèi)形成通孔，并在各通孔內(nèi)填充鎢塞，填充了鎢塞的通孔分別有122、123、124和125。在金屬間介質(zhì)層127上形成第二金屬層，之后通過光刻、刻蝕エ藝在所述金屬間介質(zhì)層127上形成源端第二金屬層126和漏端第二金屬層128。源端第一金屬層119可通過通孔122及123內(nèi)的鎢塞與源端第二金屬層126相連，同樣，漏端第一金屬層120可通過通孔124及125內(nèi)的鎢塞與漏端第二金屬層128相連。所述漏端第二金屬層128延伸至場氧化層108之上的部分為漏端第二金屬層場板，該場板的存在同樣利于提高器件的擊穿電壓。上述實施例詳細描述了高壓功率LDMOS器件的制造過程。具體實施過程中，可以根據(jù)需要設(shè)計制造出能承受200V 1600V之間的不同擊穿電壓的高壓功率LDMOS器件。本發(fā)明所提供的高壓功率LDMOS器件制造方法，所述漸變漂移區(qū)的形成過程與普通CMOSエ藝過程相類似，故該制造方法可與普通CMO Sエ藝結(jié)合，加之該制造過程中不用形成P-top層及厚的外延層，也不用在約1250°C的高溫下進行長時間(約30 40h)的擴散來形成漂移區(qū)，因此，エ藝過程簡單，成本較低。且此種結(jié)構(gòu)的漸變漂移區(qū)可適當提高摻雜劑量，易于控制器件的低導(dǎo)通電阻；又由于消除了 p-top層，故不會因p-top層濃度的波動而對器件的擊穿電壓和導(dǎo)通電阻等參數(shù)造成影響，可使器件的擊穿電壓和導(dǎo)通電阻等參數(shù)保持較好的穩(wěn)定性。本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，相關(guān)之處可互相參考。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將ー個實體或者操作與另ー個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備
所固有的要素。在沒有更多限制的情況下，由語句“包括ー個......”限定的要素，并不排
除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種高壓功率LDMOS器件，其特征在于，包括 基底； 位于基底內(nèi)的漸變漂移區(qū)，所述漸變漂移區(qū)包括摻雜類型相同的漏端阱區(qū)和源端阱區(qū)，所述漏端阱區(qū)和源端阱區(qū)相連通，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度； 位于所述漸變漂移區(qū)上的場氧化層。
2.根據(jù)權(quán)利要求I所述的高壓功率LDMOS器件，其特征在于，所述漏端阱區(qū)的長度與漸變漂移區(qū)的長度之比為1 : 4 3 : 4。
3.根據(jù)權(quán)利要求I所述的高壓功率LDMOS器件，其特征在于，所述基底包括本體層和外延層；所述源端阱區(qū)位于所述外延層內(nèi)；所述漏端阱區(qū)包括本體區(qū)和外延區(qū)，所述本體區(qū)位于本體層內(nèi)，所述外延區(qū)位于外延層內(nèi)。
4.根據(jù)權(quán)利要求I所述的高壓功率LDMOS器件，其特征在于，所述漏端阱區(qū)為N型漏端阱區(qū)。
5.一種高壓功率LDMOS器件制造方法，其特征在于，包括 提供基底，所述基底包括本體層； 在所述基底內(nèi)形成漸變漂移區(qū)，所述漸變漂移區(qū)包括相連通的漏端阱區(qū)和源端阱區(qū)，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度； 在所述漸變漂移區(qū)上形成場氧化層。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，在所述基底內(nèi)形成漸變漂移區(qū)，具體包括 在基底的本體層內(nèi)形成靠近漏端的深阱區(qū)； 在所述本體層上形成外延層，同時所述深阱區(qū)在外延層內(nèi)形成反擴散部分； 在所述外延層內(nèi)形成位于源端與漏端之間的淺阱區(qū)，所述淺阱區(qū)覆蓋所述深阱區(qū)； 所述淺阱區(qū)與外延層內(nèi)深阱區(qū)的反擴散部分相連形成漸變漂移區(qū)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，在所述本體層內(nèi)形成深阱區(qū)采用離子注入方式，在所述外延層內(nèi)形成淺阱區(qū)采用離子注入方式。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，在所述本體層內(nèi)形成深阱區(qū)采用離子注入方式，具體包括 在所述本體層上形成具有深阱區(qū)圖案的光刻膠層； 以所述具有深阱區(qū)圖案的光刻膠層為掩膜向所述本體層內(nèi)注入離子； 對所述注入的離子進行推阱，形成深阱區(qū)。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，對所述注入的離子進行推阱，具體為使所述注入的離子在1100°c下擴散5h。
10.根據(jù)權(quán)利要求6 9任一項所述的方法，其特征在于，所述淺阱區(qū)內(nèi)的摻雜劑量大于所述深阱區(qū)內(nèi)的摻雜劑量；且所述深阱區(qū)內(nèi)的摻雜劑量為5 X IO11CnT2 2X1012cm_2，所述淺阱區(qū)內(nèi)的摻雜劑量為8 X IO11CnT2 3X1012cnT2。
全文摘要
本發(fā)明實施例公開了一種高壓功率LDMOS器件及其制造方法。所述高壓功率LDMOS器件包括基底；位于基底內(nèi)的漸變漂移區(qū)，所述漸變漂移區(qū)包括摻雜類型相同的漏端阱區(qū)和源端阱區(qū)，所述漏端阱區(qū)和源端阱區(qū)相連通，且所述漏端阱區(qū)的深度大于源端阱區(qū)的深度；位于所述漸變漂移區(qū)上的場氧化層。本發(fā)明所提供的高壓功率LDMOS器件及其制造方法，具有工藝簡單、成本較低的優(yōu)點；且工藝過程容易控制，可使器件的擊穿電壓和導(dǎo)通電阻等關(guān)鍵參數(shù)保持較好的穩(wěn)定性。
文檔編號H01L29/78GK102723353SQ201110078650
公開日2012年10月10日 申請日期2011年3月30日 優(yōu)先權(quán)日2011年3月30日
發(fā)明者吳孝嘉, 張森, 朱坤峰 申請人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司