專利名稱：應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種將MOCVD和高深寬比溝槽限制技術(shù)(Aspect Ratio Trapping, ART)結(jié)合起來生長應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法。
背景技術(shù)：
集成電路(IC)技術(shù)作為信息產(chǎn)業(yè)的核心和基礎(chǔ)，不僅是國民經(jīng)濟增長和產(chǎn)業(yè)結(jié)構(gòu)升級的驅(qū)動力，而且在現(xiàn)代國防和未來戰(zhàn)爭中具有不可替代的戰(zhàn)略地位。在過去的四十多年中，以硅CMOS技術(shù)為基礎(chǔ)的集成電路技術(shù)遵循摩爾定律通過縮小器件的特征尺寸來提高芯片的工作速度、增加集成度以及降低成本，集成電路的特征尺寸由微米尺度進化到納米尺度，取得了巨大的經(jīng)濟效益與科學(xué)技術(shù)的重大進步。根據(jù)國際半導(dǎo)體產(chǎn)業(yè)技術(shù)發(fā)展藍圖(ITRS2009)的預(yù)測，2012年MPU的物理柵長將縮小到22納米。然而，隨著集成電路技術(shù)發(fā)展到22納米技術(shù)節(jié)點及以下時，硅集成電路技術(shù)在速度、功耗、集成度、可靠性等方面將受到一系列基本物理問題和工藝技術(shù)問題的限制，并且昂貴的生產(chǎn)線建設(shè)和制造成本使集成電路產(chǎn)業(yè)面臨巨大的投資風(fēng)險，傳統(tǒng)的硅 CMOS技術(shù)采用“縮小尺寸”來實現(xiàn)更小、更快、更廉價的邏輯與存儲器件的發(fā)展模式已經(jīng)難以持續(xù)。因此，ITRS清楚地指出，“后22納米” CMOS技術(shù)將采用全新的材料、器件結(jié)構(gòu)和集成技術(shù)，集成電路技術(shù)將在“后22納米”時代面臨重大技術(shù)跨越及轉(zhuǎn)型。III-ν族半導(dǎo)體的電子遷移率遠大于硅(GaAs、InAs的電子遷移率分別可達到 9000cm2/ (V · s) ,40000cm2/ (V · s)，而硅的只有1300cm2/ (V · s))，它們在低場和高場下都具有優(yōu)異的電子輸運性能，是超高速、低功耗nMOS的理想溝道材料。為了應(yīng)對集成電路技術(shù)所面臨的嚴峻挑戰(zhàn)，采用與硅工藝兼容的高遷移率III -V族半導(dǎo)體材料代替硅溝道，以大幅提高邏輯電路的開關(guān)速度并實現(xiàn)低功耗工作研究已成為近期全球微電子領(lǐng)域的前言和熱點ο在Si襯底上外延高質(zhì)量的III -ν族半導(dǎo)體材料是制備Si基高遷移率nMOS的前提。GaAs是研究較為成熟的III -V族材料，本方法采用GaAs作為III -V的代表來研究外延問題。Si和GaAs的晶格適配較大1%)，熱適配較大(Si和GaAs的熱膨脹系數(shù)分別為2. 59X10^,5. 75 X ΙΟΙ—1)，因此在異質(zhì)外延時會產(chǎn)生大量的位錯。同時，由于極性材料在非極性襯底上外延以及襯底臺階的存在，外延層中會產(chǎn)生大量的反相疇(Anti-phase domain, APD)，反相疇邊界(Anti-phase boundary, APB)是載流子的散射和復(fù)合中心，同時在禁帶引入缺陷能級。這些位錯和反相疇邊界會一直延伸到外延層的表面，嚴重影響了外延層的質(zhì)量。Si基III -V族材料的生長必須解決這兩個問題。本方法中采用叔丁基二氫砷和三乙基鎵代替通常采用的砷烷和三甲基鎵，降低生長溫度，降低生長速率，促進APB的自消除效應(yīng)的產(chǎn)生；同時，采用高深寬比限制技術(shù)，利用 AR > 1的SW2溝槽來限制住適配位錯和APB?；渖楹腿一壍姆纸鉁囟冗h低于砷烷和三甲基鎵，因此可以在較低的溫度下進行材料的外延生長，并且，較低的溫度可以限制 Si和GaAs界面的互擴散問題。采用MOCVD方法，在SW2溝槽中，外延GaAs是沿著{311}和{111}晶族組成的晶面(平行于溝槽的方向)進行生長的，Si/GaAs界面處的失陪位錯， APD 一般是順沿著外延層的生長方向延伸的。這樣，當這些失配位錯和APD遇到SW2壁時就受到阻擋，不能延伸到頂層的GaAs。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法，該方法可制備高質(zhì)量Si基GaAs材料，為Si基高遷移率nMOS提供材料基礎(chǔ)，該類型nMOS可以與傳統(tǒng)硅工藝兼容，極大提高器件，降低功耗。該方法通過改變原料并結(jié)合高深寬比溝槽限制技術(shù)，抑制了 GaAs/Si界面適配位錯和APD向外延層的延伸。本發(fā)明一種應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法，包括以下步驟步驟1 在硅襯底1上生長二氧化硅層；步驟2 采用傳統(tǒng)光刻和RIE方法在二氧化硅層上沿著硅襯底的<110>方向刻蝕出多個溝槽；步驟3 分別用piranha、SC2, HF和去離子水清洗，除去溝槽底部剩余的二氧化硅層，露出硅襯底；步驟4 采用低壓MOCVD的方法，在溝槽內(nèi)生長GaAs緩沖層，然后在溝槽內(nèi)的GaAs 緩沖層上生長GaAs頂層；步驟5 采用化學(xué)機械拋光的方法，將超出溝槽的GaAs頂層拋光，拋光至與二氧化硅層齊平，完成材料的制備。其中硅襯底為ρ型高阻(001)硅。其中溝槽的寬度為200-300nm。其中二氧化硅層的厚度為500nm-1000nm。其中采用低壓MOCVD的方法，其壓力為IOOmBar,以叔丁基二氫砷和三乙基鎵作為原料，生長過程中叔丁基二氫砷和三乙基鎵的輸入摩爾流量比V/ III> 20。其中在溝槽內(nèi)生長GaAs緩沖層時，生長溫度在450_550°C之間，生長速率為 0.1-0. 5nm/s。其中在GaAs緩沖層上生長GaAs頂層時，生長溫度在600_700°C之間，生長速率為 0. 8-1. 2nm/s。本發(fā)明的特點是1、用金屬有機物化學(xué)氣相外延與高深寬比溝槽限制的方法結(jié)合，在Si襯底生長高質(zhì)量的GaAs異質(zhì)外延層，使GaAs/Si界面的失配位錯和反相疇邊界截止在Si02壁上。2、通過改變生長原料，降低生長溫度，優(yōu)化生長速率等其他參數(shù)，減少異質(zhì)界面的缺陷，提高外延層的質(zhì)量。


為進一步說明本發(fā)明的具體技術(shù)內(nèi)容，以下結(jié)合實例及附圖詳細說明如后，其中圖1為硅襯底上生長二氧化硅層后的結(jié)構(gòu)示意圖；圖2為光刻后形成二氧化硅溝槽的結(jié)構(gòu)示意圖3為清洗掉溝槽內(nèi)薄層二氧化硅結(jié)構(gòu)示意圖；圖4為在溝槽中生長砷化鎵緩沖層后的結(jié)構(gòu)示意圖；圖5為生長完砷化鎵頂層后的結(jié)構(gòu)示意圖；圖6為經(jīng)過化學(xué)機械拋光后形成平整表面的結(jié)構(gòu)示意圖。
具體實施例方式請參閱圖1至圖6，本發(fā)明提供一種應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法，包括以下步驟步驟1 在硅襯底1上生長二氧化硅層2，所述硅襯底1為ρ型電阻率大于 2000 Ω cm的高阻(001)硅，所述二氧化硅層2的厚度為500nm-1000nm ；步驟2 采用傳統(tǒng)光刻和RIE方法在二氧化硅層2上沿著硅襯底1的<110>方向刻蝕出多個溝槽3，該溝槽3的寬度為200-300nm ；步驟3 分別用piranha、SC2, HF和去離子水清洗，除去溝槽3底部剩余的二氧化硅層2，露出硅襯底1，該溝槽剩下的二氧化硅層2是為了保護硅襯底不受刻蝕的損害；步驟4 采用低壓MOCVD的方法，先在較低的溫度和較低的生長速率下，在溝槽3 內(nèi)生長200nm-300nm的GaAs緩沖層4，然后在較高的溫度以及較高的生長速率下，在溝槽3 內(nèi)的GaAs緩沖層4上生長GaAs頂層5，所述中采用低壓MOCVD的方法，其壓力為IOOmBar, 以叔丁基二氫砷和三乙基鎵作為原料，生長過程中叔丁基二氫砷和三乙基鎵的輸入摩爾流量比V/III > 20，所述在溝槽3內(nèi)生長GaAs緩沖層4時，生長溫度在450_550°C之間，生長速率為0. 1-0. 5nm/s,所述在GaAs緩沖層4上生長GaAs頂層5時，生長溫度在600-700°C 之間，生長速率為0. 8-1. 2nm/s ；步驟5 采用化學(xué)機械拋光的方法，將超出溝槽3的GaAs頂層5拋光，拋光至與二氧化硅層2齊平，完成材料的制備。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法，包括以下步驟步驟1 在硅襯底1上生長二氧化硅層；步驟2 采用傳統(tǒng)光刻和RIE方法在二氧化硅層上沿著硅襯底的<110>方向刻蝕出多個溝槽；步驟3 分別用piranha、SC2、HF和去離子水清洗，除去溝槽底部剩余的二氧化硅層，露出硅襯底；步驟4 采用低壓MOCVD的方法，在溝槽內(nèi)生長GaAs緩沖層，然后在溝槽內(nèi)的GaAs緩沖層上生長GaAs頂層；步驟5 采用化學(xué)機械拋光的方法，將超出溝槽的GaAs頂層拋光，拋光至與二氧化硅層齊平，完成材料的制備。
2.根據(jù)權(quán)利要求1所述的應(yīng)用于nMOS的硅基砷化鎵材料的制備方法，其中硅襯底為ρ 型高阻(001)硅。
3.根據(jù)權(quán)利要求1所述的應(yīng)用于nMOS的硅基砷化鎵材料的制備方法，其中溝槽的寬度為 200-300nm。
4.根據(jù)權(quán)利要求1所述的應(yīng)用于nMOS的硅基砷化鎵材料的制備方法，其中二氧化硅層的厚度為 500nm-1000nm。
5.根據(jù)權(quán)利要求1所述的應(yīng)用于nMOS的硅基砷化鎵材料的制備方法，其中采用低壓 MOCVD的方法，其壓力為IOOmBar,以叔丁基二氫砷和三乙基鎵作為原料，生長過程中叔丁基二氫砷和三乙基鎵的輸入摩爾流量比V/ III> 20。
6.根據(jù)權(quán)利要求1所述的應(yīng)用于nMOS的硅基砷化鎵材料的制備方法，其中在溝槽內(nèi)生長GaAs緩沖層時，生長溫度在450-550°C之間，生長速率為0. 1-0. 5nm/s。
7.根據(jù)權(quán)利要求1所述的應(yīng)用于nMOS的硅基砷化鎵材料的制備方法，其中在GaAs緩沖層上生長GaAs頂層時，生長溫度在600-700°C之間，生長速率為0. 8-1. 2nm/s。
全文摘要
一種應(yīng)用于nMOS的硅基砷化鎵材料結(jié)構(gòu)的制備方法，包括以下步驟步驟1在硅襯底1上生長二氧化硅層；步驟2采用傳統(tǒng)光刻和RIE方法在二氧化硅層上沿著硅襯底的方向刻蝕出多個溝槽；步驟3分別用piranha、SC2、HF和去離子水清洗，除去溝槽底部剩余的二氧化硅層，露出硅襯底；步驟4采用低壓MOCVD的方法，在溝槽內(nèi)生長GaAs緩沖層，然后在溝槽內(nèi)的GaAs緩沖層上生長GaAs頂層；步驟5采用化學(xué)機械拋光的方法，將超出溝槽的GaAs頂層拋光，拋光至與二氧化硅層齊平，完成材料的制備。
文檔編號H01L21/18GK102263015SQ20111020603
公開日2011年11月30日 申請日期2011年7月22日 優(yōu)先權(quán)日2011年7月22日
發(fā)明者于紅艷, 周旭亮, 潘教青, 王圩, 王寶軍 申請人:中國科學(xué)院半導(dǎo)體研究所