專利名稱：非埋層的雙深n型阱高壓隔離n型ldmos及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別涉及一種非埋層的雙深N型阱高壓隔離N型LDM0S。本發(fā)明還涉及所述非埋層的雙深N型阱高壓隔離N型LDMOS的制作方法。
背景技術(shù)：
高壓隔離N型LDMOS器件由于設(shè)計(jì)靈活,而且比導(dǎo)通電阻(Rdson)低，響應(yīng)速度快等優(yōu)點(diǎn)，大量地應(yīng)用在電源管理芯片設(shè)計(jì)中。隔離N型LDMOS器件與普通N型LDMOS器件相比，在其P型阱(P body)區(qū)域下會(huì)進(jìn)行深N型阱(De印N well, DNW)注入，如圖I所示，以作為隔離用途。所以，隔離N型LDMOS的源極(SoUrce，N+)和P型阱引出端(Bulk)所允許連接的電位可在O電位(ground)和漏極(Drain)所加載的電位(一般為Vdd,線路最高電位)之間浮動(dòng)。而普通N型LDMOS器件其源極(Source，N+)和P型阱引出端(Bulk)只 能允許接O電位(與P型襯底電位相一致)。因此，隔離N型LDMOS器件設(shè)計(jì)較為靈活，用途廣泛。但是，這種深N型阱(Deep N well, DNW)隔離P型阱(P body)區(qū)域的結(jié)構(gòu)給高壓隔離N型LDMOS器件的研發(fā)帶來很大的困難，如圖I所示，區(qū)域I是垂直方向上的PNP (Pbody-DNW-P型襯底)結(jié)構(gòu)，區(qū)域2是高壓器件漏極擴(kuò)展區(qū)(drain drift)用以滿足器件耐壓需求，在考慮高壓器件漏極擴(kuò)展區(qū)(drain drift)滿足器件耐壓需求的同時(shí)，還要保證垂直方向上的PNP (P body-DNW-P型襯底)的穿通問題。現(xiàn)有的工藝基本上是采用深推講(thermal drive-in)的工藝方法,使深N型講(Deep N well, DNW)在垂直方向上盡量深來確保PNP (P body-DNW-P型襯底)的穿通。但是，由于深N型阱(Deep N well, DNW)也涵蓋用于滿足器件耐壓需求的高壓器件漏極擴(kuò)展區(qū)(drain drift)，所以，在確保垂直方向上的PNP(P body-DNW-P型襯底)的穿通問題的同時(shí)，過深的N型阱會(huì)導(dǎo)致器件漏極擴(kuò)展區(qū)無法全耗盡(fully cbplete)，器件的耐壓只能依靠延長該區(qū)域的橫向尺寸來滿足。而橫向尺寸的增加直接會(huì)導(dǎo)致比導(dǎo)通電阻(Rdson)大幅增加，器件性能變差，并且器件的耐壓要求越大，比導(dǎo)通電阻(Rdson)劣化越明顯，這是目前高壓隔離N型LDMOS器件的設(shè)計(jì)難點(diǎn)所在。針對(duì)這種情況，現(xiàn)有的專利技術(shù)大多采用N型埋層+外延的工藝方法來滿足器件在垂直方向上的PNP(P body-DNW-P型襯底)的穿通要求，同時(shí),采用Resurf (Reducedsurface field)的方法來進(jìn)行器件漏極擴(kuò)展區(qū)的設(shè)計(jì)以達(dá)到器件的耐壓與比導(dǎo)通電阻(Rdson)的優(yōu)化，從而提升器件性能。但是，這樣的方法又導(dǎo)致成本大幅增加。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種非埋層的雙深N型阱高壓隔離N型LDM0S，可以同時(shí)解決垂直方向上的PNP穿通問題和橫向漏極擴(kuò)展區(qū)的耐壓與比導(dǎo)通電阻的優(yōu)化問題；為此，本發(fā)明還提供一種所述非埋層的雙深N型阱高壓隔離N型LDMOS的制造方法。為解決上述技術(shù)問題，本發(fā)明的非埋層的雙深N型阱高壓隔離N型LDM0S，在P型硅襯底上具有第一深N阱，第一深N阱中具有P阱和多個(gè)隔離結(jié)構(gòu)；第一深N阱之上為柵極，柵極一端位于P阱之上，另一端位于隔離結(jié)構(gòu)之上；第一深N阱中具有N型重?fù)诫s區(qū)，N型重?fù)诫s區(qū)作為LDMOS器件的漏極，P阱中具有N型重?fù)诫s區(qū)，N型重?fù)诫s區(qū)作為LDMOS器件的源極；P阱下方具有一個(gè)第二深N型阱，N型重?fù)诫s區(qū)下方具有一個(gè)第三深N型阱，所述第二、第三深N型阱的深度和注入濃度大于第一深N阱的深度和注入濃度。進(jìn)一步地，所述LDMOS的四周有隔離環(huán) 結(jié)構(gòu)，所述隔離環(huán)結(jié)構(gòu)由P型摻雜區(qū)和P阱組成，隔離環(huán)結(jié)構(gòu)的底部與P型硅襯底相接觸。進(jìn)一步地，所述深N阱中具有保護(hù)環(huán)，所述保護(hù)環(huán)為N型摻雜區(qū)。進(jìn)一步地，所述P阱中具有引出端，所述引出端為P型摻雜區(qū)。本發(fā)明還提供所述非埋層的雙深N型阱高壓隔離N型LDMOS的制造方法，包括如下步驟第I步，在P型硅襯底中通過離子注入形成第二、第三深N型阱，注入離子為磷，注入能量為1500KeV 2000KeV，注入劑量為6E12cnT2 lE13cnT2，并在1150°C 1200°C的溫度范圍內(nèi)進(jìn)行5小時(shí) 10小時(shí)的深推井工藝；第2步，在P型硅襯底中通過離子注入形成第一深N阱，注入離子為磷，注入能量為IOOOKeV 1500KeV，注入劑量為6E12cnT2 lE13cnT2，并在1100°C 1150°C溫度范圍內(nèi)進(jìn)行5小時(shí) 10小時(shí)的深推井工藝；第3步，在P型硅襯底中通過刻蝕形成多個(gè)隔離結(jié)構(gòu)；第4步，在第一深N阱中形成P阱；同時(shí)，在P型硅襯底中形成P阱；第5步，在硅片表面形成柵極；第6步，在第一深N阱中形成N型重?fù)诫s區(qū)，所述N型重?fù)诫s區(qū)作為LDMOS器件的漏極，同時(shí)在第一深N阱中形成N型摻雜區(qū)，所述N型摻雜區(qū)作為LDMOS器件的保護(hù)環(huán)，同時(shí)，在P阱中形成N型重?fù)诫s區(qū)，所述N型重?fù)诫s區(qū)作為LDMOS器件的源極；第7步，在P阱中形成P型摻雜區(qū)，所述P型摻雜區(qū)作為P阱的引出端；同時(shí)在P阱中形成P型摻雜區(qū)。本發(fā)明的有益效果在于I、本發(fā)明在保持原有深N阱的工藝結(jié)構(gòu)上，在器件的P阱區(qū)域及漏端區(qū)域下方分另Ij形成較濃的深N型講，并伴隨長時(shí)間深推井工藝，P阱區(qū)域下方的深N型阱用以確保隔離，并滿足垂直方向上的PNP的穿通要求，漏端區(qū)域下方的深N型阱用以改善漏端擴(kuò)展區(qū)的摻雜濃度分布，從而優(yōu)化比導(dǎo)通電阻；2、本發(fā)明原有的深N阱采用較淡的注入條件，并且伴隨短時(shí)間深推井工藝，形成淺的結(jié)深，利用P型硅襯底的作用從底部輔助使器件的漏端擴(kuò)展區(qū)全耗盡，從而在小的橫向尺寸下保證器件的耐壓，同時(shí)也優(yōu)化比導(dǎo)通電阻，使器件的性能得以提升；3、本發(fā)明使垂直方向上的PNP的穿通和橫向漏端擴(kuò)展區(qū)耐壓與比導(dǎo)通電阻的優(yōu)化分別控制，其工藝簡單靈活，容易實(shí)現(xiàn)，并且相比埋層+外延的工藝方法，成本大幅下降。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖I是現(xiàn)有的隔離N型LDMOS器件的結(jié)構(gòu)剖面圖；圖2是本發(fā)明實(shí)施例的非埋層的雙深N型阱高壓隔離N型LDMOS器件的結(jié)構(gòu)剖面圖。
具體實(shí)施例方式如圖2所示，本發(fā)明實(shí)施例的非埋層的雙深N型阱高壓隔離N型LDMOS器件，包括在P型硅襯底10上具有第一深N阱11，第一深N阱11中具有P阱12和多個(gè)隔離結(jié)構(gòu)13 ;第一深N阱11之上為柵極14，柵極14 一端位于P阱12之上，另一端位于隔離結(jié)構(gòu)13之上；第一深N阱11中具有N型重?fù)诫s區(qū)152，N型重?fù)诫s區(qū)152作為LDMOS器件的漏極，P阱12中具有N型重?fù)诫s區(qū)151，N型重?fù)诫s區(qū)151作為LDMOS器件的源極屮阱12下方具有一個(gè)第二深N型阱191，N型重?fù)诫s區(qū)152下方具有一個(gè)第二深N型阱191，所述第二深N型阱191、第二深N型阱191的深度和注入濃度大于第一深N阱11的深度和注入濃度。在上述結(jié)構(gòu)中，所述LDMOS的四周有隔離環(huán)結(jié)構(gòu)，所述隔離環(huán)結(jié)構(gòu)由P型摻雜區(qū) 182和P阱17組成，隔離環(huán)結(jié)構(gòu)的底部與P型硅襯底10相接觸。所述深N阱11中具有保護(hù)環(huán)，所述保護(hù)環(huán)為N型摻雜區(qū)16。所述P阱12中具有引出端，所述引出端為P型摻雜區(qū)181。上述的非埋層的雙深N型阱高壓隔離N型LDMOS器件的制造方法，具體的實(shí)施步驟如下第I步，在P型硅襯底10中通過離子注入形成第二、第三深N型阱191、192，注入離子為磷，注入能量為1500KeV 2000KeV，注入劑量為6E12cnT2 lE13cnT2，并在1150°C 1200°C的溫度范圍內(nèi)進(jìn)行5小時(shí) 10小時(shí)的深推井工藝；第2步，在P型硅襯底10中通過離子注入形成第一深N阱11，注入離子為磷，注入能量為IOOOKeV 1500KeV，注入劑量為6E12cnT2 lE13cnT2，并在1100°C 1150°C溫度范圍內(nèi)進(jìn)行5小時(shí) 10小時(shí)的深推井工藝；第3步，在P型硅襯底10中通過刻蝕形成多個(gè)隔離結(jié)構(gòu)13 ；第4步，在第一深N阱11中形成P阱12 ;同時(shí)，在P型硅襯底10中形成P阱17 ;第5步，在硅片表面形成柵極14 ；第6步，在第一深N阱11中形成N型重?fù)诫s區(qū)152，所述N型重?fù)诫s區(qū)152作為LDMOS器件的漏極，同時(shí)在第一深N阱11中形成N型摻雜區(qū)16，所述N型摻雜區(qū)16作為LDMOS器件的保護(hù)環(huán)，同時(shí)，在P阱12中形成N型重?fù)诫s區(qū)151，所述N型重?fù)诫s區(qū)151作為LDMOS器件的源極；第7步，在P阱12中形成P型摻雜區(qū)181，所述P型摻雜區(qū)181作為P阱12的引出端；同時(shí)在P阱17中形成P型摻雜區(qū)182。本發(fā)明在保持原有深N阱的工藝結(jié)構(gòu)上，在器件的P阱區(qū)域及漏端區(qū)域下方分別形成較濃的深N型阱，并伴隨長時(shí)間深推井工藝，P阱區(qū)域下方的深N型阱用以確保隔離，并滿足垂直方向上的PNP的穿通要求，漏端區(qū)域下方的深N型阱用以改善漏端擴(kuò)展區(qū)的摻雜濃度分布，從而優(yōu)化比導(dǎo)通電阻。此外，本發(fā)明原有的深N阱采用較淡的注入條件，并且伴隨短時(shí)間深推井工藝，形成淺的結(jié)深，利用P型硅襯底的作用從底部輔助使器件的漏端擴(kuò)展區(qū)全耗盡，從而在小的橫向尺寸下保證器件的耐壓，同時(shí)也優(yōu)化比導(dǎo)通電阻，使器件的性能得以提升；最后，本發(fā)明使垂直方向上的PNP的穿通和橫向漏端擴(kuò)展區(qū)耐壓與比導(dǎo)通電阻的優(yōu)化分別控制，其工藝簡單靈活，容易實(shí)現(xiàn)，并且相比埋層+外延的工藝方法，成本大幅下降。以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明 的保護(hù)范圍。
權(quán)利要求
1.一種非埋層的雙深N型阱高壓隔離N型LDMOS，其特征在于，所述N型LDMOS器件為在P型硅襯底(10)上具有第一深N阱(11)，第一深N阱(11)中具有P阱(12)和多個(gè)隔離結(jié)構(gòu)(13);第一深N阱(11)之上為柵極(14)，柵極(14) 一端位于P阱(12)之上，另一端位于隔離結(jié)構(gòu)(13)之上；第一深N阱(11)中具有N型重?fù)诫s區(qū)(152)，N型重?fù)诫s區(qū)(152)作為LDMOS器件的漏極，P阱(12)中具有N型重?fù)诫s區(qū)(151)，N型重?fù)诫s區(qū)(151)作為LDMOS器件的源極；P阱(12)下方具有一個(gè)第二深N型阱(191)，N型重?fù)诫s區(qū)(152)下方具有一個(gè)第三深N型阱(192)，所述第二、第三深N型阱(191、192)的深度和注入濃度大于第一深N阱(11)的深度和注入濃度。
2.根據(jù)權(quán)利要求I所述的非埋層的雙深N型阱高壓隔離N型LDM0S，其特征在于所述LDMOS的四周有隔離環(huán)結(jié)構(gòu)，所述隔離環(huán)結(jié)構(gòu)由P型摻雜區(qū)(182)和P阱(17)組成，隔離環(huán)結(jié)構(gòu)的底部與P型硅襯底(10)相接觸。
3.根據(jù)權(quán)利要求I所述的非埋層的雙深N型阱高壓隔離N型LDM0S，其特征在于所述深N阱(11)中具有保護(hù)環(huán)，所述保護(hù)環(huán)為N型摻雜區(qū)(16)。
4.根據(jù)權(quán)利要求I所述的非埋層的雙深N型阱高壓隔離N型LDM0S，其特征在于所述P阱(12)中具有引出端，所述引出端為P型摻雜區(qū)(181)。
5.如權(quán)利要求I所述的非埋層的雙深N型阱高壓隔離N型LDMOS的制造方法，其特征在于，包括如下步驟 第I步，在P型硅襯底(10)中通過離子注入形成第二、第三深N型阱(191、192)，注入離子為磷，注入能量為1500KeV 2000KeV，注入劑量為6E12cnT2 lE13cnT2，并在1150°C 1200°C的溫度范圍內(nèi)進(jìn)行5小時(shí) 10小時(shí)的深推井工藝； 第2步，在P型硅襯底(10)中通過離子注入形成第一深N阱(11)，注入離子為磷，注入能量為IOOOKeV 1500KeV，注入劑量為6E12cnT2 lE13cnT2，并在1100°C 1150°C溫度范圍內(nèi)進(jìn)行5小時(shí) 10小時(shí)的深推井工藝； 第3步，在P型硅襯底(10)中通過刻蝕形成多個(gè)隔離結(jié)構(gòu)(13)； 第4步，在第一深N阱(11)中形成P阱(12);同時(shí)，在P型硅襯底(10)中形成P阱(17)； 第5步，在硅片表面形成柵極(14)； 第6步，在第一深N阱(11)中形成N型重?fù)诫s區(qū)(152)，所述N型重?fù)诫s區(qū)(152)作為LDMOS器件的漏極，同時(shí)在第一深N阱(11)中形成N型摻雜區(qū)(16)，所述N型摻雜區(qū)(16)作為LDMOS器件的保護(hù)環(huán)，同時(shí)，在P阱(12)中形成N型重?fù)诫s區(qū)(151)，所述N型重?fù)诫s區(qū)(151)作為LDMOS器件的源極； 第7步，在P阱(12)中形成P型摻雜區(qū)(181)，所述P型摻雜區(qū)(181)作為P阱(12)的引出端；同時(shí)在P阱(17)中形成P型摻雜區(qū)(182)。
全文摘要
本發(fā)明公開了一種非埋層的雙深N型阱高壓隔離N型LDMOS，P型硅襯底上具有第一深N阱，第一深N阱中具有P阱和多個(gè)隔離結(jié)構(gòu)；第一深N阱上為柵極，柵極一端位于P阱上，另一端位于隔離結(jié)構(gòu)上；第一深N阱中具有N型重?fù)诫s區(qū)，N型重?fù)诫s區(qū)為LDMOS器件的漏極，P阱中具有N型重?fù)诫s區(qū)，N型重?fù)诫s區(qū)為LDMOS器件的源極；P阱下方具有一個(gè)第二深N型阱，N型重?fù)诫s區(qū)下方具有一個(gè)第三深N型阱，第二、第三深N型阱的深度和注入濃度大于第一深N阱的深度和注入濃度。本發(fā)明還公開一種N型LDMOS器件的制造方法。本發(fā)明使垂直方向上的PNP的穿通和橫向漏端擴(kuò)展區(qū)耐壓與比導(dǎo)通電阻的優(yōu)化分別控制，工藝簡單靈活，容易實(shí)現(xiàn)，相比埋層+外延的工藝方法成本大幅下降。
文檔編號(hào)H01L21/336GK102983161SQ20111025814
公開日2013年3月20日 申請(qǐng)日期2011年9月2日 優(yōu)先權(quán)日2011年9月2日
發(fā)明者劉劍, 段文婷, 孫堯, 陳瑜, 陳華倫 申請(qǐng)人:上海華虹Nec電子有限公司