專利名稱：垂直晶體管stram陣列的制作方法
垂直晶體管STRAM陣列
背景技術(shù)：
固態(tài)存儲器(SSM)提供了一種用于在諸如手持便攜式電子設備之類的各種廣泛應用中存儲和傳遞數(shù)據(jù)的有效機制。此類存儲器內(nèi)部的個體存儲單元可以是易失性或非易失性的，并且可以通過向這些單元施加合適的寫電流以存儲比特序列來存儲數(shù)據(jù)。隨后可以在讀訪問操作期間通過施加合適的讀電流并感測這些單元上的電壓降來讀取所存儲的比特。一些SSM單元配置采用耦合至諸如金屬氧化半導體場效應管(MOSFET)之類的基于溝道的開關(guān)器件的存儲元件。這種開關(guān)器件在讀操作和寫操作期間提供對存儲元件的選擇性訪問。采用這類存儲元件-開關(guān)器件配置的存儲單元的示例包括但不限于易失性動態(tài)隨機存取存儲器(DRAM)、非易失性阻性隨機存取存儲器(RRAM)、以及非易失性旋轉(zhuǎn)扭矩轉(zhuǎn)移隨機存取存儲器(STRAM)。盡管是可以工作的，但是在存儲單元中使用MOSFET和其他類型的開關(guān)器件的局限在于這類器件的面積延伸(大小)。常常使用水平MOSFET布局，在這種布局中相關(guān)聯(lián)的漏極區(qū)和源極區(qū)彼此相鄰地被放置在基座襯底中，其中溝道區(qū)域水平地延伸于其間。存儲元件形成于源極或漏極上方。水平MOSFET可能要求約4F2的最小尺寸，其中F是相關(guān)聯(lián)的制造工藝的最小特征尺寸(例如，F(xiàn) = 70nm等等)。由于這明顯大于許多類型的存儲元件的面積大小，所以開關(guān)器件大小會是在存儲器陣列中實現(xiàn)更大面積密度的限制因素。操作STRAM存儲元件所需的電流量會是相當?shù)拇螅?00-1000UA的量級。由于水平M0SFET(即，選擇器件)主要在器件的表面區(qū)域中傳導電流，所以其導電率是有限的，為了遞送足夠的電流以編程STRAM單元經(jīng)常需要使用大M0SFET。更大的MOSFET器件導致更大的STRAM單元面積，并增加了管芯大小和制造成本。并且，水平選擇器件具有某些嵌入其設計中的對準公差以避免器件故障，這增加了寄生電阻和電容，后者減慢了 STRAM的操作并增大了其總面積(和成本)。近來一些半導體存儲器設計已經(jīng)提議了一種堆疊式存儲單元布置，借此，存儲元件和晶體管像柱或堆一樣被垂直對準在基座襯底上方。在堆疊式存儲單元中，漏極區(qū)和源極區(qū)其中一個位于另一個之上，其中溝道區(qū)域垂直地延伸于其間。盡管有利地提升了增強的面積數(shù)據(jù)密度，但是很難形成垂直晶體管的柱結(jié)構(gòu)從而使晶體管最優(yōu)地操作。

發(fā)明內(nèi)容
本公開涉及一種包括多個非易失性可變阻性存儲單元的存儲器陣列，其中每個存儲單元用導電互連元件被電連接到垂直柱晶體管。導電互連元件可降低存儲單元與垂直柱晶體管之間的接口電阻和/或應力。本發(fā)明也公開了形成該存儲器陣列的方法。在一個特定實施例中，一種方法包括提供半導體晶片，所述半導體晶片具有從所述半導體晶片正交地延伸的多個柱結(jié)構(gòu)。在至少所選垂直柱晶體管上面沉積導電互連元件，且在導電互連層上面沉積非易失性變阻存儲單元以形成垂直晶體管存儲器陣列。
通過閱讀下面的詳細描述，這些以及各種其它的特征和優(yōu)點將會顯而易見。附圖簡述考慮以下聯(lián)系如下附圖的本發(fā)明的多種實施例的詳細描述，能更完整地理解本發(fā)明，在附圖中

圖1示出了根據(jù)本發(fā)明的各種實施例來構(gòu)造的示例性數(shù)據(jù)存儲設備的功能框表示；圖2是圖1的設備的存儲器陣列的示意性表示；圖3是根據(jù)一些實施例的圖2中垂直堆疊的存儲單元的各半導體層的側(cè)面正視表示；圖4A-4B示出了用于建立去往諸如圖3中所闡述的垂直堆疊的存儲單元的底側(cè)互連的現(xiàn)有技術(shù)辦法；圖5A示出了根據(jù)一些實施例來構(gòu)造的受主晶片；圖5B示出了根據(jù)一些實施例來構(gòu)造的施主晶片；圖6示出了通過附連圖5A-5B中受主晶片和施主晶片各自的導電層而形成的多晶片結(jié)構(gòu)，從而形成嵌入在該多晶片結(jié)構(gòu)內(nèi)的組合導電晶片；圖7A-7B分別提供了圖6中結(jié)構(gòu)的側(cè)面正視圖和俯視圖，其中已向圖6中的該結(jié)構(gòu)施加了光阻(PR)材料的圓點；圖8表示向圖7A-7B的結(jié)構(gòu)施加蝕刻工藝以形成排列成行和列的多個隔開的半導體材料的堆疊柱；圖9A-9B分別示出了施加掩模材料以從結(jié)構(gòu)內(nèi)的組合導電層形成嵌入式控制線的側(cè)面正視圖和俯視圖；圖10示出了使用圖9A-9B的掩模材料形成得到的多個嵌入式控制線的正視圖IOA示出了硬化注入步驟的側(cè)面正視圖IOB示出了犧牲氧化物形成步驟的側(cè)面正視圖IOC示出了選擇性氧化物蝕刻步驟的側(cè)面正視圖IOD示出了柵極氧化物形成步驟的側(cè)面正視圖11A-11D示出了形成柵結(jié)構(gòu)的工序；
圖12示出了低溫硅化物層形成步驟的側(cè)面正視圖13A示出了存儲單元形成步驟的側(cè)面正視圖13B示出了位線形成步驟；
圖14A示出了在半導體材料柱頂側(cè)上的通孔接觸形成步驟和存儲單元形成步驟；以及
圖14B示出了存儲單元和位線形成步驟。
這些附圖不一定按比例示出。附圖中使用的相同數(shù)字表示相同部件。然而，將理
解在給定附圖中使用數(shù)字來指代部件不旨在限制另一附圖中用同一數(shù)字標記的部件。詳細描述在以下描述中，參照形成其一部分的附圖集，其中通過圖示示出了若干特定實施例。應當理解的是，可構(gòu)想和作出其他實施例，而不背離本公開內(nèi)容的范圍或精神。因此， 以下詳細描述不應按照限制的意義來理解。本文中所提供的定義用于便于對本文中頻繁使用的某些術(shù)語的理解，而不是為了限制本公開的范圍。通過術(shù)語“約”，在說明書和權(quán)利要求中使用的表示特征大小、量以及物理性質(zhì)的所有數(shù)字應被理解為在任何情況下被修改，除非另外指明。因此，除非相反地指明，否則在上述說明書和所附權(quán)利要求中陳述的數(shù)值參數(shù)是近似值，這些近似值可根據(jù)利用本文中公開的教示的由本領(lǐng)域技術(shù)人員所尋求的期望性質(zhì)而變化。通過端點對數(shù)值范圍的陳述包括包含在該范圍內(nèi)的所有數(shù)值(例如1到5包括1、 1. 5、2、2. 75,3,3. 80,4以及5)以及該范圍內(nèi)的任何范圍。如說明書以及所附權(quán)利要求書中所使用地，單數(shù)形式的“一”、“一個”以及“該”包括具有復數(shù)引用的實施例，除非該內(nèi)容另外明確地規(guī)定。如說明書以及所附權(quán)利要求書中所使用地，術(shù)語“或”一般以包括“和/或”的意義來使用，除非該內(nèi)容另外明確地規(guī)定?？臻g相關(guān)的術(shù)語，包括但不限于“較低”、“較高”、“在下方”、“下面” “上面”和“在上面”，如在本文中使用，則用于便于說明以描述對一個元件與另一元件的空間關(guān)系。此類空間相關(guān)的術(shù)語包括在使用或操作中的設備的不同方向，除在圖中和本文中所描述的特定方向之外。例如，如果在圖中所描述的單元被調(diào)轉(zhuǎn)或翻轉(zhuǎn)，先前描述的在其他元件下方或下面的部分而后將會在此類其他元件的上方。如本文所使用的，例如當元件、部件或?qū)颖幻枋鰹榕c另一元件、部件或?qū)有纬伞耙恢滦越涌凇?、或者“在上方”、“連接至”、“耦合”或“接觸”另一元件、部件或?qū)訒r，其可以是直接在上方、直接連接至、直接耦合、直接接觸，或插入元件、部件或?qū)涌稍谏戏?、連接、耦合或接觸特定元件、部件或?qū)印＠绠斣?、部件或?qū)颖惶峒啊爸苯釉谏稀薄ⅰ爸苯舆B接至”、“直接耦合”、或“直接接觸”另一元件時，則不存在插入元件、部件或?qū)?。本公開涉及一種包括多個非易失性可變阻性存儲單元并且特別是旋轉(zhuǎn)扭矩轉(zhuǎn)移存儲單元(即，STRAM)的存儲器陣列，其中每個存儲單元用導電互連元件被電連接到垂直柱晶體管。導電互連元件降低存儲單元與垂直柱晶體管之間的接口電阻和/或應力。由于垂直晶體管是圓柱形的，其總導電表面粗略為2 π F，其中F為最小特征尺寸。經(jīng)比較，水平晶體管規(guī)模僅為F。這意味著垂直器件對于給定面積傳導粗略為6倍的電流量，使得存儲單元比例縮小到幾乎4F2(這是理論上的最小單元尺寸)。另外，硅化物接口提供了最小的寄生接觸電阻，并且允許器件能夠完全隨器件大小進行縮放。換言之，寄生接觸電阻關(guān)于器件大小呈線性。本發(fā)明也公開了形成該存儲器陣列的方法。雖然本發(fā)明不限于此，但通過對下文提供的示例的討論將獲得對本公開內(nèi)容的各個方面的理解。本公開一般涉及表征為具有嵌入式(底側(cè))控制線的多晶片結(jié)構(gòu)的裝置、以及用于制造該裝置的相關(guān)聯(lián)方法。嵌入式控制線提供與該多晶片結(jié)構(gòu)內(nèi)垂直堆疊的半導體元件的電互連。堆疊的半導體元件形成可如下所述地經(jīng)由硬化注入步驟來形成的垂直柱晶體管。在各種實施例中，形成納入了各種控制電路系統(tǒng)的受主晶片，并且形成納入了基質(zhì)的施主晶片，隨后從該基質(zhì)形成各個基于溝道的開關(guān)器件(例如，垂直柱晶體管)。受主晶片和施主晶片各自在相應的襯面設置有金屬層。受主晶片和受主晶片被附連以形成多晶片結(jié)構(gòu)，并且在此附連過程期間，相應的金屬層被合到一起以形成嵌入在該多晶片結(jié)構(gòu)內(nèi)部的單個組合金屬層。該組合金屬層在隨后的處理過程中被轉(zhuǎn)換成各個嵌入式底側(cè)控制線(例如，嵌入式源線)。
圖1提供了可在其中有利地利用此類處理的說明性設備環(huán)境。在圖1中，數(shù)據(jù)存儲設備100采用半導體存儲器來存儲主機所提供的數(shù)據(jù)。在一些實施例中，設備100表征為非易失性固態(tài)驅(qū)動器(SSD)，盡管這并非是限制性的。在許多實施例中，設備100表征為易失性動態(tài)隨機存取存儲器(DRAM)、非易失性阻性隨機存取存儲器(RRAM)、和非易失性旋轉(zhuǎn)扭矩轉(zhuǎn)移隨機存取存儲器(STRAM)?？删幊炭刂破?02在操作期間提供對設備100的上層控制。接口電路(I/F) 104 與主機通信，并將要存儲的數(shù)據(jù)轉(zhuǎn)移到半導體存儲器106中。半導體存儲器106表征為由非易失性存儲單元(例如，RRAM或STRAM)的一個或多個陣列108構(gòu)成的非易失性存儲空間。在其他實施例中，存儲器106可以是諸如DRAM高速緩存之類的易失性存儲器空間的形式。還可以提供另外的層級存儲器存儲層，諸如下游非易失性主存儲(例如，磁盤等)。圖2是圖1的非易失性陣列108的一部分的示意性表示。陣列108由數(shù)個排列成行和列的存儲單元110構(gòu)成。盡管圖2中僅示出了三(3)行和四(4)列，但將認識到可以提供任意數(shù)目行和列的單元110。陣列108中的每個單元110包括與阻性存儲元件114串聯(lián)的開關(guān)器件112。在一些實施例中，開關(guān)器件112表征為η溝道MOSFET (晶體管)，并且存儲元件114是可編程阻敏元件，諸如但不限于阻性隨機存取存儲器(RRAM)元件、旋轉(zhuǎn)扭矩轉(zhuǎn)移隨機存取存儲器 (STRAM)元件或可編程金屬化單元(PMC)。被標記為BL0-BL3的數(shù)條位線116沿著每一列互連每個單元的第一端(“上側(cè)”)。 被標記為SL0-SL3的源線118沿每一列互連每個單元的對立的、第二端(“底側(cè)”)。被標記為Wi)-WL2的字線120沿每一行互連M0SFET112的柵極區(qū)。將領(lǐng)會，可以采用其他布置和互連方案，所以圖2的示意性表示僅是說明性而不是限制性的。圖3是根據(jù)一些實施例的從圖2中選出的存儲單元110的層表示。晶體管112由被垂直延伸的P型摻雜溝道區(qū)126隔開的相應N+型摻雜區(qū)122、IM構(gòu)成。N型摻雜的控制柵極1 包圍溝道區(qū)1 (未在此處示出的柵極氧化層將N型摻雜的控制柵極1 與N+型摻雜區(qū)122、124以及P型摻雜溝道區(qū)1 隔離開)。從字線(WL)驅(qū)動器130施加合適的偏置電壓將使晶體管112置于正向偏置(導電)狀態(tài)，從而允許電流跨漏極-源極結(jié)通過存儲單元110。存儲元件114在圖3中表征為RRAM或STRAM元件，并包括由磁隧道結(jié)136隔開的上側(cè)電極和底側(cè)電極(TE、BE) 132、134。磁隧道結(jié)136包括由隧道壁壘層隔開的無磁層 (雙箭頭層)和磁束縛層(單箭頭層)。通過使旋轉(zhuǎn)偏振的寫電流在第一或第二方向上通過STRAM 136單元來對STRAM 136單元進行編程。為了將存儲單元110編程至所需的狀態(tài)，WL驅(qū)動器130將插入WL 120，并且相應的SL和BL驅(qū)動器140、142將在恰適的方向上并以恰適的電壓和電流量值來弓I導電流通過存儲元件114。元件114的編程狀態(tài)隨后可以通過插入札120、諸如從SL驅(qū)動器140到BL 驅(qū)動器142使較小的讀偏置電流通過存儲單元110、并使用單獨的讀出放大器(未示出)將 SL 116上的結(jié)果電壓與參考電壓相比較來讀取。圖3中存儲單元110的堆疊性質(zhì)提供了許多優(yōu)點。存儲單元相對較小的面積延伸允許諸如圖2中的陣列實現(xiàn)相對較高的面積密度。然而，諸如圖3中所闡述的堆疊式存儲單元的局限涉及建立對存儲單元的底側(cè)的通路；即已經(jīng)發(fā)現(xiàn)很難在BL驅(qū)動器142和BE 134 之間建立諸如圖3中所示的電互連。一種現(xiàn)有技術(shù)解決方案使用諸如圖4A中所描繪的被填充的通孔結(jié)構(gòu)。在這種辦法中，各個堆疊的存儲單元144被支撐于基座襯底146之上，并且位線148被連接至存儲單元144的頂端。通過使用嵌入式導電墊150和鄰近存儲單元144布置并用導電材料填充的通孔152來進行底側(cè)連接。源線154被連接至通孔152的頂側(cè)，從而源線在陣列的頂部與位線148相鄰。盡管是可以工作的，但是應領(lǐng)會圖4A中的辦法由于被填充的通孔152需要額外空間的緣故而降低了陣列的面積密度。為了形成通孔和導電墊互連，圖4A中的辦法可能還要求增加的制造復雜性和成本。關(guān)于堆疊式單元所采用的另一種現(xiàn)有技術(shù)解決方案是使用共源平面(SP)，諸如圖 4B中156處所描繪的。源平面156在各堆疊式存儲單元144的下方延伸以使得陣列中的所有存儲單元諸如經(jīng)由延伸通過上部氧化物襯底146的通孔158都被互連至源平面。同之前一樣，存儲單元的各行(或列)經(jīng)由單獨的位線148互連在一起。盡管也可以工作，圖4B的局限包括為了形成整個源平面的金屬化需要增加的處理和成本，以及因在操作期間電流一般不能同時在相反方向上通過兩個或更多個單元的限制。其他現(xiàn)有技術(shù)解決方案包括為了適應堆疊式存儲單元的底側(cè)互連需要附加的互連層和接觸層。因此，本發(fā)明的各實施例一般針對一種高效且容易地形成垂直堆疊式存儲單元陣列的底側(cè)控制線(例如，源線)的制造工藝。為了說明這種工藝，首先參照分別示出受主 (A)晶片160和施主⑶晶片170的圖5A和5B。在一些實施例中，晶片160、170是單獨形成的具有許多各自的初始特征的基于硅的襯底。受主晶片160包括電路層162，在先前處理過程期間在電路層162中形成包括 CMOS電路系統(tǒng)在內(nèi)的各種控制電路。此電路系統(tǒng)可包括圖3中所示的各種驅(qū)動器，以及結(jié)合單元110使用的其他控制電路系統(tǒng)。電路層162還可包括用于各種垂直晶體管的觸點。 第一導電金屬層164形成于電路層162的頂端襯面上。金屬層164可以由任何合適的金屬或金屬合金形成。根據(jù)需要，金屬層可包括多層導電材料和電介質(zhì)材料，并提供相對較低的每單位長度電阻。施主晶片170包括數(shù)層，其包括可以是塊狀氧化物的基層172。摻雜硅基質(zhì)174形成在基層中，并且包括具有相應的NPN摻雜級的區(qū)域176、178和180從而最終形成圖3中的相應漏極區(qū)、源極區(qū)和溝道區(qū)122、1M和126。摻雜區(qū)可以使用離子注入或其他技術(shù)來形成。第二導電金屬層184形成于摻雜硅基質(zhì)174的頂端襯面上。第二金屬層184的材料成分可以與第一金屬層164相同、或者不同。相應晶片160、170如圖6中所示地配合以形成多晶片結(jié)構(gòu)。施主晶片170相對于受主晶片160倒置，并且第一和第二金屬層164、184被結(jié)合在一起以提供組合金屬層186。 可使用包括回流加熱在內(nèi)的任意數(shù)目的合適結(jié)合工藝?？梢砸敫郊硬牧弦栽诮Y(jié)合過程期間建立金屬化層186互連。如將從以下討論變得顯而易見的，各控制(源線)最終是從此金屬層186形成的， 所以金屬層可以被表征為具有基本均勻的厚度和與多晶片結(jié)構(gòu)的總體長度及寬度尺寸基本對應的總體長度及寬度尺寸的平面程度的導電材料。這樣，完成后的控制線將在期望方向上(例如，根據(jù)要求在行方向或列方向上)以平行、隔開的方式充分地延伸經(jīng)過該陣列?；趸瘜?72被去除，并且向硅基質(zhì)的頂端施加局部的光阻(PR) 188區(qū)域(圓點)，如圖7A-7B中所示。PR 188圓點在所解說的實施例中是圓形的從而為這些單元提供圓柱橫截面形狀，盡管也可替換地提供其他橫截面形狀。接下來實施圖8所闡述的蝕刻過程，蝕刻過程將所有未被I3R 188圓點覆蓋的材料去除掉，往下直至金屬層186。在此蝕刻過程結(jié)束時，將剩下隔開的柱或垂直堆疊，這對應于圖3中所闡述的各個存儲單元。如圖9A-9B中所示地施加硬掩模以形成各個控制(源)線。在各層之間沉積有機材料190，并且根據(jù)需要，可以施加底部抗反射涂敷(BARC)或其他光刻掩模材料192以輔助該過程。掩模材料192如圖9B中以交叉影線方式所描繪地那樣在相應堆疊上方延伸經(jīng)過有機材料190的頂部。在圖10中實施蝕刻過程以形成源線118。該蝕刻去除有機材料以及導電層186的一些部分，往下直至下面的電路層162，從而得到的源線如圖9B所示地在堆疊列的下方布設。每個堆疊頂部的光阻I3R 188、有機材料190和掩模材料192此時也被去除。圖IOA示出了硬化注入步驟的側(cè)面正視圖。圖IOB示出了犧牲氧化物形成步驟的側(cè)面正視圖。圖IOC示出了選擇性氧化物蝕刻步驟的側(cè)面正視圖。圖IOD示出了柵極氧化物形成步驟的側(cè)面正視圖。這些步驟允許優(yōu)先使垂直柱晶體管側(cè)面變圓同時保持與垂直柱頂面的銳邊。這些特征改善了垂直柱晶體管的性能。諸如氧化物194之類的下面的電介質(zhì)材料在這些堆疊或多個柱結(jié)構(gòu)的底部附近沉積，直至所期望的高度。這多個柱結(jié)構(gòu)自半導體晶片或電路層162成直角地延伸。每個柱結(jié)構(gòu)將形成具有頂面111和與該頂面正交的側(cè)面113的垂直柱晶體管112。 頂面111 一般是平面的，且與半導體晶片或電路層162的主要表面平行。在許多實施例中， 柱結(jié)構(gòu)的橫截面或俯視形狀包括柱結(jié)構(gòu)的側(cè)面相交處的銳角。這些銳角會降低所形成的垂直柱晶體管112的性能。因此，使這些銳邊或角變圓是所期望的。使柱結(jié)構(gòu)的側(cè)面的這些銳邊或角變圓的一種說明性方法是往垂直柱晶體管頂面中注入但不在垂直柱晶體管側(cè)面中注入硬化物質(zhì)。硬化注入步驟向半導體材料表面(例如，硅)中注入特定的離子(例如，氮)，以使得當經(jīng)注入的半導體材料表面氧化時形成包括所注入的離子的氧化物(例如，硅氧氮化物)。剩余的未經(jīng)注入的表面將在氧化步驟時形成不同的氧化物質(zhì)。然后，可利用合適的氧化物選擇性去除或蝕刻步驟優(yōu)先地去除這兩種不同的氧化層。如圖IOA中所示的，硬化注入201將注入離子引入到垂直柱頂面111中和引入到被沉積至垂直柱的期望高度的平行、暴露的氧化物194表面中。該注入步驟形成離子(例如，氮)注入表面193和191，后者在氧化時將形成第一氧化層(例如，硅氧氮化物)。圖IOB示出犧牲氧化物構(gòu)成的形成。垂直柱晶體管被氧化以形成頂面氧化物材料層193和側(cè)面氧化物材料層195。由于硬化注入步驟的緣故，頂面氧化物材料層193不同于側(cè)面氧化物材料層195。圖IOC示出了選擇性氧化物蝕刻步驟的側(cè)面正視圖。選擇性蝕刻步驟優(yōu)先去除側(cè)面氧化層195以形成具有變圓的側(cè)面的垂直柱晶體管。例如，如果硬化注入離子是氮，則氧化步驟將在頂面111上形成硅氧氮化物層193、191并在側(cè)面113上形成氧化硅層195。相對于頂面111上的硅氧氮化物層193、191可以選擇性地蝕刻側(cè)面113上的氧化硅層195。 側(cè)面113的氧化物形成和選擇性蝕刻作用在于使垂直柱的側(cè)面113變圓，同時頂面111與側(cè)面113相遇處的角或邊保持兩個表面111和113的尖銳或未變圓的相交。圖IOD示出了柵極氧化物形成步驟的側(cè)面正視圖。隨后可在垂直柱的變圓的側(cè)面 113上形成柵極氧化層197。形成柵極氧化層197可進一步改善使垂直柱的側(cè)面113的變圓，從而形成垂直柱結(jié)構(gòu)的變圓的柵極氧化物表面。圖11A-11D示出了在垂直柱結(jié)構(gòu)的變圓的柵極氧化物表面上形成柵結(jié)構(gòu)的工序。 諸如硅之類的合適的半導體柵極材料196被沉積在氧化物194的頂部以完全包圍堆疊或垂直柱結(jié)構(gòu)，如圖IlA所示。此時可經(jīng)由離子注入對半導體材料進行摻雜。合適的掩模和蝕刻過程往下去除半導體材料以形成在圖3中1 處一般性地描繪出的柵結(jié)構(gòu)。圖IlB示出了一行單元；圖IlC示出了一列單元；以及圖IlD示出了單元的俯視圖表示。如從這些附圖可以看到的，柵結(jié)構(gòu)1 沿每一行互連在一起以形成前述的字線120，并且每個所選行的柵結(jié)構(gòu)與相鄰行的柵結(jié)構(gòu)被電隔離開來。同時，行中的垂直晶體管彼此之間比列中的垂直晶體管靠得更近，從而使得柵結(jié)構(gòu)是自對準的并且沿每一行彼此相連接。圖12示出了低溫硅化物層形成步驟的側(cè)面正視圖。在垂直柱晶體管112上形成柵結(jié)構(gòu)1 之后，在垂直柱晶體管112的頂面上沉積硅化物層199。硅化物層199幫助降低垂直柱晶體管112與(如下所述地形成的)存儲單元之間的接口電阻。硅化物層199 一般被描述為導電互連元件。硅化物層199可以由能幫助降低接口電阻的任何有用的硅化物材料形成。在許多實施例中，硅化物層199是二硅化鈷材料或二硅化鎳材料。硅化物層199可以使用不使垂直柱晶體管112的屬性降級的任何有用的工藝來形成。特別地，可以在小于400攝氏度或從200到375攝氏度的溫度下用化學氣相沉積工藝來形成硅化物層199。隨后，可以將硅化物層199退火以使硅化物層199擴散到垂直柱晶體管112的表面中并使硅表面上所有未發(fā)生反應的鐵磁材料發(fā)生反應。在許多實施例中，退火溫度小于525攝氏度或小于500攝氏度或小于450攝氏度或小于400攝氏度。在通過引用包括于此的US 6，346，477中描述了一種說明性的硅化物層沉積工藝。圖13A示出了存儲單元214形成步驟的側(cè)面正視圖。隨后，利用已知的半導體技術(shù)將存儲單元214沉積到硅化物層199上面。如上所述，存儲單元214是非易失性變阻存儲單元，諸如STRAM或RRAM存儲單元。存儲單元214可以通過諸如氧化硅之類的絕緣材料 205彼此電隔離開來。存儲單元214可具有與垂直柱晶體管112相近似的橫截面形狀。在許多實施例中， 存儲單元214和垂直柱晶體管112是垂直對準的，并且皆具有圓橫截面形狀。在其他實施例中，存儲單元214和垂直柱晶體管112是垂直對準的，并且垂直柱晶體管112具有圓橫截面形狀，而存儲單元214具有橢圓橫截面形狀。圖1 示出了位線BL形成步驟。位線BL被沉積到存儲單元214上面。所沉積的位線材料形成具有均勻厚度的覆蓋整個陣列的長度和寬度尺寸的層。合適的掩模和蝕刻工藝(未單獨描繪)去除此材料的一些部分以形成平行的、隔開的位線216。注意，在此實施例中，位線216和源線118是平行的并且與字線120正交，這與圖2的示意性繪圖相對應。 本文所公開的處理可根據(jù)要求提供這些相應控制線的其他安排和定向。
圖14A示出了在半導體材料柱頂面具體而言是在硅化物層199上的通孔接觸形成步驟。電絕緣的氧化物材料205被沉積到硅化物層199上面。電絕緣材料205可以是諸如舉例而言二氧化硅之類的任何有用的氧化物。隨后，向電絕緣的氧化物材料205中蝕刻出通孔，并且用導電材料填充這些通孔以形成導電互連元件210。通孔可以形成于氧化物材料205中，并且使用例如物理氣相沉積或其他合適工藝用導電材料來填充。該導電材料可以是任何有用的材料，諸如舉例而言鎢、或鋁。如所解說的，導電互連元件210通過電絕緣材料205彼此電隔離開來。圖14B示出了存儲單元和位線形成步驟。底部電極層213被沉積到導電互連元件 210和電絕緣氧化物材料205上面。對該層進行圖案化以形成所示的底部電極層213元件。隨后，利用已知的半導體技術(shù)將存儲單元214沉積到底部電極層213上面。如上所述，存儲單元214是非易失性變阻存儲單元，諸如STRAM或RRAM存儲單元。存儲單元214 相對于垂直柱晶體管112和導電互連元件210被偏移(S卩，垂直地偏移)。相信導電互連元件210的頂面是凹面，并且因此使存儲單元214相對于導電互連元件210的頂面偏移可以有助于降低存儲單元214與導電互連元件210的頂面之間的接口應力。存儲單元214可具有與垂直柱晶體管112相近似的橫截面形狀。在許多實施例中， 垂直柱晶體管112具有圓橫截面形狀，且存儲單元214具有圓橫截面形狀。在其他實施例中，垂直柱晶體管112具有圓橫截面形狀，而存儲單元214具有橢圓橫截面形狀。存儲單元 214的橢圓橫截面形狀可以有助于降低存儲器陣列所需的表面積。位線BL被沉積到存儲單元214上面。存儲單元214被電連接到相應的導電互連元件以形成如圖所示的垂直晶體管存儲器陣列。所沉積的位線材料形成具有均勻厚度的覆蓋整個陣列的長度和寬度尺寸的層。合適的掩模和蝕刻工藝(未單獨描繪)去除此材料的一些部分以形成平行的、隔開的位線 216。注意，在此實施例中，位線216和源線118是平行的并且與字線120正交，這與圖2的示意性繪圖相對應。本文所公開的處理可根據(jù)要求提供這些相應控制線的其他安排和定向。通過在形成垂直柱晶體管112之后形成存儲單元214提供了若干優(yōu)點。存儲單元 214和垂直柱晶體管112可以各自具有不同的橫截面形狀。例如，存儲單元214可具有橢圓形狀，而垂直柱晶體管112可具有圓柱形狀。橢圓形狀可相對于源線和位線兩者以一角度進行定向，諸如40到50度或45度的角。這種配置可以允許陣列中有增加的存儲單元密度?，F(xiàn)在將領(lǐng)會，本文所呈現(xiàn)的各種實施例提供了優(yōu)于現(xiàn)有技術(shù)的諸多優(yōu)勢。隔開的底側(cè)控制線可在制造期間容易且高效地形成，從而消除了附加互連和導電層的需要。不同于頂側(cè)互連技術(shù)，本發(fā)明的過程允許源線獨立于位線布設。根據(jù)需要，可以實現(xiàn)提高的數(shù)據(jù)密度并在陣列的不同部分上實現(xiàn)多個同時訪問操作。因此，公開了垂直晶體管STRAM陣列的實施例。上述實現(xiàn)以及其它實現(xiàn)在所附權(quán)利要求的范圍內(nèi)。本領(lǐng)域技術(shù)人員將理解本發(fā)明可利用除所公開內(nèi)容之外的實施例來實施。出于說明而非限制目的給出了所公開的實施例，且本發(fā)明僅受限于所附權(quán)利要求。
權(quán)利要求
1.一種方法，包括提供半導體晶片，所述半導體晶片具有從所述半導體晶片正交地延伸的多個柱結(jié)構(gòu)， 每個柱結(jié)構(gòu)形成具有頂面和與所述頂面正交的側(cè)面的垂直柱晶體管；在至少所選垂直柱晶體管頂面上沉積導電互連元件；以及在導電互連層上沉積非易失性變阻存儲單元以形成垂直晶體管存儲器陣列。
2.如權(quán)利要求1所述的方法，其特征在于，相鄰的非易失性變阻存儲單元彼此是電隔離開的。
3.如權(quán)利要求1所述的方法，其特征在于，相鄰的導電互連元件被用氧化物材料彼此電隔離開。
4.如權(quán)利要求1所述的方法，其特征在于，所述沉積導電互連元件的步驟包括以小于 400攝氏度的沉積溫度在至少所選垂直柱晶體管頂面上沉積硅化物層。
5.如權(quán)利要求1所述的方法，其特征在于，所述頂面與所述半導體晶片的主表面平行。
6.如權(quán)利要求1所述的方法，其特征在于，所述非易失性變阻存儲單元具有橢圓橫截面形狀而所述垂直柱晶體管具有圓橫截面形狀。
7.如權(quán)利要求1所述的方法，其特征在于，所述非易失性變阻存儲單元具有圓橫截面形狀且所述垂直柱晶體管具有圓橫截面形狀。
8.如權(quán)利要求1所述的方法，其特征在于，所述非易失性變阻存儲單元包括旋轉(zhuǎn)扭矩轉(zhuǎn)移存儲單元。
9.如權(quán)利要求7所述的方法，其特征在于，垂直柱晶體管與所述非易失性變阻存儲單元相對準。
10.如權(quán)利要求1所述的方法，其特征在于，還包括將位線沉積到所述非易失性變阻存儲單元的所選行或列上。
11.如權(quán)利要求4所述的方法，其特征在于，所述硅化物層連接并隔離與所述非易失性變阻存儲單元相對準的所述垂直柱晶體管。
12.一種方法，包括提供半導體晶片，所述半導體晶片具有從所述半導體晶片正交地延伸的多個柱結(jié)構(gòu)， 每個柱結(jié)構(gòu)形成具有頂面和與所述頂面正交的側(cè)面的垂直柱晶體管；在所述垂直柱晶體管的所述頂面上沉積氧化物材料層；往所述氧化物材料層中蝕刻出通孔，其中每個通孔與所述垂直柱晶體管的所選頂面相對準；向至少所選通孔中沉積導電互連元件；以及在導電互連層上沉積非易失性變阻存儲單元以形成垂直晶體管存儲器陣列。
13.如權(quán)利要求12所述的方法，其特征在于，所述頂面與所述半導體晶片的主表面平行。
14.如權(quán)利要求12所述的方法，其特征在于，至少所選非易失性變阻存儲單元被電連接到至少所選垂直柱晶體管，并且至少所選非易失性變阻存儲單元相對于至少所選垂直柱晶體管被偏移。
15.如權(quán)利要求12所述的方法，其特征在于，所述非易失性變阻存儲單元具有圓橫截面形狀且所述垂直柱晶體管具有圓橫截面形狀。
16.如權(quán)利要求12所述的方法，其特征在于，所述非易失性變阻存儲單元具有橢圓橫截面形狀。
17.如權(quán)利要求12所述的方法，其特征在于，所述存儲單元包括旋轉(zhuǎn)扭矩轉(zhuǎn)移存儲單元。
18.如權(quán)利要求12所述的方法，其特征在于，還包括在沉積氧化物材料層步驟之前以小于400攝氏度的沉積溫度在至少所選垂直柱晶體管頂面上沉積硅化物層。
19.一種方法，包括提供半導體晶片，所述半導體晶片具有從所述半導體晶片正交地延伸的多個柱結(jié)構(gòu)， 每個柱結(jié)構(gòu)形成具有頂面和與所述頂面正交的側(cè)面的垂直柱晶體管；以小于400攝氏度的沉積溫度在至少所選垂直柱晶體管頂面上沉積硅化物層；以及在所述硅化物層上沉積非易失性變阻存儲單元以形成垂直晶體管存儲器陣列。
20.如權(quán)利要求19所述的方法，其特征在于，所述存儲單元包括旋轉(zhuǎn)扭矩轉(zhuǎn)移存儲單元。
21.一種存儲器陣列，包括半導體晶片，所述半導體晶片具有從所述半導體晶片正交地延伸的多個柱結(jié)構(gòu)，每個柱結(jié)構(gòu)形成具有頂面和與所述頂面正交的側(cè)面的垂直柱晶體管；多個存儲單元，其中至少所選存儲單元具有相對于所述垂直柱晶體管垂直偏移且與所述垂直柱晶體管電連接的橫截面形狀；以及所述存儲單元與所述垂直柱晶體管之間的硅化物層。
22.如權(quán)利要求21所述的存儲器陣列，其特征在于，所述存儲單元是STRAM單元。
23.如權(quán)利要求21所述的存儲器陣列，其特征在于，還包括沉積到所述垂直柱晶體管上面的具有頂面的導電互連元件，并且所述存儲單元具有電連接到所述導電互連元件并相對于其垂直偏移的橫截面形狀。
24.如權(quán)利要求21所述的存儲器陣列，其特征在于，所述存儲單元具有橢圓橫截面形狀。
25.如權(quán)利要求21所述的存儲器陣列，其特征在于，所述存儲單元相對于源線和位線以40到50度之間的角度定向。
全文摘要
一種方法包括提供半導體晶片，該半導體晶片具有從該半導體晶片正交地延伸的多個柱結(jié)構(gòu)。在至少所選垂直柱晶體管上沉積導電互連元件，且在導電互連層上沉積非易失性變阻存儲單元以形成垂直晶體管存儲器陣列。
文檔編號H01L27/10GK102543847SQ201110308050
公開日2012年7月4日 申請日期2011年9月28日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者A·克利亞, B·李, D·斯蒂阿迪, H-K·李, J·金, P·N·馬諾斯, Y·P·金, Y·安 申請人:希捷科技有限公司