專利名稱：硅通孔結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，涉及硅通孔結(jié)構(gòu)和方法。
背景技術(shù)：
通常，可以在半導(dǎo)體襯底中形成硅通孔來為半導(dǎo)體襯底的背側(cè)提供電連接。通過提供這種電連接，在如前一代半導(dǎo)體工藝中僅位于半導(dǎo)體襯底單側(cè)的電連接之外，可以擴(kuò)展連接半導(dǎo)體襯底的可能性。此外，這種擴(kuò)展允許半導(dǎo)體管芯的三維堆疊，其通過硅通孔進(jìn)行連接并貫穿三維堆疊提供電源、地和信號(hào)線。為了形成硅通孔，可以在半導(dǎo)體襯底的有源側(cè)形成開口，其中，開口與位于半導(dǎo)體襯底中或上的有源器件相比更加深得延伸到半導(dǎo)體襯底中。然后，這些開口可以填充到導(dǎo)電材料。在開口被填充之后，通過例如化學(xué)機(jī)械拋光(CMP)或蝕刻工藝，可以將半導(dǎo)體襯底 的背側(cè)減薄，以露出導(dǎo)電材料，從而在導(dǎo)電材料與周圍材料之間留下平面。然后，可以在平面的上方形成導(dǎo)電粘合層，以在硅通孔與將被形成的接觸之間提供接口。然而，硅通孔與接觸相比相對(duì)較小的尺寸會(huì)引起非均勻電流分布，已知為在硅通孔與粘合層之間的接口處發(fā)生電流擁擠。除本身的問題之外，該電流擁擠還會(huì)弓I發(fā)電磁故障并引起結(jié)構(gòu)內(nèi)突出物和孔洞的形成。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了一種方法，包括在襯底中形成硅通孔，硅通孔具有被襯里覆蓋的側(cè)壁；在襯底和襯里的上方共形地形成鈍化層；使鈍化層和襯里凹陷，以露出硅通孔的側(cè)壁；以及與硅通孔的側(cè)壁接觸地形成導(dǎo)電材料。其中，在相同的步驟中執(zhí)行鈍化層和襯里的凹陷。其中，使鈍化層和襯里凹陷還包括使鈍化層凹陷；以及使襯里凹陷，其中，在與使鈍化層凹陷的步驟獨(dú)立的步驟中執(zhí)行襯里的凹陷。其中，形成導(dǎo)電材料還包括形成再分布層。其中，襯里包括第一材料，以及鈍化層包括第一材料。其中，第一材料為氮化硅。其中，形成導(dǎo)電材料還包括形成膠粘層。其中，膠粘層為鈦。其中，鈍化層包括氮化硅、碳化硅、氮氧化硅、氧化硅或聚合物中的一種。此外，本發(fā)明提供了一種方法，包括在半導(dǎo)體襯底的第一側(cè)的開口中形成襯里；使用第一導(dǎo)電材料填充開口 ；減薄半導(dǎo)體襯底的第二側(cè)以露出襯里；使半導(dǎo)體襯底凹陷以便第一導(dǎo)電材料從半導(dǎo)體襯底的第二側(cè)突出；在第一導(dǎo)電材料和半導(dǎo)體襯底的第二側(cè)的上方形成鈍化層，鈍化層具有與第二側(cè)相鄰并接觸的第一部分以及位于第一部分的上方并沿著第一導(dǎo)電材料的側(cè)壁延伸的第二部分；使鈍化層的第一部分和襯里凹陷，以露出第一導(dǎo)電材料的側(cè)壁；以及與第一導(dǎo)電材料的頂面和側(cè)壁物理接觸地形成第二導(dǎo)電材料。
其中，形成第二導(dǎo)電材料還包括形成膠粘層；形成晶種層；以及形成再分布層。其中，形成第二導(dǎo)電材料還包括形成接觸焊盤。其中，鈍化層包括第一材料，并且襯里包括第一材料。其中，形成第二導(dǎo)電材料還包括在鈍化層、襯里和第一導(dǎo)電材料的上方形成鈦層。此外，本發(fā)明提供了一種半導(dǎo)體器件，包括硅通孔，從襯底突出，硅通孔具有側(cè)壁；襯里，沿著遠(yuǎn)離襯里的側(cè)壁延伸，襯里在到達(dá)硅通孔的頂面之前終止；鈍化層，包括遠(yuǎn)離襯底第一距離的第一上表面和遠(yuǎn)離襯底第二距離的第二上表面，第二距離大于第一距離，并且第二上表面與襯里相鄰；以及導(dǎo)電材料，位于硅通孔的側(cè)壁和 頂面的上方并與硅通孔的側(cè)壁和頂面物理接觸。其中，導(dǎo)電材料還包括膠粘層；以及再分布層。其中，導(dǎo)電材料包括鈦。其中，鈍化層和襯里均包括第一材料。其中，第一材料包括氮化硅。其中，鈍化層包括組合層。


為了更加完整地理解本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下描述，其中圖I示出了根據(jù)實(shí)施例的具有附接至載體的導(dǎo)電開口的半導(dǎo)體襯底；圖2示出了根據(jù)實(shí)施例的半導(dǎo)體襯底的第二側(cè)的減??；圖3示出了根據(jù)實(shí)施例的在硅通孔的上方形成鈍化層；圖4示出了根據(jù)實(shí)施例的鈍化層的平面化；圖5示出了根據(jù)實(shí)施例的鈍化層和襯里的開槽；圖6示出了根據(jù)實(shí)施例的粘合層的形成；圖7示出了根據(jù)實(shí)施例的晶種層、接觸焊盤和再分布層的形成；圖8示出了根據(jù)實(shí)施例的硅通孔與粘合層之間的接口的全貌圖；以及圖9示出了根據(jù)實(shí)施例的半導(dǎo)體管芯與第一外部器件和第二外部器件的結(jié)合。除非另有指定，不同附圖中對(duì)應(yīng)的標(biāo)號(hào)和符合通常是指對(duì)應(yīng)的部件。附圖清楚示出了實(shí)施例的相對(duì)方面，并且并不需要按比例繪制。
具體實(shí)施例方式以下詳細(xì)討論本發(fā)明實(shí)施例的制造和用法。然而，應(yīng)該理解，本公開提供了許多可以在各種特定環(huán)境下具體化的可應(yīng)用新概念。所討論的具體實(shí)施例僅僅示出了制造和使用所公開概念的特定方式，而不用于限制。在特定環(huán)境，S卩，硅通孔中描述了實(shí)施例。然而，這些實(shí)施例還可以應(yīng)用于其他導(dǎo)電接觸。現(xiàn)在，參照圖1，示出了具有半導(dǎo)體襯底101的半導(dǎo)體管芯100，其中，半導(dǎo)體襯底101具有第一側(cè)102和第二側(cè)104。半導(dǎo)體襯底101的第一側(cè)102可以具有形成在其中的TSV開口 111和有源器件103、金屬層105以及形成在其中和其上的第一導(dǎo)電凸起107。半導(dǎo)體襯底101可包括體硅(bulk silicon)、或者絕緣體上硅(SOI)襯底的摻雜或未摻雜的有源層。通常，SOI襯底包括半導(dǎo)體材料層，諸如硅、鍺、硅鍺、SOI、絕緣體上硅鍺(SGOI)或者它們的組合?？墒褂玫钠渌r底包括多層襯底、梯度襯底或混合取向襯底。硅通孔(TSV)開口 111可形成在半導(dǎo)體襯底101的第一側(cè)102中?？赏ㄟ^涂覆和顯影適當(dāng)?shù)墓饪棠z(未示出)并去除暴露為期望深度的半導(dǎo)體襯底101來形成TSV開口111。TSV開口 111可形成為延伸到半導(dǎo)體襯底101中，至少比形成在半導(dǎo)體襯底101中和/或上的有源器件103深，并且可以延伸到大于半導(dǎo)體襯底101的最終預(yù)期高度的深度。因此，雖然深度依賴于半導(dǎo)體管芯100的總體設(shè)計(jì)，但深度可以在從半導(dǎo)體襯底101的有源器件103開始的大約20 μ m和大約200 μ m之間，諸如從半導(dǎo)體襯底101的有源器件103開始的大約100 μ m的深度。一旦TSV開口 111形成在半導(dǎo)體襯底101內(nèi)，TSV開口 111就可以加襯有襯里113。例如，襯里113可以為由正硅酸乙酯(TEOS)形成的氧化物或氮化硅，盡管可選地可以使用 任何適當(dāng)?shù)碾娊橘|(zhì)材料。可以使用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝來形成襯里113，盡管可以可選地使用諸如物理氣相沉積或熱工藝的其他適當(dāng)工藝。此外，襯里113可以形成為大約O. I μ m和大約5之間的厚度，諸如大約I μ m。一旦沿著TSV開口 111的側(cè)壁和底部形成襯里113，就可以形成阻擋層(未示出)并且可以用第一導(dǎo)電材料115填充TSV開口 111的剩余部分。第一導(dǎo)電材料115可包括銅，盡管可以可選地使用其他適當(dāng)材料，諸如鋁、合金、摻雜多晶硅、它們的組合等?？梢酝ㄟ^將銅電鍍到晶種層(未示出)上、填充并溢出TSV開口 111來形成第一導(dǎo)電材料115。一旦填充了 TSV開口 111，就可以通過諸如化學(xué)機(jī)械拋光(CMP)的平面化工藝來去除TSV開口111外部的過量襯底113、阻擋層、晶種層和第一導(dǎo)電材料115，盡管還可以使用任何適當(dāng)?shù)娜コに?。有源器?03在圖I中被示為單個(gè)晶體管。然而，本領(lǐng)域的技術(shù)人員應(yīng)該意識(shí)到，可以使用各種有源器件(諸如電容器、電阻器、電感器等)來生成用于半導(dǎo)體管芯100的設(shè)計(jì)的期望結(jié)構(gòu)和功能要求。有源器件103可以使用任何適當(dāng)?shù)姆椒▉硇纬稍诎雽?dǎo)體襯底101的第一側(cè)102內(nèi)或其上。金屬層105形成在半導(dǎo)體襯底101的第一側(cè)102和有源器件103的上方，并且被設(shè)計(jì)為連接各種有源器件103來形成功能電路。雖然在圖I中示為單層的電介質(zhì)和互連，但金屬層105可以由電介質(zhì)和導(dǎo)電材料的交替層來形成，并且可以通過任何適當(dāng)?shù)墓に?諸如沉積、鑲嵌、雙重鑲嵌等)來形成。在一個(gè)實(shí)施例中，其可以為通過至少一個(gè)層間電介質(zhì)層(ILD)與半導(dǎo)體襯底101隔離的四層金屬層，但是金屬層105的精確數(shù)目依賴于半導(dǎo)體管芯100的設(shè)計(jì)。圖I還示出了半導(dǎo)體襯底101的第一層102上的第一導(dǎo)電凸起107的形成。第一導(dǎo)電凸起107可包括諸如錫的材料或者諸如銀或銅的其他適當(dāng)材料。在第一導(dǎo)電凸起107為錫焊料凸起的實(shí)施例中，可初始地通過諸如蒸鍍、電鍍、印刷、移焊、焊球放置等的這些通用方法將錫層形成為例如大約10 μ m至大約100 μ m的厚度來形成第一導(dǎo)電凸起107。一旦錫層形成在結(jié)構(gòu)上，就可以執(zhí)行回流以將材料成形為期望的凸起形狀。一旦對(duì)半導(dǎo)體襯底101的第一側(cè)102執(zhí)行的工藝達(dá)到在半導(dǎo)體襯底101的第二側(cè)104上發(fā)生的用于處理的適當(dāng)點(diǎn)，載體117就可以利用粘合劑119附接至半導(dǎo)體管芯100。例如，載體117可包括玻璃、氧化硅、氧化鋁等。在一個(gè)實(shí)施例中，粘合劑119可用于將載體117粘附至半導(dǎo)體管芯100。粘合劑119可以為任何適當(dāng)?shù)恼澈蟿?，諸如紫外線(UV)膠，其中暴露給UV光時(shí)失去它的粘性。載體可具有大于約12密爾的厚度?？蛇x地，載體117可包括適當(dāng)?shù)妮d體帶。如果利用載體帶，載體帶可以為通常已知的藍(lán)膜。載體帶可以使用位于載體帶上的第二粘合劑(未示出)附接至半導(dǎo)體管芯100。圖2示出了半導(dǎo)體襯底101的第二側(cè)104的減薄以露出TSV開口 111 (參見上面討論的圖I)并利用延伸穿過半導(dǎo)體襯底101的第一導(dǎo)電材料115形成TSV 201。在一個(gè)實(shí)施例中，半導(dǎo)體襯底101的第二側(cè)104的減薄可以留下由襯里113加襯的TSV 201?？赏ㄟ^CMP和蝕刻的組合來執(zhí)行半導(dǎo)體襯底101的第二側(cè)104的減薄。例如，可以執(zhí)行CMP工藝以去除塊狀的半導(dǎo)體襯底101。一旦去除了塊狀的半導(dǎo)體襯底101的第二側(cè)104，然后就可以采用蝕刻工藝來使半導(dǎo)體襯底101的第二側(cè)104凹陷并使得TSV201從半導(dǎo)體襯底101的第二側(cè)104突出。在一個(gè)實(shí)施例中，TSV 201可以從半導(dǎo)體襯底101的第二側(cè)104突出大 約O. 5 μ m與大約10 μ m之間的距離,諸如大約5 μ m。本領(lǐng)域的技術(shù)人員應(yīng)該意識(shí)到，用于形成TSV 201的上述工藝僅僅是形成TSV201的一種方法，其他方法也可以完全包括在實(shí)施例的范圍內(nèi)。例如，還可以使用形成TSV開口 111、用電介質(zhì)材料填充TSV開口 111、減薄半導(dǎo)體襯底101的第二側(cè)104以露出電介質(zhì)材料、去除電介質(zhì)材料以及在使半導(dǎo)體襯底101的第二側(cè)104凹陷之前利用導(dǎo)體填充TSV開口 111。用于將TSV 201形成在半導(dǎo)體襯底101的第一側(cè)102中的該方法以及所有其他適當(dāng)方法均旨在完全包含在實(shí)施例的范圍內(nèi)?？蛇x地,TSV 201可以被形成為延伸通過金屬層105。例如,可以在形成金屬層105之后或者甚至部分地與金屬層105同時(shí)形成TSV 201。例如，TSV開口 111可以在單個(gè)工藝步驟中形成為穿過金屬層105和半導(dǎo)體襯底101?？蛇x地，在形成金屬層105之前，可以在半導(dǎo)體襯底101內(nèi)形成并填充一部分TSV開口 111，并且隨著分別形成每個(gè)金屬層105來形成并填充TSV開口 111的后續(xù)層。任何這些工藝以及可用于形成TSV 201的任何其他適當(dāng)工藝都完全包括在實(shí)施例的范圍內(nèi)。圖3示出了半導(dǎo)體襯底101的第二側(cè)104之上以及從半導(dǎo)體襯底101的第二側(cè)104突出的TSV 201和襯里113之上的第一鈍化層301的形成。第一鈍化層301可以為類似于襯里113的電介質(zhì)材料(諸如氮化硅)，但是可選地可以為諸如碳化硅、氮氧化硅、氧化硅、聚合材料、它們的組合等的不同材料。此外，第一鈍化層301可以為材料的單層或者可以為具有不同材料的多個(gè)子層的組合層?？梢允褂肞ECVD工藝形成第一鈍化層301，盡管還可以可選地使用任何其他適當(dāng)?shù)墓に?。第一鈍化層301可以共形地(comformally)形成在半導(dǎo)體襯底101的第二側(cè)104和TSV 201的上方，并且可以形成為具有大約O. Iym與大約5 ym之間的厚度，諸如大約Ium0通過相似地形成第一鈍化層301，第一鈍化層301可以具有兩個(gè)上表面，頂部上表面303位于TSV 201的頂部上方，以及底部上表面305位于TSV 201的頂部下方。圖4示出了一旦形成了第一鈍化層301就對(duì)第一鈍化層301、襯里113和第一導(dǎo)電材料115進(jìn)行平面化以露出TSV 201內(nèi)的第一導(dǎo)電材料115。例如，可通過CMP工藝或其他適當(dāng)?shù)钠矫婊に噥韴?zhí)行平面化，并且至少可以在通過第一鈍化層301以及襯里113露出TSV 201的第一導(dǎo)電材料115之后繼續(xù)。此外，可以停止平面化工藝以維持第一鈍化層301的頂部上表面303和底部上表面305的分離。如此，第一鈍化層301沿著TSV 201和襯里113的側(cè)壁保持第一鈍化層301的一部分。圖5示出了第一鈍化層301和襯里113從TSV 201的側(cè)壁開始的凹陷。在第一鈍化層301和襯里113為諸如氮化硅的類似材料的實(shí)施例中，第一鈍化層301和襯里113可以通過例如使用蝕刻劑(諸如CxFy或HF，其對(duì)氮化硅具有選擇性并且將不會(huì)從TSV 201中顯著去除第一導(dǎo)電材料115)濕式或干式蝕刻來同時(shí)去除。第一鈍化層301和襯里113的凹陷可以繼續(xù)，直到TSV 201的側(cè)壁從第一鈍化層301突出大約O. I μ m與大約5μπι之間(諸如大約I μ m)。然而，可以在從TSV 201的側(cè)壁完全去除第一鈍化層301和襯里113之前停止凹陷。如此， 會(huì)在第一鈍化層301的底部上表面305、頂部上表面303和襯里113以及TSV 201的頂面之間形成樓梯臺(tái)階圖樣。在第一鈍化層301和襯里113為類似材料(諸如具有類似蝕刻選擇性的材料)的實(shí)施例中，第一鈍化層301和襯里113可以在單個(gè)工藝步驟中凹陷?？蛇x地，如果第一鈍化層301和襯里113為不同材料，或者甚至期望獨(dú)立的工藝步驟，則可以在一個(gè)工藝步驟中使第一鈍化層301凹陷，以及在與其獨(dú)立的工藝步驟中使襯里113凹陷。如此，第一鈍化層301可以比襯里113凹陷的多或少，例如，TSV 201可以從襯里113突出大約Ο. μπι至大約5μ m的距離(諸如大約2μ m),以及可以從第一鈍化層301突出大約O. I μ m至大約5μ m的距離(諸如大約2 μ m)?？梢钥蛇x地使用用于使第一鈍化層301和襯里113凹陷的工藝步驟任何適當(dāng)?shù)慕M合，并且所有這些組合都完全包括在實(shí)施例內(nèi)。圖6示出了粘合層601在第一鈍化層301、襯里113和TSV 201之上的形成。粘合層601幫助將第一鈍化層301、襯里113和TSV 201粘附至隨后形成的材料(諸如晶種層，其在圖6中未示出但是以下參照圖7示出并進(jìn)行討論)。粘合層601可以為鈦、氮化鈦、鉭、氮化鉭、它們的組合等，并且可以通過諸如CVD的工藝來形成，盡管還可以任選地使用任何適當(dāng)?shù)墓に嚒４送?，粘合?01可以被形成為大約50人和大約3000人之間的厚度，諸如大約1000人。圖7示出了晶種層701、接觸焊盤703和再分布層705的形成。晶種層701可用作用于進(jìn)一步沉積材料以形成接觸焊盤703和再分布層705的引發(fā)劑(initiator)。晶種層701可通過PVD、CVD、濺射等來沉積，并且可以由銅、鎳、金、鈦、銅合金、它們的組合等來形成，盡管可以可選地根據(jù)預(yù)期來使用其他方法和材料。此外，晶種層701可具有大約50人和大約5000 A之間的厚度。一旦形成了晶種層701，就可以形成光刻膠(未示出)來覆蓋晶種層701，并且可以對(duì)光刻膠進(jìn)行圖樣化以露出晶種層701中位于預(yù)期接觸焊盤703和再分布層705的那些部分。例如，光刻膠可以被圖樣化以在一個(gè)TSV201的上方形成接觸焊盤703的形狀，同時(shí)光刻膠還可以在其他兩個(gè)TSV201的上方被圖樣化以提供再分布層705來連接兩個(gè)TSV 201。在光刻膠被圖樣化之后，可以在晶種層701上鍍上第二導(dǎo)電材料707以形成接觸焊盤703和再分布層705。第二導(dǎo)電材料707可包括銅，盡管可以可選地利用諸如鋁、合金、摻雜多晶硅、它們的組合等的其他適當(dāng)材料。第二導(dǎo)電材料707可以形成為大約I μ m和大約10 μ m之間的厚度(諸如大約3 μ m)，并且可以通過將銅電鍍到圖樣化的晶種層701上來形成，盡管還可以可選地利用用于形成第二導(dǎo)電材料707的任何適當(dāng)?shù)目蛇x工藝。
一旦形成了第二導(dǎo)電材料707，就可以通過諸如灰化的適當(dāng)去除工藝來去除光刻膠。此外，在去除光刻膠之后，例如可以通過將第二導(dǎo)電材料707用作掩模的適當(dāng)蝕刻工藝來去除晶種層701被光刻膠覆蓋的那些部分。圖8示出了圖7中的區(qū)域801的特寫，并部分示出了一個(gè)TSV 201與再分布層705之間的接口區(qū)域的特寫。從圖中可以看出，通過部分地使襯里113和第一鈍化層301從TSV201的側(cè)壁開始凹陷，在除了只有TSV 201的頂面之外，增加了 TSV 201與粘合層601之間的接口的表面積。通過增加接口的表面積，可以減小TSV 201與再分布層705 (和其他接觸)之間的電流擁擠問題，從而在減少形成孔洞和突出物的同時(shí)提供更加有效的系統(tǒng)。圖9示出了半導(dǎo)體管芯100內(nèi)的TSV 201以例如堆疊結(jié)構(gòu)與第一外部器件901和第二外部器件902接觸的放置。在一個(gè)實(shí)施例中，第二鈍化層911可以形成在第一鈍化層301的上方以及形成在接觸焊盤703和再分布層705的上方。第二鈍化層911可以與第一鈍化層301類似，諸如為通過PECVD工藝形成的氮化硅層。然而，第二鈍化層911可以可選 地為其他材料(諸如碳化硅、氮氧化硅、氧化硅、聚合材料、它們的組合等)以及可以通過任何適當(dāng)?shù)墓に噥硇纬?。此外，第二鈍化層911可以被形成為大約O. Ιμπι和大約5μπι之間的厚度，諸如大約I μ m。一旦被形成，第二鈍化層911就可以被圖樣化以露出接觸焊盤703和再分布層705。可以使用光刻掩模和蝕刻工藝來執(zhí)行第二鈍化層911的圖樣化，從而在第二鈍化層911的上方形成光刻膠(未示出)并露出為期望圖樣。在曝光之后，光刻膠被顯影以去除第二鈍化層911的預(yù)期部分，并露出接觸焊盤703和再分布層705的下部。一旦露出了接觸焊盤703和再分布層705的預(yù)期部分，就可以形成第二導(dǎo)電凸起913以建立與接觸焊盤703和再分布層705的電連接?？梢砸耘c第一導(dǎo)電凸起107 (上面參照圖I進(jìn)行討論)類似的方法和類似的材料來形成第二導(dǎo)電凸起913。然而，第二導(dǎo)電凸起913可以可選地利用與第一導(dǎo)電凸起107不同的工藝或材料來形成。例如，第一外部器件901可以為印刷電路板、半導(dǎo)體封裝襯底或者如圖9所示為具有第二襯底903、第二有源器件905、第二金屬層907和第三導(dǎo)電凸起909的第二半導(dǎo)體管芯。然而，第一外部器件901并不限于任何本文所列的器件，而是可以可選地為適合于與半導(dǎo)體管芯100接觸的任何器件。類似于第一外部器件901，例如，第二外部器件902也可以為第三半導(dǎo)體管芯、半導(dǎo)體封裝襯底或者如圖9所示為印刷電路板。然而，第二外部器件902并不限于任何本文所列的器件，而是可以可選地為適合于與半導(dǎo)體管芯100接觸的任何器件。在圖9所示的實(shí)施例中，半導(dǎo)體管芯100可以例如以堆疊的倒裝芯片結(jié)構(gòu)連接至第一外部器件901和第二外部器件902。在該實(shí)施例中，半導(dǎo)體管芯100被定位為使得第二導(dǎo)電凸起913與第三導(dǎo)電區(qū)域909物理接觸，并且被定位為使得第一導(dǎo)電凸起107與第二外部器件902物理接觸。一旦被定位，第一導(dǎo)電凸起107、第二導(dǎo)電凸起913和第三導(dǎo)電凸起909就被加熱并且施加壓力以液化第一導(dǎo)電凸起107、第二導(dǎo)電凸起913和第三導(dǎo)電凸起909，并將第三導(dǎo)電凸起909結(jié)合至第二導(dǎo)電凸起913以及將第一導(dǎo)電凸起107結(jié)合至第二外部器件902。這種回流幫助建立半導(dǎo)體管芯100的第二導(dǎo)電凸起913與第一外部器件901的第三導(dǎo)電凸起909之間的電接觸以及建立第一導(dǎo)電凸起107與第二外部器件902之間的另一電接觸。
根據(jù)一個(gè)實(shí)施例，提供了一種方法，包括在襯底中形成硅通孔，硅通孔具有被襯里覆蓋的側(cè)壁。在襯底上方和襯里上方相似地形成鈍化層，并且使鈍化層和襯里凹陷以露出硅通孔的側(cè)壁。與硅通孔的側(cè)壁接觸地形成導(dǎo)電材料。根據(jù)另一個(gè)實(shí)施例，提供了一種方法，包括在半導(dǎo)體襯底的第一側(cè)的開口中形成襯里；以及利用第一導(dǎo)電材料填充開口。半導(dǎo)體襯底的第二側(cè)被減薄以露出襯里，并且半導(dǎo)體襯底凹陷使得第一導(dǎo)電材料從半導(dǎo)體襯底的第二側(cè)突出。在半導(dǎo)體襯底的第二側(cè)和第一導(dǎo)電材料的上方形成鈍化層，鈍化層具有與第二側(cè)相鄰并接觸的第一部分和在第一部分之上并沿著第一導(dǎo)電材料的側(cè)壁延伸的第二部分。使鈍化層的第一部分和襯里凹陷以露出第一導(dǎo)電材料的側(cè)壁，并且第二導(dǎo)電材料被形成為與第一導(dǎo)電材料的側(cè)壁和頂面物理接觸。根據(jù)又一實(shí)施例，提供了一種半導(dǎo)體器件，包括從襯底突出的硅通孔，硅通孔具有側(cè)壁。襯里沿著遠(yuǎn)離襯底的側(cè)壁延伸，襯里在到達(dá)硅通孔的頂面之前終止。鈍化層包括遠(yuǎn)離襯底第一距離的第一上表面和遠(yuǎn)離襯底第二距離的第二上表面，第二距離大于第一距離， 第二上表面與襯里相鄰。導(dǎo)電材料在硅通孔的側(cè)壁和頂面的上方并與硅通孔的側(cè)壁和頂面物理接觸。盡管詳細(xì)描述了實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)該理解，在不背離實(shí)施例的精神和范圍的情況下可以進(jìn)行各種改變、替換和變化。例如，可以改變用于形成硅通孔的精確方法和材料，而仍然在實(shí)施例的范圍之內(nèi)。此外，組合層可用于鈍化層或襯里，也仍然在實(shí)施例的范圍之內(nèi)。此外，本申請的范圍不限于說明書中描述的處理、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟的特定實(shí)施例。如本領(lǐng)域的技術(shù)人員可以從本發(fā)明實(shí)施例的公開所容易理解的，可以根據(jù)本公開利用現(xiàn)有或稍后開發(fā)的執(zhí)行與本文所描述對(duì)應(yīng)實(shí)施例基本相同的功能并實(shí)現(xiàn)基本相同結(jié)果的處理、機(jī)器、制造、物質(zhì)組成、裝置、方法或步驟。因此，所附權(quán)利要求用于在它們的范圍內(nèi)包括這些處理、機(jī)器、制造、物質(zhì)組成、裝置、方法或步驟。
權(quán)利要求
1.一種方法，包括 在襯底中形成硅通孔，所述硅通孔具有被襯里覆蓋的側(cè)壁； 在所述襯底和所述襯里的上方共形地形成鈍化層； 使所述鈍化層和所述襯里凹陷，以露出所述硅通孔的側(cè)壁；以及 與所述硅通孔的側(cè)壁接觸地形成導(dǎo)電材料。
2.根據(jù)權(quán)利要求I所述的方法，其中，在相同的步驟中執(zhí)行所述鈍化層和所述襯里的凹陷。
3.根據(jù)權(quán)利要求I所述的方法，其中，使所述鈍化層和所述襯里凹陷還包括 使所述鈍化層凹陷；以及 使所述襯里凹陷，其中，在與使所述鈍化層凹陷的步驟獨(dú)立的步驟中執(zhí)行所述襯里的凹陷。
4.根據(jù)權(quán)利要求I所述的方法，其中，形成導(dǎo)電材料還包括形成再分布層。
5.根據(jù)權(quán)利要求I所述的方法，其中，所述襯里包括第一材料，以及所述鈍化層包括所述第一材料。
6.根據(jù)權(quán)利要求5所述的方法,其中,所述第一材料為氮化娃。
7.根據(jù)權(quán)利要求I所述的方法，其中，形成所述導(dǎo)電材料還包括形成膠粘層。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述膠粘層為鈦。
9.一種方法，包括 在半導(dǎo)體襯底的第一側(cè)的開口中形成襯里； 使用第一導(dǎo)電材料填充所述開口； 減薄所述半導(dǎo)體襯底的第二側(cè)以露出所述襯里； 使所述半導(dǎo)體襯底凹陷以便所述第一導(dǎo)電材料從所述半導(dǎo)體襯底的所述第二側(cè)突出； 在所述第一導(dǎo)電材料和所述半導(dǎo)體襯底的所述第二側(cè)的上方形成鈍化層，所述鈍化層具有與所述第二側(cè)相鄰并接觸的第一部分以及位于所述第一部分的上方并沿著所述第一導(dǎo)電材料的側(cè)壁延伸的第二部分； 使所述鈍化層的所述第一部分和所述襯里凹陷，以露出所述第一導(dǎo)電材料的側(cè)壁；以及 與所述第一導(dǎo)電材料的頂面和側(cè)壁物理接觸地形成第二導(dǎo)電材料。
10.一種半導(dǎo)體器件，包括 硅通孔，從襯底突出，所述硅通孔具有側(cè)壁； 襯里，沿著遠(yuǎn)離所述襯里的側(cè)壁延伸，所述襯里在到達(dá)所述硅通孔的頂面之前終止；鈍化層，包括遠(yuǎn)離所述襯底第一距離的第一上表面和遠(yuǎn)離所述襯底第二距離的第二上表面，所述第二距離大于所述第一距離，并且所述第二上表面與所述襯里相鄰；以及 導(dǎo)電材料，位于所述硅通孔的所述側(cè)壁和所述頂面的上方并與所述硅通孔的所述側(cè)壁和所述頂面物理接觸。
全文摘要
本發(fā)明涉及硅通孔結(jié)構(gòu)和方法，公開了用于制造硅通孔的系統(tǒng)和方法。一個(gè)實(shí)施例包括形成具有從襯底突出的襯里的硅通孔。鈍化層形成在襯底和硅通孔的上方，并且鈍化層和襯里從硅通孔的側(cè)壁開始凹陷。然后，導(dǎo)電材料可以形成為與硅通孔的側(cè)壁和頂面接觸。
文檔編號(hào)H01L23/48GK102820257SQ20111044667
公開日2012年12月12日 申請日期2011年12月28日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者余振華, 鄭心圃, 邱文智, 蔡方文, 蔡承佑 申請人:臺(tái)灣積體電路制造股份有限公司