專利名稱：具有串聯(lián)電感器的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，更具體地涉及具有電感器的集成電路。
背景技術(shù)：
集成電路通常具有諸如使用電感器的無線通信電路的電路。電感器通常使用布置在集成電路上各層中的導(dǎo)電跡線形成。在集成電路上形成的電感器特征在于電感值和品質(zhì)因數(shù)。電感值取決于諸如導(dǎo)電線路長度和環(huán)路中的匝數(shù)的參數(shù)。品質(zhì)因數(shù)取決于導(dǎo)電線路的電阻和耦合效應(yīng)。
隨著集成電路制造技術(shù)的進(jìn)步，集成電路組件正被縮小為日益小的尺寸。諸如在形成電感器時期望消耗最小面積的集成電路中尤其如此。同時，必須滿足如電感和品質(zhì)因數(shù)的最小可接受值的設(shè)計約束條件。同時實現(xiàn)這些目標(biāo)是有挑戰(zhàn)性的。例如，呈現(xiàn)大電感值的傳統(tǒng)電感器可能消耗集成電路上過量的表面積。

發(fā)明內(nèi)容
集成電路可具有呈現(xiàn)期望的電感值和品質(zhì)因數(shù)同時消耗最小表面積的電感器。電感器可用于實現(xiàn)如壓控振蕩器電路的振蕩器電路、如射頻收發(fā)器電路的無線電路或其他合適的電路。電感器可以在集成電路的電介質(zhì)堆疊區(qū)域中形成。電介質(zhì)堆疊可以在襯底如硅上形成。電感器可具有基本八邊形形狀。電感器可具有上部環(huán)路部分，該部分通過金屬通路與下部環(huán)路部分串接。上部和下部環(huán)路部分每個可包括具有一匝或更多匝的金屬線路。電感器環(huán)路的上部部分的金屬線路可以在第一金屬布線層中形成。電感器環(huán)路的上部部分的線路可以使用連接線路諸如在第二金屬布線層中形成的下穿橋進(jìn)行連接。第二金屬布線層可位于第一金屬布線層之下。上部部分的金屬線路可具有用作電感器的第一端口的第一末端。上部部分的金屬線路可具有第二末端，第二末端包括將上部部分連接至在第二金屬布線層中形成的中間金屬立桿的金屬通路。下部部分的金屬線路可以在第二金屬布線層以下的第三金屬布線層中形成。下部部分可包括在第三金屬布線層以下的第四金屬布線層中形成的下穿橋。下部部分的金屬線路可具有用作電感器的第二端口的第一末端。下部部分的金屬線路可具有第二末端，第二末端包括將下部部分連接至中間金屬立桿的通路。因此，金屬立桿可代表上部和下部部分串接的點。居間電介質(zhì)層(電感器附近無金屬的電介質(zhì)金屬布線層)可以在電感器的上部和下部部分之間形成，從而降低兩部分之間的電容耦合。環(huán)路的上部和下部部分每個可使用多層金屬線路形成，該多層金屬線路并聯(lián)短路，以降低金屬線路的串聯(lián)電阻。
上部和下部環(huán)路部分可充分對齊，或者可被偏移以降低電容耦合。上部和下部環(huán)路部分例如可具有相同的直徑，但是可被橫向偏移(即在電介質(zhì)堆疊的平面內(nèi)關(guān)于彼此移動)，從而上部環(huán)路部分關(guān)于下部環(huán)部分部分或完全不交疊。如果需要，下部部分可嵌套在上部部分中(反之亦然)，從而上部部分不與下部部分交疊(即，使得當(dāng)從集成電路的頂部觀察時，上部和下部環(huán)路完全不交疊)。諸如具有居間金屬布線層、并聯(lián)短路的金屬線路和偏移布置的電感器可呈現(xiàn)提高的電感器品質(zhì)因數(shù)，同時呈現(xiàn)良好的電感值，并且消耗相對少量的表面積。該電感器可具有基本六邊形形狀。六邊形電感器可具有上部和下部部分。上部和下部部分可以在連續(xù)金屬布線層中形成，并且可通過通路連接，該通路在將兩個連續(xù)金屬布線層分離的通路層中形成。六邊形電感器的上部和下部部分可彼此偏移，以降低電容耦合效應(yīng)。該六邊形電感器可在輸入-輸出(I/o)墊下形成，以降低噪聲。根據(jù)附圖和以下的詳細(xì)說明本發(fā)明的進(jìn)一步特征、其特性和各種優(yōu)點將更為明顯。


圖I是根據(jù)本發(fā)明實施例的具有電感器的說明性集成電路圖。圖2A是根據(jù)本發(fā)明實施例的說明性八邊形串接電感器的上部部分的頂視圖。圖2B是根據(jù)本發(fā)明實施例的說明性八邊形串接電感器的下部部分的頂視圖。圖3是根據(jù)本發(fā)明實施例的不具有居間金屬布線層的說明性串接電感器的橫截面?zhèn)纫晥D。圖4是根據(jù)本發(fā)明實施例的具有并聯(lián)短路的至少一個居間金屬布線層和金屬線路的說明性串接電感器的橫截面?zhèn)纫晥D。圖5A是根據(jù)本發(fā)明實施例相應(yīng)于串接電感器的上部和下部部分的對齊的電感器環(huán)路輪廓的頂視圖。圖5B是根據(jù)本發(fā)明實施例在電介質(zhì)堆疊中橫向偏移(沿電介質(zhì)堆疊的平面移動)以形成至少部分非交疊環(huán)路并且相應(yīng)于串接電感器的上部和下部部分的電感器環(huán)路的頂視圖。圖5C是根據(jù)本發(fā)明實施例嵌套在第二電感器環(huán)路部分中以便第一和第二環(huán)部分完全不交疊的第一電感器環(huán)路部分的頂視圖。圖6A是根據(jù)本發(fā)明實施例的說明性六邊形串接電感器的上部部分的頂視圖。圖6B是根據(jù)本發(fā)明實施例的說明性六邊形串接電感器的下部部分的頂視圖。圖7是根據(jù)本發(fā)明實施例的圖6A和6B的六邊形串接電感器的橫截面?zhèn)纫晥D。
具體實施例方式本發(fā)明的實施例涉及具有電感器的集成電路。其中提供有電感器的集成電路可以是任何合適類型的集成電路，包括處理器、存儲器芯片、可編程集成電路、專用集成電路、音頻和視頻電路等。電感器可以在實現(xiàn)振蕩器、射頻電路、濾波器電路(例如，用于降低數(shù)據(jù)或電源線上的噪聲)等時使用。本文有時將具有無線功能的集成電路作為示例來描述。然而這僅僅是示例性的。
在圖I中示出可提供有一個或多于一個電感器的集成電路類型。集成電路10可包括無線電路，諸如射頻收發(fā)器電路，并且因此有時被稱為無線集成電路。如圖I中所示，集成電路10可具有無線通信電路，諸如收發(fā)器電路12以及其他射頻電路。集成電路10可具有模擬電路如模擬電路14、輸入-輸出(I/O)電路如I/O電路16、數(shù)字電路以及其他電路。收發(fā)器電路12例如可包括兩個壓控振蕩器(VC0)，如壓控振蕩器18。該兩個電壓控制振蕩器18可以分別在高頻鎖相環(huán)和低頻鎖相環(huán)中使用(作為例子)。如果需要，可以在集成電路10中形成兩個以上壓控振蕩器18或少于兩個壓控振蕩器。每個壓控振蕩器18可以包括一電感器,如電感 器20中的一個。電感器20有時可被稱為片上電感器，因為電感器20直接形成于集成電路襯底上(即，在形成集成電路10的電路的硅襯底表面上方的電介質(zhì)堆疊中)。集成電路10可以具有其他射頻電路，如包括電感器20的均衡器、濾波器以及匹配電路。也可在濾波器(例如，為了降低輸入-輸出引腳、電源線、數(shù)據(jù)線等上的噪聲)或其他電路中使用電感器20。如圖I中所示，模擬電路14和I/O電路16也可以包括電感器20。電感器20是以磁場形式存儲能量的無源電子元件。可以使用布置為環(huán)路的導(dǎo)電線路形成電感器20。導(dǎo)電線路可以由在電介質(zhì)堆疊層中形成的圖案化跡線(例如，銅跡線或其他金屬跡線)形成。集成電路的電介質(zhì)堆疊包括其中形成導(dǎo)電結(jié)構(gòu)的氧化硅層或其他電介質(zhì)層。電介質(zhì)堆疊通常包括金屬互連層(有時也稱為金屬層或金屬布線層)以及通路(via)層。金屬布線層可包括金屬布線線路(有時也稱為互連)。通路層可包括垂直導(dǎo)電結(jié)構(gòu)(例如，導(dǎo)電通路如鎢通路或其他金屬通路)。如果需要，可以從金屬層或通路層的一部分中省略金屬(例如，以形成不間斷的電介質(zhì)區(qū)域)。可以自金屬布線層中的金屬線路以及通路層中的通路形成電感器20?？蛇x擇用于金屬線路、通路以及空白區(qū)域(即不間斷的電介質(zhì)層)的構(gòu)造，以便提高電感器性能。重要的電感器指標(biāo)包括電感值和電感器品質(zhì)因數(shù)Q。電感器的電感值可能取決于環(huán)路中的匝數(shù)、導(dǎo)電線路的長度/寬度等。電感器的品質(zhì)因數(shù)Q是存儲在電感器中的能量和電感器耗散的能量的比。具有低Q值的電感器效率低，并且會降低電路性能。Q值可能受到用于形成電感器的導(dǎo)電線路的電阻的影響。具有相對較高電阻的導(dǎo)體可產(chǎn)生具有較差Q值的電感器。具有相對較低電阻的導(dǎo)體可產(chǎn)生具有較高Q值的電感器。電感器的品質(zhì)因數(shù)Q還可能取決于電感器的形狀?？偟膩碚f，具有較圓形形狀(例如，圓形環(huán)路圖案)的電感器相對具有方形形狀(例如，矩形環(huán)路圖案)的電感器可能呈現(xiàn)較高的Q值。這是因為在環(huán)路中實現(xiàn)相同的匝數(shù)需要較短的金屬長度，從而降低了用于形成給定面積的電感器的金屬線路的電阻。例如，考慮圓形電感器、八邊形電感器、六邊形電感器以及正方形電感器每個都具有5nH電感值的情況。圓形電感器、八邊形電感器、六邊形電感器以及正方形電感器在2. 7GHz的運行頻率下可分別具有6. 8,6. 5,6. 0和5. 6的Q值(作為例子)。正方形形狀的電感器可能相對更為面積有效。對于在集成電路10上消耗的給定量的表面積(即，對于給定“覆蓋區(qū)”)正方形電感器可利用約100%面積，而六邊形、八邊形和圓形電感器可能分別占據(jù)65%、82. 8%和78. 5%的面積(作為例子)。為了降低電感器的覆蓋區(qū)以提高面積效率，可以使用通過金屬通路連接的多個金屬布線層形成串接/串聯(lián)的電感器。使用該方法形成的電感器有時被稱為串接的螺旋形電感器或多級堆疊電感器。使用一種合適的布置，電感器20可以是八邊形串接電感器(例如，具有八個約45°彎曲的電感器)。八邊形串接電感器可具有三匝并且可具有如上部部分22A的上部部分以及如下部部分22B的下部部分，如圖2A和2B中分別示出的。上部和下部部分可以通過金屬通路諸如通路28串接。上部部分22A可具有第一末端諸如末端P0RTA。末端PORTA可用作八邊形串接電感器的第一輸入-輸出端口。上部部分22A可具有使用金屬線路如金屬線路24形成的三匝。線路24可以形成于第一金屬布線層中。諸如下穿線(橋)26的金屬線路可用于形成期望的連接，如圖2A所示。下穿橋26可以形成于第一金屬布線(routing)層下 方的第二金屬布線層中。如果需要，可使用上跨橋(例如，形成在第一金屬布線層上方的層中的金屬線路)，從而形成期望的連接。上部部分22A可具有包括金屬通路28的第二末端。通路28可被連接至金屬立桿，諸如金屬立桿30。立桿30可以形成于第二金屬布線層中。立桿30可用作上部部分22A和下部部分22B之間串接的中間點。下部部分22B可具有第一末端，諸如末端P0RTB。末端PORTB可以用作八邊形串接電感器的第二輸入-輸出端口。下部部分22B可以具有使用金屬線路如金屬線路36形成的三匝。線路36可以形成于第二金屬布線層下方的第三金屬布線層中?？墒褂孟麓?8以形成圖2B的期望連接。下穿線38可以形成于第三金屬布線層下方的第四金屬布線層中。如果需要，可使用上跨電橋(例如，在第三金屬布線層上方的層中形成的金屬線路)，從而形成期望的連接。圖3是沿虛線32上的橫截切口將圖2A和2B的八邊形串接電感器切割的橫截面?zhèn)纫晥D。集成電路10可具有在襯底上形成的電介質(zhì)堆疊。電介質(zhì)堆疊可包括通過通路層分離的多個金屬布線層。金屬布線層可包括在電介質(zhì)材料諸如二氧化硅或其他絕緣材料中形成的金屬布線。通路層可包括在類似的電介質(zhì)材料中形成的金屬通路。金屬布線層和通路層有時可被稱為互連層。串接電感器的上部部分22A可以使用金屬布線層40和42以及通路層48形成?？梢栽诮饘俨季€層40中形成金屬線路24。層40可以是電介質(zhì)堆疊中的最頂層，并且可稱為鋁墊(AP)層。可以在金屬布線層42中形成下穿橋26。假設(shè)集成電路10使用11金屬布線層工藝形成(除AP層外)，則層42可被稱為Mll金屬布線層。AP層可包括銅和/或其他材料。Mll橋26可通過在通路層48中形成的通路28而連接至各金屬線路24。通路層48是將AP金屬布線層40和Mll金屬布線層42分離的通路層。圖3顯示將通路28直接連接至金屬立桿(stub)30的上部部分22k的第二端。金屬立桿30也可以在Mll金屬布線層42中形成。螺旋形電感器的下部部分22B可以使用金屬布線層44和46以及通路層52形成?？梢栽诮饘俨季€層44中形成金屬線路36。層44可以稱為MlO金屬布線層,其是Mll金屬布線層下方的一個金屬布線層?？梢栽诮饘俨季€層46中形成下穿橋38。層46可被稱為M9金屬布線層,其是MlO金屬布線層下方的一個金屬布線層。M9橋38可以通過在通路層52中形成的通路28連接至各金屬線路36。通路層52是將MlO金屬布線層44和M9金屬布線層46分離的通路層。圖3顯示具有將下部部分22B直接連接至金屬立桿30的通路28 (例如通路層50中的通路)的下部部分22B的第二末端。上部部分22A和下部部分228可以通過祖1立桿30串接，從而形成八邊形串接電感器。結(jié)合圖3所述類型的電感器20僅為示例性的。串接的電感器20的上部和下部部分通過通路層50分離(S卩，部分22A和22B不由任何居間的金屬布線層分離)。使用該方法形成連續(xù)部分的電感器可能經(jīng)受不期望的電容耦合。電容耦合可能降低電感器的自諧振頻率，從而在較高的運行頻率下降低品質(zhì)因數(shù)Q。如果需要，可使用至少一個居間的金屬布線層形成圖2A和2B的串接電感器20，如圖4所示。圖4顯示沿虛線34上的橫截面切口(例如參見圖2A和2B)切割的該電感器的橫截面?zhèn)纫晥D。如將部分22A和22B分離的電介質(zhì)堆疊中的區(qū)域56所示，圖4的電感器20可具有多個居間的金屬布線層(即在電感器的覆蓋區(qū)內(nèi)無金屬的金屬布線層，并且其因此用作插入的電介質(zhì)分離器層)。通過電介質(zhì)層分離電感器20的上部和下部部分(即空的金屬布線層)可降低電感器的堆疊層之間的電容耦合，并且因此可通過提高電感器的自諧振頻率提高電感器的Q值。如圖4所示，各部分22A和22B中的導(dǎo)電線路24和36每個都可使用兩個(或更多個)并聯(lián)短路的金屬布線層形成，從而降低電阻并由此提高Q。圖2A的金屬線路24可包括彼此并行運行并且被插入的通路66并聯(lián)短路的金屬環(huán)形線路68和70。金屬線路68和70可以分別在金屬布線層40和42中形成，而通路66可以在通路層62中形成。類似地，圖2B的金屬線路36可包括被通路層64中形成的通路66并聯(lián)短路的環(huán)路形的(即正方形環(huán)路形的、六邊形環(huán)路形的或其他合適的環(huán)路形的)金屬線路72和74。金屬線路72和74可分別在金屬布線層58和60中形成。
例如，金屬線路68和70可分別在AP金屬布線層和Ml2金屬布線層中形成(例如，假設(shè)集成電路10使用十二層互連技術(shù)形成)。下穿橋26可以在Mll金屬布線層中形成。在該示例中，可形成分離上部部分22A和下部部分22B的一層居間金屬布線層。因此，區(qū)域56可包括一個金屬布線層(即不包括任何電感器金屬線路的MlO居間金屬布線層)。金屬線路72和74可以分別在M9金屬布線層和M8金屬布線層中形成。下穿橋38可在M7金屬布線層中形成。如果需要，橋38可以在MlO金屬布線層中形成，從而用作上跨橋?？梢栽诰娱g金屬布線層(例如，MlO層)中形成至少一個金屬立桿結(jié)構(gòu)，從而使上部和下部電感器部分串接。包括的上部部分和下部部分每個都包括并聯(lián)短路的金屬線路的電感器諸如圖4的電感器20對于給定的電感值可呈現(xiàn)降低的串聯(lián)電阻，并且因此以更高的品質(zhì)因數(shù)Q為特征。如圖4所示，電感器20可具有最低層(例如，下部部分22B的底層)，其與半導(dǎo)體襯底75的表面相隔距離X。根據(jù)需要，也可以在電感器20下方的區(qū)域76中形成其他電路或金屬布線。區(qū)域76可以在電介質(zhì)堆疊中包括剩余的金屬布線層和通路層。總的來說，期望保持電感器20相對遠(yuǎn)離襯底的表面(即最大化X)，從而防止電磁感生渦流流經(jīng)襯底。渦流的出現(xiàn)可能降低Q值。這提出了設(shè)計挑戰(zhàn)。期望以并聯(lián)方式使線短路從而降低串聯(lián)電阻，但是這樣做增加了電感器中的層數(shù)目并不期望地降低了距離X?？商峁┚娱g的空白金屬布線層來降低電容耦合，但是這樣做縮短了從電感器20的下部部分到襯底的表面的距離。總之，最優(yōu)化品質(zhì)因數(shù)Q的電感器20的設(shè)計可能需要考慮具有并聯(lián)短路金屬線路、居間金屬布線層、從電感器到襯底的較大距離等之間的權(quán)衡。描述的螺旋形串接電感器20因而進(jìn)一步包括串接的兩個部分(即上部和下部部分22A和22B)。這僅僅是示例性的。如果需要，可通過另外的金屬立桿串接兩個以上的部分(例如，下部環(huán)路部分以下的第三環(huán)路部分，第三環(huán)路部分以下的第四環(huán)路部分等)。結(jié)合圖3和圖4描述的電感器類型可具有各自輪廓為78和80的上部和下部環(huán)路部分(例如參見圖5A和5B)。上部和下部環(huán)路部分可以具有相同的直徑(即，共同的直徑)。通過一種合適的布置，該兩部分可以充分對齊，如圖5A所示。當(dāng)通過這種方式橫向?qū)R時，上部和下部環(huán)路中的線路完全交疊。然而，這會導(dǎo)致電容耦合效應(yīng)。通過另一種合適的布置，兩部分可彼此橫向偏移(例如，以便上部部分的線路與下部部分的線路僅部分交疊)，如圖5B中所示。使用這種類型的偏移構(gòu)造形成的電感器可呈 現(xiàn)出提高電感器Q因數(shù)的降低的耦合電容。圖5B中所示類型的布置可具有相對適當(dāng)?shù)臋M向偏移(即，如圖5B所示，以便當(dāng)從上部觀察時上部和下部環(huán)路部分交疊)，或可在電介質(zhì)堆疊平面內(nèi)具有更充分的橫向移動，產(chǎn)生幾乎完全不交疊的構(gòu)造。在具有多線匝的布置中，橫向偏移可用于確保上部環(huán)路的線匝均不直接與下部環(huán)路的線匝交疊，或者橫向偏移可用于關(guān)于另一部分中的相應(yīng)線匝而部分移動一個部分中的每個線匝。如果需要，電感器下部部分的線路可完全嵌套在電感器的上部部分的線路中，反之亦然(即，從而各部分環(huán)路中的電感器線路之間無交疊)。如圖5C所示，上部和下部部分可分別在區(qū)域82和84中形成。由于下部環(huán)路的直徑小于上部環(huán)路的直徑，所以區(qū)域82和84不交疊(即區(qū)域82與區(qū)域84是非交疊的)。與使用圖5B中所示類型的布置實施的電感器相比，使用嵌套和非交疊構(gòu)造形成的電感器可提供甚至更低的耦合電容，從而提高品質(zhì)因數(shù)Q。在另一種合適的布置中，電感器20可以是六邊形串接的電感器(例如，具有兩個約90°彎曲和四個約45°彎曲的電感器)。如圖6A和6B分別所示，六邊形串接的電感器可具有兩匝，并且可具有上部部分如上部部分86A以及下部部分如下部部分86B。上部和下部部分可通過金屬通路90而串接。上部部分86A可具有第一末端諸如末端P0RTA。末端PORTA可用作六邊形串接的電感器的第一輸入-輸出端口。上部部分86A可具有使用金屬線路諸如環(huán)路形金屬線路88形成的兩匝。線路88可在第一金屬布線層中形成。上部部分86A可具有包括金屬通路90的第二末端。通路90可直接將上部部分86A連接至下部部分86B。下部部分86B可具有連接至通路90的第一末端。下部部分86B可具有使用金屬線路諸如環(huán)形金屬線路92形成的兩匝。線路92可以在第一金屬布線層以下的第二金屬布線層中形成。下部部分86B可具有第二末端，該第二末端包括連接至金屬線路98的通路96，該金屬線路98在第二金屬布線層以下的第三金屬布線層中形成。金屬線路98可具有末端諸如末端PORTB。末端PORTB可用作六邊形串接電感器的第二輸入-輸出端口。圖7是沿虛線94上的橫截面切口將圖6A和6B的六邊形串接電感器切割的橫截面?zhèn)纫晥D。串接電感器的上部部分86A可以使用Mll金屬布線層形成(例如，金屬線路88在Mll金屬布線層中形成)。Mll金屬布線層可以是直接位于AP層100之下的金屬布線層。層100可以是電介質(zhì)堆疊的最頂層?？梢允褂肕lO金屬布線層形成六邊形電感器的下部部分86B (例如，金屬線路92可以在MlO金屬布線層中形成)。如圖7所示，上部部分86A可通過通路90連接至下部部分86B。通路90可以在將MlO和Mll金屬布線層分離的通路層104中形成。如虛線108所示，部分86A和86B的金屬線路可彼此偏移。六邊形串接電感器可在焊料墊下形成。例如，如圖7中的導(dǎo)體103示意性示出的，焊料102可在AP層100之上形成，從而將AP層連接至導(dǎo)線(line lead)、封裝墊或其他外部導(dǎo)體。六邊形電感器可用于消除與穿過焊料102和導(dǎo)體103提供的電連接的信號關(guān)聯(lián)的不期望的噪聲源(如，高頻信號擾動)。結(jié)合圖6A、6B和圖7描述的六邊形串接電感器構(gòu)造類型僅僅是示例性的?？墒褂?br> 任何匝數(shù)形成六邊形電感器20 (例如，一匝、二匝、三匝、三匝以上等等)。如果需要，六邊形電感器可具有使用并聯(lián)短路的金屬線路形成的上部和下部部分、上部和下部部分之間的至少一個居間層、充分偏移的構(gòu)造(例如，上部部分僅與下部部分部分交疊的構(gòu)造)、嵌套構(gòu)造(例如，上部部分不與下部部分交疊的構(gòu)造)、任何期望形狀(例如，八邊形、六邊形、矩形等等)、任何數(shù)目的金屬布線層、這些屬性的任何組合，等。附加實施例附加實施例I. 一種在電介質(zhì)堆疊中形成的集成電路電感器，包括第一環(huán)路，所述第一環(huán)路包括至少一個45°彎曲；以及第二環(huán)路，所述第二環(huán)路包括至少一個45°彎曲，所述第一和第二環(huán)路串聯(lián)耦合并且在所述電介質(zhì)堆疊的相應(yīng)層中形成。附加實施例2.根據(jù)附加實施例I所述的集成電路電感器，其中所述第一環(huán)路嵌套在所述第二環(huán)路內(nèi)，從而所述第一環(huán)路與所述第二環(huán)路不交疊。附加實施例3.根據(jù)附加實施例I所述的集成電路電感器，其中所述第一環(huán)路關(guān)于所述第二環(huán)路橫向偏移，從而所述第一和第二環(huán)路至少部分不交疊。附加實施例4.根據(jù)附加實施例I所述的集成電路電感器，其中所述第一和第二環(huán)路具有八邊形形狀。附加實施例5.根據(jù)附加實施例I所述的集成電路電感器，其中所述第一和第二環(huán)路每個具有六條邊并且其中所述第一和第二環(huán)路每個包括至少一個90°彎曲。附加實施例6.根據(jù)附加實施例I所述的集成電路電感器，其中所述第一和第二環(huán)路分別在第一和第二金屬布線層中形成，所述集成電路電感器還包括所述電介質(zhì)堆疊中的居間區(qū)域，其中所述居間區(qū)域包括至少一個電介質(zhì)金屬布線層，所述電介質(zhì)金屬布線層在所述第一和第二金屬布線層之間形成。附加實施例7.根據(jù)附加實施例I所述的集成電路電感器，其中所述第一和第二環(huán)路每個包括至少一對環(huán)形導(dǎo)電線路，所述環(huán)形導(dǎo)電線路通過通路彼此并聯(lián)而短路。附加實施例8. —種在電介質(zhì)堆疊中形成的集成電路電感器，其包括上部環(huán)路部分，其包括通過通路彼此并聯(lián)而短路的至少一對環(huán)形導(dǎo)電線路；以及下部環(huán)路部分，其包括通過通路彼此并聯(lián)而短路的至少一對環(huán)形導(dǎo)電線路，其中所述上部和下部環(huán)路部分串行耦合，并且在所述電介質(zhì)堆疊的相應(yīng)層中形成。附加實施例9.根據(jù)附加實施例8所述的集成電路電感器，其中所述上部環(huán)路部分還包括至少一個另外的環(huán)形導(dǎo)電線路，其通過通路并聯(lián)所述上部環(huán)路中的所述環(huán)形導(dǎo)電線路對而被短路，并且其中所述下部環(huán)路部分還包括至少一個另外的環(huán)形導(dǎo)電線路，其通過通路并聯(lián)所述下部環(huán)路中的所述環(huán)形導(dǎo)電線路對而被短路。附加實施例10.根據(jù)附加實施例8所述的集成電路電感器，其中所述上部環(huán)路部分中的所述環(huán)形導(dǎo)電線路對具有分別在第一和第二金屬布線層中形成的環(huán)形線，其中在所述下部環(huán)路部分中的所述環(huán)形導(dǎo)電線路對具有分別在第三和第四金屬布線層中形成的環(huán)形線，并且還包括無金屬并且插入所述第一和第二金屬布線層與所述第三和第四金屬布線層之間的至少一個電介質(zhì)金屬布線層。附加實施例11.根據(jù)附加實施例8所述的集成電路電感器，還包括另外的環(huán)路部分，所述另外的環(huán)路部分包括通過通路彼此并聯(lián)被短路的至少一對環(huán)形導(dǎo)電線路，其中所述下部環(huán)路部分和所述另外的環(huán)路部分串聯(lián)耦合并且在所述電介質(zhì)堆疊的分開的層中形成。 附加實施例12.根據(jù)附加實施例8所述的集成電路電感器，其中所述上部環(huán)路部分和下部環(huán)路部分彼此嵌套，并且彼此不交疊。附加實施例13.根據(jù)附加實施例8所述的集成電路電感器，其中所述上部和下部環(huán)路部分具有共同的直徑，并且其中所述上部環(huán)路部分關(guān)于所述下部環(huán)路部分橫向偏移，從而所述上部和下部環(huán)路部分至少部分不交疊。附加實施例14. 一種在電介質(zhì)堆疊中形成的集成電路電感器，包括上部環(huán)路，所述上部環(huán)路包括導(dǎo)電線路；下部環(huán)路，所述下部環(huán)路包括導(dǎo)電線路；以及居間區(qū)域，所述居間區(qū)域包括分離所述上部和下部環(huán)路的至少一個電介質(zhì)金屬布線層，其中所述上部和下部環(huán)路通過在所述居間區(qū)域中形成的金屬通路串接，并且其中所述上部和下部環(huán)路在所述電介質(zhì)堆疊的相應(yīng)層中形成。附加實施例15.根據(jù)附加實施例14所述的集成電路電感器，其中所述上部和下部環(huán)路具有不同的直徑并且彼此嵌套，從而所述上部和下部環(huán)路不交疊。附加實施例16.根據(jù)附加實施例14所述的集成電路電感器，其中所述上部環(huán)路關(guān)于所述下部環(huán)路橫向偏移，從而所述上部和下部環(huán)路至少部分不交疊。附加實施例17. —種在電介質(zhì)堆疊中形成的集成電路電感器,包括第一環(huán)路,所述第一環(huán)路在所述電介質(zhì)堆疊的至少第一層中形成；以及第二環(huán)路，所述第二環(huán)路在所述電介質(zhì)堆疊的至少第二層中形成，其中所述第一和第二環(huán)路串行耦合，并且其中所述第一環(huán)路嵌套在所述第二環(huán)路內(nèi)，從而所述第一環(huán)路與所述第二環(huán)路不交疊。附加實施例18.根據(jù)附加實施例17所述的集成電路電感器，還包括居間區(qū)域，所述居間區(qū)域介入所述電介質(zhì)堆疊的所述第一和第二層之間，其中所述居間區(qū)域包括無金屬的至少一個電介質(zhì)金屬布線層。附加實施例19.根據(jù)附加實施例17所述的集成電路電感器，其中所述第一和第二環(huán)路每個具有有多個45°彎曲的八邊形形狀。附加實施例20.根據(jù)附加實施例19所述的集成電路電感器，其中所述第一環(huán)路包括至少一對環(huán)形導(dǎo)電線路，所述環(huán)形導(dǎo)電線路通過通路彼此并聯(lián)而短路，并且其中所述第二環(huán)路包括至少一對環(huán)形導(dǎo)電線路，所述環(huán)形導(dǎo)電線路通過通路彼此并聯(lián)而短路。上文僅僅是本發(fā)明原理的示例說明，本領(lǐng)域技術(shù)人員可以對其作出各種更改而不偏離本發(fā)明的范圍和精神。上述實施例可單獨或以任意 組合實施。
權(quán)利要求
1.一種在電介質(zhì)堆疊中形成的集成電路電感器，包括 第一環(huán)路，所述第一環(huán)路包括至少一個45°彎曲；以及 第二環(huán)路，所述第二環(huán)路包括至少一個45°彎曲，其中所述第一和第二環(huán)路串行耦合并且在所述電介質(zhì)堆疊的相應(yīng)層中形成。
2.根據(jù)權(quán)利要求I所述的集成電路電感器，其中所述第一環(huán)路嵌套在所述第二環(huán)路內(nèi)，從而所述第一環(huán)路與所述第二環(huán)路不交疊。
3.根據(jù)權(quán)利要求I所述的集成電路電感器，其中所述第一環(huán)路關(guān)于所述第二環(huán)路橫向偏移，從而所述第一和第二環(huán)路至少部分不交疊。
4.根據(jù)權(quán)利要求I所述的集成電路電感器，其中所述第一和第二環(huán)路具有八邊形形狀。
5.根據(jù)權(quán)利要求I所述的集成電路電感器，其中所述第一和第二環(huán)路每個具有六條邊并且其中所述第一和第二環(huán)路每個包括至少一個90°彎曲。
6.根據(jù)權(quán)利要求I所述的集成電路電感器，其中所述第一和第二環(huán)路分別在第一和第二金屬布線層中形成，所述集成電路電感器還包括 所述電介質(zhì)堆疊中的居間區(qū)域，其中所述居間區(qū)域包括至少一個電介質(zhì)金屬布線層，所述電介質(zhì)金屬布線層在所述第一和第二金屬布線層之間形成。
7.根據(jù)權(quán)利要求I所述的集成電路電感器，其中所述第一和第二環(huán)路每個包括至少一對環(huán)形導(dǎo)電線路，所述環(huán)形導(dǎo)電線路通過通路彼此并聯(lián)而短路。
8.一種在電介質(zhì)堆疊中形成的集成電路電感器，其包括 上部環(huán)路部分，其包括通過通路彼此并聯(lián)而短路的至少一對環(huán)形導(dǎo)電線路；以及 下部環(huán)路部分，其包括通過通路彼此并聯(lián)而短路的至少一對環(huán)形導(dǎo)電線路，其中所述上部和下部環(huán)路部分串行耦合，并且在所述電介質(zhì)堆疊的相應(yīng)層中形成。
9.根據(jù)權(quán)利要求8所述的集成電路電感器，其中所述上部環(huán)路部分還包括至少一個另外的環(huán)形導(dǎo)電線路，其通過通路并聯(lián)所述上部環(huán)路中的所述環(huán)形導(dǎo)電線路對而被短路，并且其中所述下部環(huán)路部分還包括至少一個另外的環(huán)形導(dǎo)電線路，其通過通路并聯(lián)所述下部環(huán)路中的所述環(huán)形導(dǎo)電線路對而被短路。
10.根據(jù)權(quán)利要求8所述的集成電路電感器，其中所述上部環(huán)路部分中的所述環(huán)形導(dǎo)電線路對具有分別在第一和第二金屬布線層中形成的環(huán)形線，其中在所述下部環(huán)路部分中的所述環(huán)形導(dǎo)電線路對具有分別在第三和第四金屬布線層中形成的環(huán)形線，并且還包括 無金屬并且插入所述第一和第二金屬布線層與所述第三和第四金屬布線層之間的至少一個電介質(zhì)金屬布線層。
11.根據(jù)權(quán)利要求8所述的集成電路電感器，還包括 另外的環(huán)路部分，所述另外的環(huán)路部分包括通過通路彼此并聯(lián)被短路的至少一對環(huán)形導(dǎo)電線路，其中所述下部環(huán)路部分和所述另外的環(huán)路部分串聯(lián)耦合并且在所述電介質(zhì)堆疊的分開的層中形成。
12.根據(jù)權(quán)利要求8所述的集成電路電感器，其中所述上部環(huán)路部分和下部環(huán)路部分彼此嵌套，并且彼此不交疊。
13.根據(jù)權(quán)利要求8所述的集成電路電感器，其中所述上部和下部環(huán)路部分具有共同的直徑，并且其中所述上部環(huán)路部分關(guān)于所述下部環(huán)路部分橫向偏移，從而所述上部和下部環(huán)路部分至少部分不交疊。
14.一種在電介質(zhì)堆疊中形成的集成電路電感器，包括 上部環(huán)路，所述上部環(huán)路包括導(dǎo)電線路； 下部環(huán)路，所述下部環(huán)路包括導(dǎo)電線路；以及 居間區(qū)域，所述居間區(qū)域包括分離所述上部和下部環(huán)路的至少一個電介質(zhì)金屬布線層，其中所述上部和下部環(huán)路通過在所述居間區(qū)域中形成的金屬通路串接，并且其中所述上部和下部環(huán)路在所述電介質(zhì)堆疊的相應(yīng)層中形成。
15.根據(jù)權(quán)利要求14所述的集成電路電感器，其中所述上部和下部環(huán)路具有不同的直徑并且彼此嵌套，從而所述上部和下部環(huán)路不交疊。
16.根據(jù)權(quán)利要求14所述的集成電路電感器，其中所述上部環(huán)路關(guān)于所述下部環(huán)路橫向偏移，從而所述上部和下部環(huán)路至少部分不交疊。
17.—種在電介質(zhì)堆疊中形成的集成電路電感器,包括 第一環(huán)路，所述第一環(huán)路在所述電介質(zhì)堆疊的至少第一層中形成；以及 第二環(huán)路，所述第二環(huán)路在所述電介質(zhì)堆疊的至少第二層中形成，其中所述第一和第二環(huán)路串行耦合，并且其中所述第一環(huán)路嵌套在所述第二環(huán)路內(nèi)，從而所述第一環(huán)路與所述第二環(huán)路不交疊。
18.根據(jù)權(quán)利要求17所述的集成電路電感器，還包括 居間區(qū)域，所述居間區(qū)域介入所述電介質(zhì)堆疊的所述第一和第二層之間，其中所述居間區(qū)域包括無金屬的至少一個電介質(zhì)金屬布線層。
19.根據(jù)權(quán)利要求17所述的集成電路電感器，其中所述第一和第二環(huán)路每個具有有多個45°彎曲的八邊形形狀。
20.根據(jù)權(quán)利要求19所述的集成電路電感器，其中所述第一環(huán)路包括至少一對環(huán)形導(dǎo)電線路，所述環(huán)形導(dǎo)電線路通過通路彼此并聯(lián)而短路，并且其中所述第二環(huán)路包括至少一對環(huán)形導(dǎo)電線路，所述環(huán)形導(dǎo)電線路通過通路彼此并聯(lián)而短路。
全文摘要
一種可具有串接的上部和下部環(huán)形線路部分的集成電路電感器。上部和下部部分可具有形成六邊形或八邊形環(huán)路的45°彎曲。每個環(huán)路部分都可具有一匝或更多匝?？稍趦蓪又g形成金屬布線層的居間無金屬區(qū)域以降低電容耦合。每個環(huán)路部分可具有通過通路并聯(lián)而短路的兩個或更多金屬線路的集合。上部和下部環(huán)路可橫向偏移或嵌套以降低電容耦合。
文檔編號H01Q1/24GK102782935SQ201180011923
公開日2012年11月14日 申請日期2011年3月9日 優(yōu)先權(quán)日2010年3月10日
發(fā)明者J·T·瓦特, 陳淑鮮 申請人:阿爾特拉公司