專利名稱：用于制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管的方法
用于制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管的方法
對相關(guān)申請案的交叉參考
本申請案主張2010年11月19日申請的題為“使用有角度的植入形成P基極區(qū)域 (USING AN ANGLED IMPLANT TO FORM A P-BASE REGION) ” 的第 61/415，464 號美國臨時申請案的權(quán)利，所述申請案以其全文引用的方式并入本文中。技術(shù)領(lǐng)域
本申請案涉及一種用于制造MOS場效應(yīng)晶體管(FET)的方法。
背景技術(shù)：
與集成電路中的小信號晶體管相比，功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (MOSFET)大體用以處置高功率電平。此類功率晶體管可橫向或垂直形成于半導(dǎo)體芯片內(nèi)。
如圖7中所示，為了制造垂直晶體管裝置，N—外延層形成于大體大量摻雜的N+襯底715上。在如圖7中所示的垂直晶體管中，從頂部到外延層710，形成由形成P基極的P 摻雜區(qū)域720包圍的N+摻雜的左和右源極區(qū)域730。在形成P基極720之前，多晶硅柵極 740形成于例如SiO2的絕緣層750上。柵極740接著用作掩模以植入源極和P基極區(qū)域。 P基極區(qū)域720形成裝置的溝道長度。為了·在多晶硅柵極740之下得到足夠的摻雜劑，需要用箭頭770展示的大量植入驅(qū)動。將類似工藝用于橫向晶體管裝置。驅(qū)動使摻雜劑垂直地且水平地移動。驅(qū)動的關(guān)鍵功能為在柵極下的水平擴散。
然而，如果此功率晶體管將被集成到具有多種集成電路結(jié)構(gòu)的半導(dǎo)體模塊內(nèi)且因此集成到現(xiàn)有工藝流程內(nèi)，那么此集成隨之帶來了許多挑戰(zhàn)。舉例來說，以上提到的植入的 P基極區(qū)域的大量驅(qū)動對在制造工藝中的總熱預(yù)算具有影響。此類預(yù)算常常處于其極限，且在對集成組件的功能性不具有影響的情況下，不允許額外熱能。因此，改變現(xiàn)有熱預(yù)算常常并非可用的選項。因此，存在對允許在制造工藝中將功率晶體管與現(xiàn)有集成結(jié)構(gòu)組合而不改變熱預(yù)算或不超出熱預(yù)算的制造工藝的需要。發(fā)明內(nèi)容
根據(jù)實施例，一種用于制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法可包括以下步驟:將所述MOSFET的基極區(qū)域植入于半導(dǎo)體芯片的外延層內(nèi)，所述半導(dǎo)體芯片包括用作遮蔽元件的絕緣柵極結(jié)構(gòu)，其中植入束相對于所述半導(dǎo)體芯片的垂直軸線成角度，使得所述基極區(qū)域在所述柵極下充分地延伸以形成功率M0SFET。
根據(jù)再一實施例，所述植入束可按大于10度且小于50度的角度相對于所述半導(dǎo)體芯片的垂直軸線成角度。根據(jù)再一實施例，可在用于在所述半導(dǎo)體芯片中形成多個集成裝置和所述MOSFET的單一制造工藝內(nèi)形成所述M0SFET。根據(jù)再一實施例，所述多個裝置可形成控制所述MOSFET的微控制器。根據(jù)再一實施例，所述多個裝置可形成控制所述MOSFET 的脈寬調(diào)制器。根據(jù)再一實施例，可在所述制造工藝期間形成至少兩個M0SFET，且第一 MOSFET的漏極連接到第二 MOSFET的源極。根據(jù)再一實施例，可在所述制造工藝期間形成多個MOSFET，且所述多個MOSFET經(jīng)互連以形成H形橋。根據(jù)再一實施例，可在所述植入步驟期間使所述半導(dǎo)體芯片圍繞所述垂直軸線旋轉(zhuǎn)。根據(jù)再一實施例，可在所述植入步驟期間使有角度的植入源旋轉(zhuǎn)。根據(jù)再一實施例，所述基極區(qū)域可形成于所述柵極的一側(cè)上，且所述方法進一步包括在通過所述植入步驟植入的所述基極區(qū)域內(nèi)形成源極區(qū)域。根據(jù)再一實施例，所述基極MOSFET可形成于通過周圍場氧化物界定的區(qū)內(nèi)。根據(jù)再一實施例，所述方法可進一步包括在所述植入步驟前形成埋入層的步驟。根據(jù)再一實施例，所述襯底可為N+ 襯底。根據(jù)再一實施例，所述襯底可為P型襯底，且所述埋入層為N+埋入層。根據(jù)再一實施例，所述外延層可為包括選擇性N摻雜區(qū)域的低摻雜P型硅層。根據(jù)再一實施例，所述方法可進一步包括在所述柵極的另一側(cè)上形成從頂表面延伸到所述外延層內(nèi)的漏極區(qū)域。根據(jù)再一實施例，所述方法可進一步包括在所述外延層內(nèi)形成多個晶體管單元(transistor cell)，以及形成金屬層以互連所述多個晶體管單元的所述柵極、漏極區(qū)域和源極區(qū)域。根據(jù)再一實施例，可通過在所述植入步驟期間圍繞所述垂直軸線旋轉(zhuǎn)所述半導(dǎo)體芯片而相對于所述柵極形成右和左基極區(qū)域，且所述方法進一步包括分別在所述右基極區(qū)域和所述左基極區(qū)域內(nèi)形成右和左源極區(qū)域的步驟。根據(jù)再一實施例，所述方法可進一步包括在所述半導(dǎo)體芯片的背面上形成漏極區(qū)域。根據(jù)再一實施例，所述方法可進一步包括在所述左基極區(qū)域與所述右基極區(qū)域之間形成輕摻雜的漏極區(qū)。根據(jù)再一實施例，所述方法可進一步包括在所述外延層內(nèi)形成多個晶體管單元，以及形成金屬層以互連所述多個晶體管單元的所述柵極與所述源極區(qū)域。


圖1展示根據(jù)實施例制造的橫向功率MOS-FET的實施例；
圖2展示根據(jù)另一實施例制造的垂直功率MOS-FET的實施例；
圖3A到圖3C展示用于圖1中展示的實施例的某些制造步驟；
圖4A到圖4B展示用于圖2中展示的實施例的某些制造步驟；
圖5展示根據(jù)各種實施例制造的功率晶體管的截面；
圖6A到圖6B示意性地展示結(jié)合微控制器的根據(jù)各種實施例制造的兩個功率晶體管的集成；以及
圖7展示用于在半導(dǎo)體層中形成功率晶體管的常規(guī)方法。
具體實施方式
·
圖1展示可根據(jù)各種實施例制造的橫向功率MOS-FET的截面圖。根據(jù)實施例，P型襯底110可具有埋入N+層120，在所述埋入N+層120的頂部上，低摻雜(45歐姆/厘米) 的P型硅層形成外延層。此結(jié)構(gòu)可進一步在外延層內(nèi)具有N摻雜的選擇性區(qū)域130，所述N 摻雜的選擇性區(qū)域130可提供對裝置形成和一致性的更好控制。
然而，根據(jù)其它實施例，提供N+摻雜襯底110，在所述N+摻雜襯底110的頂部上， 形成N-外延層130以用于產(chǎn)生高電壓功率晶體管。在外延層130與襯底110之間可存在 N摻雜的埋入層(NBL) 120(與以上提到的實施例中類似)，用于形成阱或使晶體管與形成于外延層130內(nèi)的其它裝置絕緣?？墒褂闷渌r底-外延層結(jié)構(gòu)(具體來說，具有或不具有埋入層)。
為了將晶體管與其它結(jié)構(gòu)分開，根據(jù)其它實施例，也可形成左場氧化物140和右場氧化物145。
在作用區(qū)(例如，通過左場氧化物140和右場氧化物145界定、從頂部到在右側(cè) (如圖1中所示)的外延層130內(nèi)的區(qū))內(nèi)，延伸有P摻雜的基極區(qū)域150，在所述P摻雜的基極區(qū)域150內(nèi)形成源極區(qū)域160。P基極150與源極區(qū)域160通過接觸區(qū)155和互連金屬層165連接。漏極區(qū)域170毗連場氧化物145而形成于左側(cè)。在將形成溝道的漏極區(qū)域170與源極區(qū)域160之間的區(qū)由絕緣的多晶硅柵極180覆蓋。柵極180和漏極170分別與相應(yīng)金屬層185和175連接。通過施加到源極、漏極和柵極的適當(dāng)電壓，可在源極區(qū)域與外延層130之間于P基極150內(nèi)形成溝道，從而允許電流從源極流到漏極。為此，P基極必須在多晶硅柵極180下延伸足夠遠(yuǎn)。根據(jù)各種實施例，可通過有角度的植入以及產(chǎn)生高得多的熱預(yù)算工藝的等效P基極區(qū)域的“標(biāo)準(zhǔn)”現(xiàn)有熱擴散步驟而形成此P基極區(qū)域，而不改變熱預(yù)算，如以下將更詳細(xì)地解釋。
圖2展示可根據(jù)各種實施例制造的垂直功率MOS-FET的截面圖。再次，提供N+摻雜襯底215，在所述N+摻雜襯底215之上形成N-外延層210，用于產(chǎn)生高電壓功率晶體管。 如上所提到，可使用其它襯底-外延層結(jié)構(gòu)。從頂部到外延層210內(nèi)，形成有N+摻雜的左和右源極區(qū)域230，每一源極區(qū)域230由形成晶體管的P基極的P摻雜區(qū)域220包圍。每一 P 基極220此外可由相關(guān)聯(lián)的外擴散區(qū)(未圖示)包圍。源極接觸金屬層235大體通過P基極220內(nèi)的接觸區(qū)240接觸裸片表面上的兩個區(qū)域230和220。金屬層235也用以連接左和右源極區(qū)域230兩者。絕緣層使柵極250與下伏外延層絕緣，且覆蓋左源極與右源極之間的區(qū)，且因此覆蓋相應(yīng)P基極區(qū)域120的一部分，當(dāng)將適當(dāng)電壓施加到柵極250時，相應(yīng) P基極區(qū)域120形成相應(yīng)溝道。此垂直晶體管的底側(cè)再次具有另一金屬層205，所述金屬層 205形成到漏極接點270的連接。再次通過有角度的植入形成P基極區(qū)域220，如以下更詳細(xì)地揭示。
圖3A到圖3C展示用于制造如圖1中展示的裝置的示范性工藝步驟。如圖3A中所示，在P-摻雜襯底110上，已植入N+埋入層120，且外延層130已生長且經(jīng)N-摻雜。在外·延層130之上沉積氧化物層310。使用相應(yīng)遮蔽技術(shù)形成場氧化物140和145。接著使用(例如)多晶硅沉積柵極層。接著使用此項技術(shù)中熟知的遮蔽及蝕刻技術(shù)來圖案化柵極層以形成柵極180。再次，用光掩模覆蓋此結(jié)構(gòu)，且形成開口 320，用于植入晶體管的基極區(qū)域。
為了植入P基極區(qū)域，代替常規(guī)垂直植入束，使用植入束330來形成P基極區(qū)域， 其中植入束330相對于半導(dǎo)體芯片的垂直軸線340成角度。此有角度束可具有(例如)50 千電子伏的能級。此能級可用于(例如)電壓點<42伏的N-DMOS裝置。因此，取決于裝置設(shè)計，可應(yīng)用其它能級。角度可(例如)優(yōu)選地為45°，且指向柵極(如圖3A中所示)。 如果操作電壓不同，那么能量和角度可改變。又，規(guī)定種類的晶體管類型也將使能量和/或角度改變。舉例來說，根據(jù)另一實施例，P-DMOS可使用在35°的120千電子伏植入。因此， 可存在許多變化。根據(jù)各種實施例，植入角度可大于10°且小于50°。至于能量，根據(jù)各種實施例，此類能級可大大地變化。
所使用的能級等效于在現(xiàn)有工藝流程內(nèi)使用的能級，且因此可取代工藝中的對應(yīng)步驟。因此，現(xiàn)有熱循環(huán)活化且驅(qū)動摻雜劑濃度到正確的點以處置電壓，且提供可能用于每一裝置的最好Rdson。因此，不會超出用于制造整個裝置的熱預(yù)算。圖3B展示在已執(zhí)行了相關(guān)聯(lián)的擴散步驟后的P基極區(qū)域150。如可看出，有角度的植入束使P基極區(qū)域150在柵極180下充分地延伸，使得當(dāng)將適當(dāng)電壓施加到柵極180時可形成溝道。圖3C展示在源極區(qū)域160和P基極接觸區(qū)域155已形成于P基極區(qū)域120內(nèi)且漏極區(qū)域170已形成于外延層130內(nèi)后的裝置。接著可使用金屬層將源極/P基極、柵極和漏極與相應(yīng)接點連接。
圖4A和4B展示用于如圖2中展示的裝置的制造工藝內(nèi)的對應(yīng)步驟。再次，外延層210生長于襯底215上。絕緣柵極250接著形成于外延層210A上方。掩模450和柵極 250界定用于植入P基極區(qū)域的窗口 440和445，在P基極區(qū)域內(nèi)將形成源極區(qū)域。再次， 如上所述的有角度的植入束410用以形成相應(yīng)區(qū)域。歸因于如圖2中展示的裝置的對稱性質(zhì)，使用與圖3A中所示配置相同的配置將僅在窗口 445中在柵極250下形成適當(dāng)P基極區(qū)域。通過窗口 440形成的P基極區(qū)域在柵極下將甚至更少，如同常規(guī)方法一樣。因此，根據(jù)實施例，使晶片圍繞晶片的軸線430旋轉(zhuǎn)，如用箭頭420所示。因此，形成在開口的所有邊緣下的相應(yīng)植入。當(dāng)芯片和晶片內(nèi)的多個晶體管可能并不全部對準(zhǔn)而可能與裝置(例如) 按正交角度布置時，相同技術(shù)也可應(yīng)用于如圖3A到圖3C中所展示的方法。代替使晶片旋轉(zhuǎn)，在其它實施例中，可使束源旋轉(zhuǎn)。圖4B展示相應(yīng)P基極區(qū)域220，其在柵極250下充分延伸，同時尚未超出制造工藝內(nèi)的熱預(yù)算。圖4B也展示在源極區(qū)域230和P基極接觸區(qū)域 240已形成且漏極金屬層205已沉積于背面上之后的裝置。
圖5展示穿過根據(jù)實施例形成的橫向功率晶體管的截面。如可看出，P基極區(qū)域 150在柵極80下伸出足夠遠(yuǎn)以能夠形成溝道。圖5也展示覆蓋整個裝置的絕緣層560，其中開口經(jīng)形成以允許接觸通孔510和520接觸源極金屬流道530和接觸通孔540以將漏極區(qū)域170與相應(yīng)漏極金屬流道550連接。
圖1到圖5中所示的所有實施例展示相應(yīng)MOSFET的單一單元。漏極和源極區(qū)域可具有條帶結(jié)構(gòu)。然而，根據(jù)其它實施例，單元可具有正方形形式、六邊形形狀或各種實施例的原理可適用于的任何其它合適單元形狀。單元結(jié)構(gòu)或多個單元可用以在集成電路內(nèi)或在離散晶體·管裝置中形成功率DM0S-FET。如上所提到，可將具有多個功率晶體管的模塊與驅(qū)動器、調(diào)制裝置或微控制器組合。此類模塊可集成于此類裝置的現(xiàn)有工藝流程內(nèi)，而不改變熱預(yù)算。因此，不需要額外熱步驟，且將不發(fā)生基線裝置的改變。此集成電路可提供控制電路，例如，用于在將調(diào)制器和/或微控制器與功率晶體管集成的切換模式電源供應(yīng)器中使用。因此，在相應(yīng)應(yīng)用中，外部功率晶體管可能并非必要的。
圖6A示意性地展示可將微控制器660與兩個功率晶體管680和690組合于單一芯片600上的方式。微控制器660可具有例如可控驅(qū)動器、調(diào)制器(具體來說，脈寬調(diào)制器)、 計時器等的多個外圍裝置，且能夠直接或通過相應(yīng)額外驅(qū)動器來驅(qū)動晶體管680和690的柵極640和650。芯片600可經(jīng)配置以使微控制器的多個功能可通過外部連接或引腳670 得到。第一晶體管680的源極可連接到外部連接或引腳610。類似地，外部連接620提供到晶體管680和690的組合漏極和源極的連接，且外部連接或引腳630用于第二晶體管630 的漏極?？墒褂酶鶕?jù)所揭示的各種實施例制造的其它晶體管結(jié)構(gòu)，例如，H形橋或多個單一晶體管。圖6B展示經(jīng)連接以形成H形橋的示范性多個M0SFET，其可與單一半導(dǎo)體芯片605 內(nèi)的微控制器或調(diào)制器耦合。
此外，示范性實施例展示具有不同區(qū)域的適當(dāng)摻雜的P溝道裝置。所屬領(lǐng)域的技術(shù)人員將了解，·本申請案的實施例不限于P溝道裝置，而也可適用于N溝道裝置。
權(quán)利要求
1.一種用于制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET的方法，其包括以下步驟:將所述MOSFET的基極區(qū)域植入于半導(dǎo)體芯片的外延層內(nèi)，所述半導(dǎo)體芯片包括用作遮蔽元件的絕緣柵極結(jié)構(gòu)，其中植入束相對于所述半導(dǎo)體芯片的垂直軸線成角度，使得所述基極區(qū)域在所述柵極下充分地延伸以形成功率M0SFET。
2.根據(jù)權(quán)利要求1所述的方法，其中所述植入束以大于10度且小于50度的角度相對于所述半導(dǎo)體芯片的垂直軸線成角度。
3.根據(jù)權(quán)利要求1所述的方法，其中在用于在所述半導(dǎo)體芯片中形成多個集成裝置和所述MOSFET的單一制造工藝內(nèi)形成所述M0SFET。
4.根據(jù)權(quán)利要求3所述的方法，其中所述多個裝置形成控制所述MOSFET的微控制器。
5.根據(jù)權(quán)利要求3所述的方法，其中所述多個裝置形成控制所述MOSFET的脈寬調(diào)制器。
6.根據(jù)權(quán)利要求3所述的方法，其中在所述制造工藝期間形成至少兩個M0SFET，且第一 MOSFET的漏極連接到第二 MOSFET的源極。
7.根據(jù)權(quán)利要求3所述的方法，其中在所述制造工藝期間形成多個M0SFET，且所述多個MOSFET經(jīng)互連以形成H形橋。
8.根據(jù)權(quán)利要求1所述的方法，其中在所述植入步驟期間使所述半導(dǎo)體芯片圍繞所述垂直軸線旋轉(zhuǎn)。
9.根據(jù)權(quán)利要求1所述的方法，其中在所述植入步驟期間使有角度的植入源旋轉(zhuǎn)。
10.根據(jù)權(quán)利要求1所述的方法，其中在所述柵極的一側(cè)上形成所述基極區(qū)域，且所述方法進一步包括在通過所述植入步驟植入的所述基極區(qū)域內(nèi)形成源極區(qū)域。
11.根據(jù)權(quán)利要求10所述的方法，其中在由周圍場氧化物界定的區(qū)內(nèi)形成所述基極 MOSFET。
12.根據(jù)權(quán)利要求11所述的方法，其進一步包括在所述植入步驟前形成埋入層的步驟。
13.根據(jù)權(quán)利要求12所述的方法，其中襯底為N+襯底。
14.根據(jù)權(quán)利要求12所述的方法，其中所述襯底為P型襯底，且所述埋入層為N+埋入層。
15.根據(jù)權(quán)利要求14所述的方法，其中所述外延層為包括選擇性N摻雜區(qū)域的低摻雜 P型硅層。
16.根據(jù)權(quán)利要求10所述的方法，其進一步包括在所述柵極的另一側(cè)上形成從頂表面延伸到所述外延層內(nèi)的漏極區(qū)域。
17.根據(jù)權(quán)利要求16所述的方法，其進一步包括在所述外延層內(nèi)形成多個晶體管單元，以及形成金屬層以互連所述多個晶體管單元的所述柵極、漏極區(qū)域和源極區(qū)域。
18.根據(jù)權(quán)利要求1所述的方法，其中通過在所述植入步驟期間圍繞所述垂直軸線旋轉(zhuǎn)所述半導(dǎo)體芯片而相對于所述柵極形成右和左基極區(qū)域，且所述方法進一步包括分別在所述右基極區(qū)域和所述左基極區(qū)域內(nèi)形成右和左源極區(qū)域的步驟。
19.根據(jù)權(quán)利要求18所述的方法，其進一步包括在所述半導(dǎo)體芯片的背面上形成漏極區(qū)域。
20.根據(jù)權(quán)利要求19所述的方法，其進一步包括在所述左基極區(qū)域與所述右基極區(qū)域之間形成輕摻雜的漏極區(qū)。
21.根據(jù)權(quán)利要求19所述的方法，其進一步包括在所述外延層內(nèi)形成多個晶體管單元，以及形成金屬層以互連所述多個晶體管單元的所述柵極與 所述源極區(qū)域。
全文摘要
一種用于制造金屬氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET的方法，具有以下步驟將所述MOSFET的基極區(qū)域植入于半導(dǎo)體芯片的外延層內(nèi)，所述半導(dǎo)體芯片包括用作遮蔽元件的絕緣柵極結(jié)構(gòu)，其中植入束相對于所述半導(dǎo)體芯片的垂直軸線成角度，使得所述基極區(qū)域在所述柵極下充分地延伸以形成功率MOSFET。
文檔編號H01L29/66GK103222059SQ201180055808
公開日2013年7月24日 申請日期2011年11月16日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者羅恩·S·布雷思韋特, 格雷戈里·迪克斯, 哈羅德·克蘭 申請人:密克羅奇普技術(shù)公司