封裝的半導(dǎo)體管芯和cte工程管芯對的制作方法
【專利摘要】描述了封裝的半導(dǎo)體管芯和CTE工程管芯對和形成封裝的半導(dǎo)體管芯和CTE工程管芯對的方法。例如，半導(dǎo)體封裝包括襯底。半導(dǎo)體管芯嵌入襯底中且具有表面區(qū)域。CTE工程管芯嵌入襯底中并耦合到半導(dǎo)體管芯。CTE工程管芯具有與半導(dǎo)體管芯的表面區(qū)域相同且對準的表面區(qū)域。
【專利說明】封裝的半導(dǎo)體管芯和CTE工程管芯對

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例涉及半導(dǎo)體封裝，尤其是封裝的半導(dǎo)體管芯和CTE工程管芯對的領(lǐng)域。

【背景技術(shù)】
[0002]當(dāng)今的消費電子產(chǎn)品市場經(jīng)常需要復(fù)雜的功能，這需要非常復(fù)雜的電路?？s放到越來越小的基本結(jié)構(gòu)單元，例如晶體管，隨著每一代的進展，已經(jīng)使得能夠在單個管芯上納入更復(fù)雜的電路。半導(dǎo)體封裝被用于保護集成電路(IC)芯片或管芯，還為管芯提供通往外部電路的電接口。隨著對更小電子設(shè)備的需求越來越大，半導(dǎo)體封裝被設(shè)計成更加緊湊且必須要支持更大的電路密度。例如，一些半導(dǎo)體封裝現(xiàn)在使用無芯襯底，其不包括常規(guī)襯底中常常有的厚樹脂芯層。此外，對更高性能設(shè)備的需求導(dǎo)致需要改進的半導(dǎo)體封裝，所述封裝能夠?qū)崿F(xiàn)與后續(xù)組裝處理兼容的薄封裝外形和低總體翹曲。
[0003]另一方面，盡管一般將縮放視為尺寸減小，但實際上可以增大特定半導(dǎo)體管芯的尺寸，以便在單個管芯上包括多功能部件。不過，在嘗試在半導(dǎo)體封裝中封裝更大尺度的半導(dǎo)體管芯時，可能會出現(xiàn)結(jié)構(gòu)方面的問題。例如，半導(dǎo)體封裝中使用的部件間熱膨脹系數(shù)(CTE)差異的效應(yīng)可能因執(zhí)行半導(dǎo)體管芯封裝工藝而導(dǎo)致有害缺陷。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的實施例包括封裝的半導(dǎo)體管芯和CTE工程管芯對以及形成封裝的半導(dǎo)體管芯和CTE工程管芯對的方法。
[0005]在實施例中，半導(dǎo)體封裝包括襯底。半導(dǎo)體管芯嵌入襯底中且具有表面區(qū)域。CTE工程管芯嵌入襯底中并且耦合到所述半導(dǎo)體管芯。所述CTE工程管芯具有與半導(dǎo)體管芯的表面區(qū)域相同且對準的表面區(qū)域。
[0006]在另一實施例中，半導(dǎo)體封裝包括具有焊盤側(cè)的襯底。半導(dǎo)體管芯嵌入襯底中。半導(dǎo)體管芯具有與襯底焊盤側(cè)緊鄰的有源側(cè)。半導(dǎo)體管芯還具有背側(cè)，所述背側(cè)具有遠離襯底焊盤側(cè)的表面區(qū)域。CTE工程管芯嵌入襯底中并且耦合到半導(dǎo)體管芯。所述CTE工程管芯具有與半導(dǎo)體管芯的背側(cè)表面區(qū)域相同且對準的表面區(qū)域。CTE工程管芯的CTE控制半導(dǎo)體管芯和CTE工程管芯的組合CTE。
[0007]在另一實施例中，一種制造半導(dǎo)體封裝的方法包括從半導(dǎo)體晶圓的背側(cè)減薄半導(dǎo)體晶圓。接下來，經(jīng)由半導(dǎo)體晶圓的背側(cè)將半導(dǎo)體晶圓耦合到CTE工程晶圓或面板。然后分離(singulated)所述半導(dǎo)體晶圓和所述CTE工程晶圓或面板以形成多個半導(dǎo)體管芯和CTE工程管芯對。在單個封裝中封裝半導(dǎo)體管芯和CTE工程管芯對。

【專利附圖】

【附圖說明】
[0008]圖1示出了根據(jù)本發(fā)明實施例的封裝的半導(dǎo)體管芯和CTE工程管芯對的截面圖。
[0009]圖2A示出了截面圖，其表示根據(jù)本發(fā)明實施例的減薄操作，用于在制造封裝的半導(dǎo)體管芯和CTE工程管芯對時從半導(dǎo)體晶圓背側(cè)減薄半導(dǎo)體晶圓。
[0010]圖2B示出了截面圖，其表示根據(jù)本發(fā)明實施例的耦合操作，用于經(jīng)由半導(dǎo)體晶圓的背側(cè)將圖2A的半導(dǎo)體晶圓耦合到CTE工程晶圓或面板。
[0011]圖2C示出了截面圖，其表示根據(jù)本發(fā)明實施例的分離操作，用于分離圖2B的半導(dǎo)體晶圓和CTE工程晶圓或面板，以形成多個半導(dǎo)體管芯和CTE工程管芯對。
[0012]圖2D示出了截面圖，妻表示根據(jù)本發(fā)明實施例在制造封裝的半導(dǎo)體管芯和CTE工程管芯對的方法中的重新分布操作。
[0013]圖2E示出了截面圖，其表示根據(jù)本發(fā)明實施例在制造封裝的半導(dǎo)體管芯和CTE工程管芯對的方法中的層構(gòu)建操作。
[0014]圖3示出了根據(jù)本發(fā)明實施例的封裝的半導(dǎo)體管芯和CTE工程管芯對的截面圖。
[0015]圖4示出了根據(jù)本發(fā)明實施例的封裝的半導(dǎo)體管芯和CTE工程管芯對的截面圖。
[0016]圖5示出了截面圖，其表示根據(jù)本發(fā)明實施例在制造封裝的半導(dǎo)體管芯和CTE工程管芯對的方法中的操作。
[0017]圖6是根據(jù)本發(fā)明實施例的計算機系統(tǒng)示意圖。

【具體實施方式】
[0018]描述了封裝的半導(dǎo)體管芯和CTE工程管芯對以及用于形成封裝的半導(dǎo)體管芯和CTE工程管芯對的方法。在以下描述中，闡述了很多具體細節(jié)，例如封裝架構(gòu)和材料體系，以提供對本發(fā)明實施例的透徹理解。對于本領(lǐng)域的技術(shù)人員顯而易見的是，可以無需這些具體細節(jié)來實踐本發(fā)明的實施例。在其他情況下，未詳細描述公知的特征，例如集成電路設(shè)計的布局，以免不必要地混淆本發(fā)明的實施例。此外，應(yīng)該理解的是，圖中示出的各實施例是例示性表達，未必是按比例描繪的。
[0019]本發(fā)明的一個或多個實施例涉及制造熱膨脹系數(shù)(CTE)工程硅晶圓或管芯。CTE工程硅晶圓或管芯可以更密切地匹配用于嵌入式和/或扇出三維(3D)封裝的有機部件的CTE0例如，可以使用3D工藝來增大密度，降低成本并且改善形狀因子，實現(xiàn)半導(dǎo)體器件和產(chǎn)品的更廣泛應(yīng)用。不過，3D集成的主要問題之一是與有機層的CTE不匹配，這可能導(dǎo)致不良的翹曲(平坦度)控制，良品率更低并且限制細線/空間互連。
[0020]補救以上問題的一種方法曾經(jīng)是將硅管芯與玻璃內(nèi)插物集成，以向3D疊置體中引入與硅管芯具有匹配或接近匹配的CTE的額外材料。不過，這樣的方法僅解決了硅與玻璃之間的互連問題，并且可能為玻璃/硅與有機部件的界面帶來其他問題，造成未知的可靠性影響。
[0021]相反地，根據(jù)本發(fā)明的一個或多個實施例，通過對硅進行工程學(xué)處理以具有與有機部件，例如半導(dǎo)體封裝匹配或接近匹配的CTE，解決了嵌入硅或用于扇出的硅與硅器件的CTE失配問題。例如，在一個實施例中，利用硬焊料將非常薄的硅管芯結(jié)合在厚銅上，使得組合器件的CTE受到銅管芯的控制。這種器件(半導(dǎo)體管芯和銅管芯對)可以更容易處理，可以沒有機械風(fēng)險，可以與有機構(gòu)建技術(shù)完全兼容，可以改善扇出中的良率，并且可以顯著改善熱處理。
[0022]在實施例中，使用半導(dǎo)體管芯和銅管芯對的封裝改善無凸點構(gòu)建層(BBUL)狀產(chǎn)品的熱性能并且有助于針對更大管芯使用BBUL處理。在實施例中，使用半導(dǎo)體管芯和銅管芯對的封裝有助于嵌入更小的硅片。在實施例中，將硅管芯或晶圓或硅片與CTE工程管芯耦合?？梢允褂眯g(shù)語CTE工程管芯表示由這種管芯，而不是硅或半導(dǎo)體管芯，控制例如半導(dǎo)體管芯和CTE工程管芯對的CTE。因此，相對于CTE對容納半導(dǎo)體管芯的半導(dǎo)體封裝的影響，有效改變了半導(dǎo)體管芯的CTE。例如，在一個這樣的實施例中，將硅管芯與銅CTE工程管芯配對。銅管芯控制著該對的CTE。在具體的這種實施例中，利用共晶金(Au)和錫(Sn)焊料來耦合半導(dǎo)體管芯和CTE工程管芯對。
[0023]可以在多種封裝選項中容納封裝的半導(dǎo)體管芯和CTE工程管芯對。一個這樣的選項是在通過BBUL工藝形成的無芯襯底中容納這樣的管芯對。例如，圖1示出了根據(jù)本發(fā)明實施例，封裝的半導(dǎo)體管芯和CTE工程管芯對的截面圖。
[0024]參考圖1，半導(dǎo)體封裝100包括具有焊盤側(cè)106的襯底104。半導(dǎo)體管芯102嵌入在襯底104中。半導(dǎo)體管芯102具有與襯底104的焊盤側(cè)106緊鄰的有源側(cè)116。半導(dǎo)體管芯102還具有背側(cè)112，其具有遠離襯底104的焊盤側(cè)106的表面區(qū)域。CTE工程管芯110嵌入襯底104中并且耦合到半導(dǎo)體管芯102。CTE工程管芯110，例如在界面120處，具有與半導(dǎo)體管芯102的背側(cè)表面區(qū)域相同且對準的表面區(qū)域。
[0025]根據(jù)本發(fā)明的實施例，CTE工程管芯110的CTE控制著半導(dǎo)體管芯102和CTE工程管芯110的組合CTE。在一個這樣的實施例中，半導(dǎo)體管芯102由硅構(gòu)成，CTE工程管芯110由銅構(gòu)成。在另一個這樣的實施例中，CTE工程管芯110是半導(dǎo)體管芯102的大約5倍厚，或更厚。例如，在具體的這種實施例中，半導(dǎo)體管芯102的厚度大約為20微米，CTE工程管芯110的厚度大約為100微米。
[0026]在實施例中，襯底104是BBUL襯底，如圖1中所示。在一個這樣的實施例中，襯底104是無芯襯底，也如圖1所示。不過，在另一實施例中，如下文結(jié)合圖3所述，在襯底的芯中容納半導(dǎo)體管芯和CTE工程管芯。在另一實施例中，襯底包括扇出層，如下文結(jié)合圖2E所述。
[0027]BBUL是一種處理器封裝技術(shù)，它是無凸點的，因為不使用常見的小焊料凸點將硅管芯附接到處理器封裝線。它具有構(gòu)建層，因為是在硅管芯附近生長或構(gòu)建的。一些半導(dǎo)體封裝現(xiàn)在使用無芯襯底，其不包括常規(guī)襯底中常常有的厚樹脂芯層。在實施例中，作為BBUL工藝的一部分，利用半添加工藝(SAP)在半導(dǎo)體管芯102的有源側(cè)116上方形成導(dǎo)電過孔和布線層來完成其余層。在實施例中，形成外接接觸層。在一個實施例中，外部導(dǎo)電觸點的陣列為球柵陣列(BGA)。在其他實施例中，外部導(dǎo)電觸點的陣列是例如，但不限于柵格陣列(LGA)或管腳陣列(PGA)的陣列。
[0028]在實施例中，襯底104是無芯襯底，因為使用面板支撐半導(dǎo)體管芯102的封裝，直到形成外部導(dǎo)電管路的陣列。然后去除面板以為半導(dǎo)體管芯提供無芯封裝。因此，在實施例中，使用術(shù)語“無芯”表示在結(jié)束構(gòu)建過程時最終去除為容納管芯而在其上形成封裝的支撐。在具體實施例中，無芯襯底是在完成制造過程之后不包括厚芯的襯底。作為范例，厚芯可以是由例如用于母板中的加強材料構(gòu)成的芯，并且其中可以包括導(dǎo)電過孔。要理解的是，可以保留或可以去除管芯結(jié)合膜。在任一種情況下，在去除面板之后包括或不包括管芯結(jié)合膜提供了無芯襯底。再者，可以將襯底視為無芯襯底，因為它不包括厚芯，例如纖維加強的玻璃環(huán)氧樹脂。
[0029]在實施例中，半導(dǎo)體管芯102的有源表面116包括多個半導(dǎo)體器件，例如，但不限于通過管芯互連結(jié)構(gòu)互連在一起成為功能電路的晶體管、電容器和電阻器，由此形成集成電路。如本領(lǐng)域的技術(shù)人員將要理解的，半導(dǎo)體管芯的器件側(cè)包括具有集成電路和互連的有源部分。根據(jù)幾種不同的實施例，半導(dǎo)體管芯可以是任何適當(dāng)?shù)募呻娐菲骷?，包括，但不限于微處理?單核或多核)、存儲器件、芯片組、圖形器件、專用集成電路。
[0030]在實施例中，封裝的半導(dǎo)體管芯102可以是完全嵌入并且被圍繞的半導(dǎo)體管芯。如本公開中使用的，“完全嵌入并且被圍繞的”表示半導(dǎo)體管芯的所有表面都與襯底的密封膜(例如電介質(zhì)層)，或至少與密封膜之內(nèi)容納的材料接觸。換言之，“完全嵌入并且被圍繞的”表示半導(dǎo)體管芯的所有暴露表面都與襯底的密封膜接觸。
[0031]在實施例中，封裝的半導(dǎo)體管芯102可以是完全嵌入的半導(dǎo)體管芯。如本公開中使用的，“完全嵌入的”表示半導(dǎo)體管芯的有源表面和整個側(cè)壁都與襯底的密封膜(例如電介質(zhì)層)，或至少與密封膜之內(nèi)容納的材料接觸。換言之，“完全嵌入”表示半導(dǎo)體管芯的有源表面的所有暴露區(qū)域和整個側(cè)壁的暴露部分都與襯底的密封膜接觸。不過，在這種情況下，半導(dǎo)體管芯不是“被圍繞的”，因為半導(dǎo)體管芯的背側(cè)不和襯底的密封膜或密封膜之內(nèi)容納的材料接觸。在第一實施例中，半導(dǎo)體管芯的背表面從襯底管芯側(cè)的全局平面表面突出。在第二實施例中，半導(dǎo)體管芯沒有表面從襯底管芯側(cè)的全局平面表面突出。
[0032]與“完全嵌入并且被圍繞的”以及“完全嵌入的”的以上定義相反，“部分嵌入的”管芯是整個表面，但是僅僅側(cè)壁的一部分與襯底(例如無芯襯底)的密封膜接觸，或至少與密封膜之內(nèi)容納的材料接觸的管芯。進一步對比而言，“非嵌入的”管芯是至多一個表面，且側(cè)壁沒有任何部分，接觸襯底(例如無芯襯底)的密封膜或接觸密封膜之內(nèi)容納的材料的管芯。
[0033]再次參考圖1，在實施例中，在CTE工程管芯110的背側(cè)126上設(shè)置管芯結(jié)合膜130。在實施例中，襯底104包括密封劑層126。在實施例中，如圖1中所示，封裝100包括位于襯底104的焊盤側(cè)106的基礎(chǔ)襯底122。例如，在半導(dǎo)體管芯102是諸如智能電話實施例或手持讀取器實施例的手持裝置的一部分時，基礎(chǔ)襯底122是母板。在另一個示范性實施例中，在半導(dǎo)體管芯102是諸如智能電話實施例或手持讀取器實施例的手持裝置的一部分時，基礎(chǔ)襯底122是外層殼，例如使用期間被人接觸的部分。在另一個示范性實施例中，在半導(dǎo)體管芯102是諸如智能電話實施例或手持讀取器實施例的手持裝置的一部分時，基礎(chǔ)襯底122包括母板和外層殼，例如使用期間被人接觸的部分。
[0034]在襯底104的焊盤側(cè)106上設(shè)置外部導(dǎo)電觸點132的陣列。在實施例中，外部導(dǎo)電觸點132將襯底104耦合到基礎(chǔ)襯底122。可以使用外部導(dǎo)電觸點132與基礎(chǔ)襯底122進行電連通。在一個實施例中，外部導(dǎo)電觸點的陣列132是球柵陣列(BGA)。焊料掩模134構(gòu)成形成襯底104焊盤側(cè)106的材料。外部導(dǎo)電觸點132設(shè)置于凸點結(jié)合焊盤136上。
[0035]在另一方面中，圖2A-2E示出了截面圖，其表示根據(jù)本發(fā)明實施例，在制造封裝的半導(dǎo)體管芯和CTE工程管芯對的方法中的各種操作。
[0036]參考圖2A，半導(dǎo)體晶圓200具有背側(cè)202和有源側(cè)204。從背側(cè)202減薄半導(dǎo)體晶圓200以提供被減薄的半導(dǎo)體晶圓206，其具有仍然保持原樣的有源側(cè)204和新暴露的背側(cè)208。在實施例中，將半導(dǎo)體晶圓200從大約750微米的起始厚度減薄到小于大約100微米的厚度。在具體實施例中，將半導(dǎo)體晶圓200從大約750微米的起始厚度減薄到大約20微米的厚度。在實施例中，通過背側(cè)研磨工藝，例如，但不限于化學(xué)機械拋光工藝，減薄半導(dǎo)體晶圓200。
[0037]參考圖2B，被減薄的半導(dǎo)體晶圓206耦合到晶圓或面板210。根據(jù)本發(fā)明的實施例，晶圓或面板210的CTE與減薄半導(dǎo)體晶圓206的CTE不同，并且所述晶圓或面板210可以被稱為CTE工程晶圓或面板。在實施例中，耦合涉及將減薄的硅管芯耦合到剛性銅晶圓或面板，也稱為切片。在一個這樣的實施例中，利用熔點高于大約300攝氏度的硬焊料進行焊接，實現(xiàn)耦合。在具體的這種實施例中，焊料是用于耦合硅和銅的金(Au)和錫(Sn)的共晶焊料。在備選實施例中，使用金屬間化合物和/或有機材料粘合劑將減薄的半導(dǎo)體晶圓206耦合到晶圓或面板210。在實施例中，選擇CTE工程晶圓或面板210的厚度以控制半導(dǎo)體晶圓206和CTE工程晶圓或面板210對的CTE。例如，在具體實施例中，CTE工程晶圓或面板210是減薄的半導(dǎo)體晶圓206的大約5倍厚或更厚。
[0038]參考圖2C，分離半導(dǎo)體晶圓206和CTE工程晶圓或面板210對以提供個體單元220，例如均具有獨立集成電路(IC)的個體單元?？梢詫€體單元220視為包括半導(dǎo)體管芯222和CTE工程管芯224。因此，由于半導(dǎo)體管芯222和CTE工程管芯224是在同一分離操作中形成的，所以它們尺寸相同且彼此對準。亦即，在它們的界面226處，半導(dǎo)體管芯222和CTE工程管芯224具有彼此對準的相同表面區(qū)域。在實施例中，分離是通過鋸開、激光燒蝕或其組合來進行的。在未示出的備選實施例中，分離減薄的半導(dǎo)體晶圓206并且然后與CTE工程管芯耦合。
[0039]參考圖2D，在載體250上重新分布半導(dǎo)體管芯222和CTE工程管芯224對220。在實施例中，如下文結(jié)合圖5更詳細所述，載體為面板。
[0040]參考圖2E，在載體250上執(zhí)行構(gòu)建過程，包括在半導(dǎo)體管芯222上方制造扇出層260。根據(jù)本發(fā)明的實施例，部分由于CTE工程管芯224對CTE的控制，扇出層260比常規(guī)工藝顯著更平坦。在實施例中，如圖2E中所示，半導(dǎo)體管芯222和CTE工程管芯224容納于同一模制層262中。在實施例中，圖2E的結(jié)構(gòu)可以進行與載體250剝離和分離，以提供個體封裝的器件，每個器件都具有半導(dǎo)體管芯222和CTE工程管芯224對。
[0041]在另一方面，半導(dǎo)體管芯和CTE工程管芯容納于襯底的芯中。例如，圖3示出了根據(jù)本發(fā)明實施例，封裝的半導(dǎo)體管芯和CTE工程管芯對的截面圖。參考圖3，半導(dǎo)體封裝300包括嵌入襯底304中的半導(dǎo)體管芯322和CTE工程管芯324對，襯底304上制造有構(gòu)建層。在實施例中，半導(dǎo)體管芯322和CTE工程管芯324對嵌入襯底304的芯370中。在一個這樣的實施例中，半導(dǎo)體管芯322和CTE工程管芯324對嵌入同樣的芯材料之內(nèi)，如圖3中所
/Jn ο
[0042]在另一方面，半導(dǎo)體管芯和CTE工程管芯容納于包括單獨的半導(dǎo)體管芯的BBUL封裝的構(gòu)建層中。例如，圖4示出了根據(jù)本發(fā)明實施例，封裝的半導(dǎo)體管芯和CTE工程管芯對的截面圖。參考圖4，半導(dǎo)體封裝400包括半導(dǎo)體管芯422和CTE工程管芯424對。封裝400中還包括另一個半導(dǎo)體管芯480。可以使用半導(dǎo)體管芯480作為BBUL工藝的基礎(chǔ)來執(zhí)行BBUL工藝。在實施例中，在BBUL工藝期間，在襯底404中嵌入半導(dǎo)體管芯422和CTE工程管芯424對，作為半導(dǎo)體管芯480上制造的構(gòu)建層的一部分。
[0043]如上文簡述的那樣，可以在面板上封裝半導(dǎo)體管芯和CTE工程管芯對。例如，圖5示出了截面圖，其表示根據(jù)本發(fā)明實施例，在制造封裝的半導(dǎo)體管芯和CTE工程管芯對的方法中的操作。
[0044]參考圖5，在實施例中，可以在載體590上執(zhí)行以上制造過程?？梢蕴峁┢渲性O(shè)置有多個空腔的諸如面板的載體590，每個空腔的尺寸被設(shè)計成接收半導(dǎo)體管芯522和CTE工程管芯524對。在處理期間，可以配合相同的結(jié)構(gòu)(例如500和500’)，以便構(gòu)建用于處理設(shè)施的背對背設(shè)備。因此，處理量得到有效加倍。圖5中所示的結(jié)構(gòu)可以形成更大面板的部分，更大面板具有多個截面類似或相同的相同區(qū)域。
[0045]例如，面板可以在任一側(cè)上包括1000個凹陷，允許從單個面板制造2000個個體封裝。面板可以包括粘附釋放層和粘合膠合劑?？梢栽谟糜诜蛛x處理的設(shè)備500或500’的每個末端處提供切割區(qū)域。可以利用管芯結(jié)合膜將半導(dǎo)體管芯522和CTE工程管芯524對的背側(cè)(例如在CTE工程管芯部分的背側(cè))結(jié)合到面板?？梢酝ㄟ^層壓工藝形成密封層。在另一實施例中，可以通過在晶圓尺度的設(shè)備陣列上旋涂并固化電介質(zhì)來形成一個或多個密封層，為了例示簡單，設(shè)備500僅僅是一個子集。
[0046]在實施例中，遵循封裝工藝，例如將封裝的存儲器管芯與封裝邏輯管芯耦合，將一個或多個上述容納半導(dǎo)體管芯和CTE工程管芯的半導(dǎo)體封裝與其他封裝配對。在范例中，可以利用熱壓力接合(TCB)處理，在BBUL制造之后，進行兩個或更多個體封裝管芯之間的連接。在另一實施例中，超過一個的兩管芯嵌入同一封裝中。例如，在一個實施例中，封裝的半導(dǎo)體管芯和CTE工程管芯對還包括輔助的疊置管芯。第一管芯可以具有設(shè)置于其中的一個或多個過硅通孔(TSV管芯)。第二管芯可以通過一個或多個過硅通孔電耦合至TSV管芯。該設(shè)備還可以包括無芯襯底。在一個實施例中，兩個管芯都嵌入無芯襯底中。
[0047]于是，本發(fā)明的實施例實現(xiàn)了封裝的半導(dǎo)體管芯和CTE工程管芯對的制造。這樣的實施例可以提供益處，例如，但不限于成本降低和層間電介質(zhì)(ILD)應(yīng)力降低。本文描述的部件和技術(shù)的唯一性組合可以與常規(guī)設(shè)備工具箱完全兼容。
[0048]圖6是根據(jù)本發(fā)明實施例的計算機系統(tǒng)600的示意圖。如圖所示的計算機系統(tǒng)600 (也稱為電子系統(tǒng)600)能夠體現(xiàn)根據(jù)幾個公開的實施例和本公開中闡述的其等價方案的任一種的封裝的半導(dǎo)體管芯和CTE工程管芯對。計算機系統(tǒng)600可以是諸如筆記本計算機的移動裝置。計算機系統(tǒng)600可以是諸如無線智能電話的移動裝置。計算機系統(tǒng)600可以是臺式計算機。計算機系統(tǒng)600可以是手持讀取器。
[0049]在實施例中，電子系統(tǒng)600是計算機系統(tǒng)，其包括系統(tǒng)總線620，以電耦合電子系統(tǒng)600的各個部件。根據(jù)各實施例，系統(tǒng)總線620是單根總線或總線的任意組合。電子系統(tǒng)600包括向集成電路610提供電力的電壓源630。在一些實施例中，電壓源630通過系統(tǒng)總線620向集成電路610供應(yīng)電流。
[0050]根據(jù)實施例，集成電路610電耦合至系統(tǒng)總線620并且包括任何電路或電路組合。在實施例中，集成電路610包括可以是任何類型的處理器612。如這里使用的，處理器612可以表示任何類型的電路，例如，但不限于微處理器、微控制器、圖形處理器、數(shù)字信號處理器或另一種處理器。在實施例中，處理器612是本文公開的封裝的半導(dǎo)體管芯和CTE工程管芯對。在實施例中，在處理器的存儲器高速緩存中有SRAM的實施例。集成電路610中可以包括的其他類型電路是定制電路或?qū)Ｓ眉呻娐?ASIC)，例如用于無線裝置中的通信電路614，無線裝置例如是蜂窩電話、智能電話、尋呼機、便攜式計算機、雙向無線電設(shè)備和類似電子系統(tǒng)。在實施例中，處理器610包括管芯上存儲器616，例如靜態(tài)隨機存儲存儲器(SRAM)。在實施例中，處理器610包括嵌入式管芯上存儲器616，例如嵌入式動態(tài)隨機存儲存儲器(eDRAM)。
[0051]在實施例中，利用后續(xù)集成電路611補充集成電路610。有用的實施例包括雙處理器613和雙通信電路615以及雙管芯上存儲器617，例如SRAM。在實施例中，雙集成電路610包括嵌入式管芯上存儲器617，例如eDRAM。
[0052]在實施例中，電子系統(tǒng)600還包括外部儲存器640,外部儲存器640又可以包括一個或多個適于特定應(yīng)用的存儲元件，例如RAM形式的主存儲器642、一個或多個硬盤驅(qū)動器644和/或一個或多個處理可移除介質(zhì)646的驅(qū)動器，例如軟盤、緊致盤(⑶)、數(shù)字多用盤(DVD)、閃速存儲器驅(qū)動器和其他現(xiàn)有技術(shù)中已知的可移除介質(zhì)。根據(jù)實施例，外部儲存器640也可以是嵌入式存儲器648，例如嵌入式TSV管芯疊置體中的第一管芯。
[0053]在實施例中，電子系統(tǒng)600還包括顯示裝置650、音頻輸出660。在實施例中，電子系統(tǒng)600包括輸入裝置，例如控制器670，其可以是鍵盤、鼠標、跟蹤球、游戲控制器、微音器、語音識別裝置或向電子系統(tǒng)600中輸入信息的任何其他輸入裝置。在實施例中，輸入裝置670是攝像機。在實施例中，輸入裝置670是數(shù)字錄音機。在實施例中，輸入裝置670是攝像機和數(shù)字錄音機。
[0054]如這里所示，可以在若干不同實施例中實現(xiàn)集成電路610，包括根據(jù)幾個公開實施例及其等價方案的封裝的半導(dǎo)體管芯和CTE工程管芯對，電子系統(tǒng)、計算機系統(tǒng)、一種或多種制造集成電路的方法以及如本文在各實施例及其現(xiàn)有技術(shù)等價方案中闡述，根據(jù)幾個公開實施例的任一個，制造包括封裝的半導(dǎo)體管芯和CTE工程管芯對的電子組件的一種或多種方法?？梢愿淖冊?、材料、幾何結(jié)構(gòu)、尺度和操作順序以適應(yīng)特定的I/O耦合要求，包括用于根據(jù)幾個公開的封裝的半導(dǎo)體管芯和CTE工程管芯對實施例及其等價方案的任一個的處理器安裝襯底中嵌入的微電子管芯的陣列接觸數(shù)、陣列接觸配置。
[0055]因此，已經(jīng)公開了封裝的半導(dǎo)體管芯和CTE工程管芯對和形成封裝的半導(dǎo)體管芯和CTE工程管芯對的方法。在實施例中，半導(dǎo)體封裝包括襯底。半導(dǎo)體管芯嵌入襯底中且具有表面區(qū)域。CTE工程管芯嵌入襯底中并且耦合到半導(dǎo)體管芯。CTE工程管芯具有與半導(dǎo)體管芯的表面區(qū)域相同且對準的表面區(qū)域。在一個這樣的實施例中，半導(dǎo)體管芯由硅構(gòu)成，CTE工程管芯由銅構(gòu)成。
【權(quán)利要求】
1.一種半導(dǎo)體封裝，包括: 襯底； 半導(dǎo)體管芯，所述半導(dǎo)體管芯被嵌入所述襯底中并且具有表面區(qū)域；以及 CTE工程管芯，所述CTE工程管芯被嵌入所述襯底中并且耦合到所述半導(dǎo)體管芯，并且具有與所述半導(dǎo)體管芯的所述表面區(qū)域相同且對準的表面區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯包括硅，并且所述CTE工程管芯包括銅。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述CTE工程管芯是所述半導(dǎo)體管芯的大約5倍厚，或更厚。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯的厚度大約為20微米，并且所述CTE工程管芯的厚度大約為100微米。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中通過共晶金(Au)和錫(Sn)焊料將所述CTE工程管芯耦合到所述半導(dǎo)體管芯。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述襯底包括扇出層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯和所述CTE工程管芯被容納在所述襯底的同一模制層中。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述襯底是無凸點構(gòu)建層(BBUL)襯底。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯和所述CTE工程管芯被容納在所述襯底的芯中。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體封裝，其中所述襯底為無芯襯底。
11.一種制造半導(dǎo)體封裝的方法，所述方法包括: 從半導(dǎo)體晶圓的背側(cè)減薄所述半導(dǎo)體晶圓；以及接下來， 經(jīng)由所述背側(cè)將所述半導(dǎo)體晶圓耦合到CTE工程晶圓或面板； 分離所述半導(dǎo)體晶圓和所述CTE工程晶圓或面板，以形成多個半導(dǎo)體管芯和CTE工程管芯對；以及 在單個封裝中封裝半導(dǎo)體管芯和CTE工程管芯對。
12.根據(jù)權(quán)利要求11所述的方法，其中將所述半導(dǎo)體晶圓耦合到所述CTE工程晶圓或面板包括將娃晶圓稱合到銅晶圓或面板。
13.根據(jù)權(quán)利要求11所述的方法，其中減薄所述半導(dǎo)體晶圓包括減薄到所述CTE工程晶圓或面板厚度的大約五分之一的厚度。
14.根據(jù)權(quán)利要求11所述的方法，其中減薄所述半導(dǎo)體晶圓包括減薄到大約20微米的厚度。
15.根據(jù)權(quán)利要求11所述的方法，其中將所述半導(dǎo)體晶圓耦合到所述CTE工程晶圓或面板包括使用共晶金(Au)和錫(Sn)焊料。
16.一種半導(dǎo)體封裝，包括: 襯底，所述襯底具有焊盤側(cè)； 半導(dǎo)體管芯，所述半導(dǎo)體管芯被嵌入所述襯底中，所述半導(dǎo)體管芯包括與所述襯底的所述焊盤側(cè)緊鄰的有源側(cè)，并且包括背側(cè)，所述背側(cè)具有遠離所述襯底的所述焊盤側(cè)的表面區(qū)域；以及CTE工程管芯，所述CTE工程管芯被嵌入所述襯底中并且耦合到所述半導(dǎo)體管芯，所述CTE工程管芯具有與所述半導(dǎo)體管芯的所述背側(cè)的所述表面區(qū)域相同且對準的表面區(qū)域，其中所述CTE工程管芯的CTE控制所述半導(dǎo)體管芯和所述CTE工程管芯的組合CTE。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯包括硅，并且所述CTE工程管芯包括銅。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述CTE工程管芯是所述半導(dǎo)體管芯的大約5倍厚，或更厚。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯的厚度大約為20微米，并且所述CTE工程管芯的厚度大約為100微米。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中通過共晶金(Au)和錫(Sn)焊料將所述CTE工程管芯耦合到所述半導(dǎo)體管芯。
21.根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述襯底包括扇出層。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯和所述CTE工程管芯被容納在所述襯底的同一模制層中。
23.根據(jù)權(quán)利要求16所述的半導(dǎo)體封裝，其中所述襯底是無凸點構(gòu)建層(BBUL)襯底。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體封裝，其中所述半導(dǎo)體管芯和所述CTE工程管芯被容納在所述襯底的芯中。
25.根據(jù)權(quán)利要求23所述的半導(dǎo)體封裝，其中所述襯底為無芯襯底。
【文檔編號】H01L25/16GK104137257SQ201180076404
【公開日】2014年11月5日 申請日期:2011年12月21日 優(yōu)先權(quán)日:2011年12月21日
【發(fā)明者】C·胡 申請人:英特爾公司