專利名稱：減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法及器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，更具體地說，本發(fā)明涉及ー種減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法以及采用了該減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法的半導體器件制造方法。
背景技術(shù)：
隨著超大規(guī)模集成電路技術(shù)的迅速發(fā)展，MOSFET (金屬-氧化物-半導體場效應(yīng)晶體管，簡稱M0S)器件的尺寸在不斷減小。由于MOS晶體管尺寸的急劇減小，柵氧化層的厚度減小至2nm甚至更薄。在MOS器件按比例縮小尺寸的同時，工作電壓并未相應(yīng)地等比例降低，這使得 MOS器件的溝道電場和氧化層電場顯著增加，負偏壓溫度不穩(wěn)定性(NBTI Negative BiasTemperature Instability)效應(yīng)引起的退化日益顯著。負偏壓溫度不穩(wěn)定性(NBTI),通常指PMOS管在高溫、強場負柵壓作用下表現(xiàn)得器件性能退化，電性溫度在80-250度的范圍內(nèi)，如圖I所示，其中，示出了 PMOS布置在襯底的N阱N-Well中、襯底電壓Vsub = 0V、源極電壓Vs =漏極電壓Vd = 0V、柵極電壓大于OV的情況。NBTI退化表現(xiàn)為器件的關(guān)態(tài)電流(Ioff)増大，閾值電壓(Vth)負向漂移，跨導(Gm)和漏電流(Ids)減小等。此外，為了提高晶體管性能，減小柵氧化層的漏電流，在柵氧化層中引入N原子已經(jīng)成為ー種エ藝標準，但是，N原子的引入在一定程度上加劇了器件NBTI退化。在對NBTI退化機理的研究中，普遍認為是Si02/Si界面發(fā)生的電化學反應(yīng)引起的。在NBTI應(yīng)カ過程中，氧化層固定電荷和由于表面空穴參與而產(chǎn)生的界面陷阱(Si3SSi)與是引起NBTI效應(yīng)的主要原因。而在固定電荷和界面陷阱造成的NBTI效應(yīng)中Si-H鍵都起了關(guān)鍵的作用。在NBTI應(yīng)カ條件下，空穴在電場的作用下可以使Si-H鍵分解，從而形成界面陷講，如圖2所示(示出Silicon(IOO)界面和Silicon(Ill)界面)，造成器件的退化。反應(yīng)方程式如下Si3 = SiH — Si3 = Si +H0界面陷阱Si3 = SiH+H+ — Si3 = Si +H2O3 = SiH — O3 = Si +H0氧化層電荷O3 三— O3 三 Si +H2但是在CMOS (互補金屬-氧化物-半導體)器件柵氧化層中H作為固定電荷和界面陷阱中Si的主要成鍵物質(zhì)，是最常見和不可避免的雜質(zhì)，并在NBTI反應(yīng)過程中起主要作用。在現(xiàn)在的CMOSエ藝流程中，已經(jīng)采取了相關(guān)措施來抑制NBTI效應(yīng)。比如在Si02/Si界面處通過氘的缺陷鈍化，在提高器件可靠性方面有很大優(yōu)勢。因為根據(jù)動態(tài)同位素效應(yīng)，打破與氘形成的Si-D鍵比與氫形成的Si-H鍵更困難ー些。
但是，在エ藝中實現(xiàn)這種鈍化中也存在著重要的問題。在已有的生產(chǎn)線上，通常是通過柵氧化層在氘中退火來完成界面的氘化。但是隨著退火的完成，在隨后的エ藝中隨著溫度的升高，將使氘從界面擴散出去，并因而降低了氘所帶來的優(yōu)點。也可以在氘退火之后，通過在柵極之上増加一個擴散阻擋帽(例如，氮化物帽)來保存氘，但是該帽層増加了エ藝復雜度和成本。此外，也有在生產(chǎn)線后段之后執(zhí)行界面的氘化，但是由于在多晶硅淀積之后以及后端的エ藝中諸如膜淀積、刻蝕、離子注入和清洗等中存在氫，大多數(shù)界面缺陷可能已經(jīng)被氫鈍化，所以在上后端エ藝之后執(zhí)行氘退火會導致低氘化效率。
因此，如何提供一種可減小NBTI效應(yīng)的PMOS管制作方法，已成為業(yè)界亟待解決的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供ー種減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法以及采用了該減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法的半導體器件制造方法。根據(jù)本發(fā)明的第一方面，提供了ー種減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，其包括在光刻以形成MOS半導體器件的多晶硅柵極之前，對多晶硅執(zhí)行氘摻雜，并且在光刻以形成MOS半導體器件的多晶硅柵極之后，形成柵極側(cè)墻。優(yōu)選地，所述MOS半導體器件為P型MOS半導體器件。優(yōu)選地，在對多晶硅執(zhí)行氘摻雜的步驟中，通過多晶硅的離子注入エ藝執(zhí)行氘摻雜。優(yōu)選地，在對多晶硅執(zhí)行氘摻雜的步驟中，使氘進入多晶硅柵Si02/Si界面形成Si-D鍵，鈍化Si02/Si界面的Si懸掛鍵，或者取代器件中原有的Si-H鍵。優(yōu)選地，在對多晶硅執(zhí)行氘摻雜的步驟中，控制離子注入的劑量和能量，以使氘在靠近SiO2ZSi界面或者其附近，并且在界面處氘的濃度達到最高。根據(jù)本發(fā)明的第二方面，提供了一種半導體器件制造方法，其包括進行阱注入形成阱；制作柵極絕緣層；柵極多晶硅的淀積；光刻以形成MOS半導體器件的多晶硅柵極；形成柵極側(cè)墻；形成摻雜源漏結(jié)構(gòu)；源漏注入形成源漏扱；以及制作金屬前介質(zhì)、通孔、金屬插塞和金屬層；其中所述半導體器件制造方法還包括在光刻以形成MOS半導體器件的多晶硅柵極之前，對多晶硅執(zhí)行氘摻雜，并且在光刻以形成MOS半導體器件的多晶硅柵極之后，形成柵極側(cè)墻。優(yōu)選地，所述MOS半導體器件為P型MOS半導體器件。優(yōu)選地，在對多晶硅執(zhí)行氘摻雜的步驟中，通過多晶硅的離子注入エ藝執(zhí)行氘摻雜。優(yōu)選地，在對多晶硅執(zhí)行氘摻雜的步驟中，使氘進入多晶硅柵Si02/Si界面形成Si-D鍵，鈍化Si02/Si界面的Si懸掛鍵，或者取代器件中原有的Si-H鍵。優(yōu)選地，在對多晶硅執(zhí)行氘摻雜的步驟中，控制離子注入的劑量和能量，以使氘在靠近Si02/Si界面或者其附近，并且在界面處氘的濃度達到最高。根據(jù)本發(fā)明，根據(jù)本發(fā)明，通過在多晶硅淀積后的離子注入エ藝中增加氘，把氘注入到Si02/Si界面形成Si-D鍵，用以鈍化Si02/Si界面的Si懸掛鍵，也可以取代器件中原有的Si-H鍵，隨著Si懸掛鍵被D鈍化，原有的Si懸掛鍵正電荷中心不再具有電性，而且Si-D鍵不易斷裂，從而提高PMOS器件中的NBTI性能，進而提高PMOS器件性能。


結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖I是示出了 NBTI效應(yīng)示意圖。 圖2是Si/Si02界面的成鍵結(jié)構(gòu)。圖3是根據(jù)本發(fā)明實施例的エ藝的制作流程圖。 需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進行詳細描述。下面將參考圖3來詳細描述本發(fā)明的實施例。圖3是根據(jù)本發(fā)明實施例的エ藝的制作流程圖。參見圖3，首先進行步驟S10，進行阱注入形成N型阱。在本實施例中，例如可通過磷摻雜形成N阱。接著進行步驟S11，制作柵極絕緣層，其中柵極絕緣層為氮氧化硅或氧化硅。接著繼續(xù)步驟S12，進行柵極的淀積，淀積的材料是多晶硅。接著繼續(xù)步驟S13，用離子注入機進行多晶硅的氘離子的摻雜。如中國專利ZL200610072641. 3 (公開號CN 1870243A，發(fā)明名稱“具有氘化掩埋層的半導體襯底和器件”) 所述，對Si材料實行氘的注入是完全可行的。這ー步使用至少ー個包含氘的化學物質(zhì)來形成該離子。例如D2, D2O, ND3或者CD4。優(yōu)選地，在該步驟中，最好控制離子注入的劑量和能量，使氘在靠近Si02/Si界面或者其附近，并且在界面處氘的濃度達到最高。需要注意的是，要在SiN側(cè)墻形成(步驟S15)前完成這ー步氘的注入，因為SiN的淀積中有氫的存在，大多數(shù)懸掛鍵已經(jīng)隨著H的飽和，氘難以取代它們，打破與D形成的鍵比與H形成的鍵更困難ー些。接著繼續(xù)步驟S14，多晶硅的光刻形成柵極。接著繼續(xù)步驟S15，制作第一柵極側(cè)墻，第一柵極側(cè)墻的形成包括多晶硅柵的氧化和SiN的淀積。接著繼續(xù)步驟S16，進行輕摻雜注入形成輕摻雜源漏結(jié)構(gòu)。在本實施例中，例如，所述輕摻雜雜質(zhì)為氟化硼。接著繼續(xù)步驟S17，優(yōu)選地進ー步形成第二側(cè)墻，在某些情況下可能需要該步驟，第二側(cè)墻的形成包括氧化物的淀積，SiN的淀積以及SiN的刻蝕。接著繼續(xù)步驟S18，進行源漏注入形成源漏扱。在本實施例中，通過P型摻雜注入形成P型的源漏扱，所述P型摻雜為硼摻雜。
接著繼續(xù)步驟S19,最后制作金屬前介質(zhì)、通孔、金屬插塞和金屬層。在本發(fā)明的實施例中，通過在多晶硅淀積后的離子注入エ藝中增加氘，把氘注入到Si02/Si界面，用以鈍化Si02/Si界面的Si懸掛鍵，也可以取代器件中原有的Si-H鍵，隨著Si懸掛鍵被D鈍化，原有的Si懸掛鍵正電荷中心不再具有電性，而且Si-D鍵不易斷裂，從而提高PMOS器件中的NBTI性能，進而提高PMOS器件性能。與傳統(tǒng)的エ藝相比，該エ藝具有エ藝簡單、易于實現(xiàn)等特點。在本發(fā)明的另ー實施例中，對于MOS半導體器件的其它具體制造エ藝過程，可以簡單地進行如下改進，即在光刻以形成MOS半導體器件的多晶硅柵極之前，對多晶硅執(zhí)行氘摻雜，并且在光刻以形成MOS半導體器件的多晶硅柵極之后，形成柵極側(cè)墻。由此，可提供ー種減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，并且可將上述減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法應(yīng)用至各種具體的器件制造エ藝中，由此采用根據(jù)本發(fā)明實施例的減小器 件負偏壓溫度不穩(wěn)定性效應(yīng)的方法并不限于圖3所示的具體步驟，而是可以在本發(fā)明的范圍作出ー些修改或者變化。可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，其特征在于包括在光刻以形成MOS半導體器件的多晶硅柵極之前，對多晶硅執(zhí)行氘摻雜，并且在光刻以形成MOS半導體器件的多晶硅柵極之后，形成柵極側(cè)墻。
2.根據(jù)權(quán)利要求I所述的減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，其特征在于，所述M0s半導體器件為P型M0S半導體器件。
3.根據(jù)權(quán)利要求I或2所述的減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，其特征在于，在對多晶硅執(zhí)行氘摻雜的步驟中，通過多晶硅的離子注入工藝執(zhí)行氘摻雜。
4.根據(jù)權(quán)利要求3所述的減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，其特征在于，在對多晶硅執(zhí)行氘摻雜的步驟中，使氘進入多晶硅柵Si02/Si界面形成Si-D鍵，鈍化Si02/Si界面的Si懸掛鍵，或者取代器件中原有的Si-H鍵。
5.根據(jù)權(quán)利要求I或2所述的減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法，其特征在于，在對多晶硅執(zhí)行氘摻雜的步驟中，控制離子注入的劑量和能量，以使氘在靠近Si02/Si界面或者其附近，并且在界面處氘的濃度達到最高。
6.一種半導體器件制造方法，其包括 進行阱注入形成阱； 制作柵極絕緣層； 柵極多晶硅的淀積； 光刻以形成MOS半導體器件的多晶娃柵極； 形成柵極側(cè)墻； 形成摻雜源漏結(jié)構(gòu)； 源漏注入形成源漏極；以及 制作金屬前介質(zhì)、通孔、金屬插塞和金屬層； 其特征在于，所述半導體器件制造方法還包括在光刻以形成MOS半導體器件的多晶硅柵極之前，對多晶硅執(zhí)行氘摻雜，并且在光刻以形成MOS半導體器件的多晶硅柵極之后，形成柵極側(cè)墻。
7.根據(jù)權(quán)利要求6所述的半導體器件制造方法，其特征在于，所述MOS半導體器件為P型MOS半導體器件。
8.根據(jù)權(quán)利要求6或7所述的半導體器件制造方法，其特征在于，在對多晶硅執(zhí)行氘摻雜的步驟中，通過多晶硅的離子注入工藝執(zhí)行氘摻雜。
9.根據(jù)權(quán)利要求8所述的半導體器件制造方法，其特征在于，在對多晶硅執(zhí)行氘摻雜的步驟中，使氘進入多晶硅柵Si02/Si界面形成Si-D鍵，鈍化Si02/Si界面的Si懸掛鍵，或者取代器件中原有的Si-H鍵。
10.根據(jù)權(quán)利要求6或7所述的半導體器件制造方法，其特征在于，在對多晶硅執(zhí)行氘摻雜的步驟中，控制離子注入的劑量和能量，以使氘在靠近Si02/Si界面或者其附近，并且在界面處氘的濃度達到最高。
全文摘要
本發(fā)明提供了一種減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法及器件制造方法。根據(jù)本發(fā)明的減小器件負偏壓溫度不穩(wěn)定性效應(yīng)的方法包括在光刻以形成MOS半導體器件的多晶硅柵極之前，對多晶硅執(zhí)行氘摻雜，并且在光刻以形成MOS半導體器件的多晶硅柵極之后，形成柵極側(cè)墻。根據(jù)本發(fā)明，通過在多晶硅淀積后的離子注入工藝中注入氘(D)，把氘注入到SiO2/Si界面形成Si-D鍵，用以鈍化SiO2/Si界面的Si懸掛鍵，也可以取代器件中原有的Si-H鍵，隨著Si懸掛鍵被D鈍化，原有的Si懸掛鍵正電荷中心不再具有電性，而且Si-D鍵不易斷裂，從而提高PMOS器件中的NBTI性能，進而提高PMOS器件性能。
文檔編號H01L21/336GK102709186SQ201210009099
公開日2012年10月3日 申請日期2012年1月12日 優(yōu)先權(quán)日2012年1月12日
發(fā)明者張冬明 申請人:上海華力微電子有限公司