專利名稱：在Ⅲ-Ⅴ族制造工藝中形成在硅晶圓的背面上方的保護(hù)膜的制作方法
在111-V族制造工藝中形成在硅晶圓的背面上方的保護(hù)膜技術(shù)領(lǐng)域
本發(fā)明一般地涉及半導(dǎo)體領(lǐng)域，更具體地來(lái)說(shuō)涉及半導(dǎo)體器件的制造方法。
背景技術(shù)：
近年來(lái)半導(dǎo)體集成電路(IC)工業(yè)已經(jīng)經(jīng)歷了快速發(fā)展。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步已經(jīng)生產(chǎn)出用于不同目的的各種類型的1C。制造一些類型的IC可能要求在襯底上方形成II1-V族層，例如在襯底上方形成II1-V族層。作為實(shí)例，這些類型的IC器件可以包括 發(fā)光二極管(LED)器件、射頻(RF)器件、和高功率半導(dǎo)體器件。
通常，制造商已經(jīng)在藍(lán)寶石襯底上方形成II1-V族層。然而，藍(lán)寶石襯底很昂貴。 因此，一些制造商已經(jīng)開始探索在更為廉價(jià)的硅襯底上方形成II1-V族層。然而，現(xiàn)有的在硅襯底上方形成II1-V族層的方法存在各種缺陷。這些缺陷之一涉及在一個(gè)或者更多的制造階段中II1-V族層的排氣。II1-V族層的排氣可能導(dǎo)致硅襯底的污染。因此，現(xiàn)有的制造工藝可能需要在硅襯底的周圍形成保護(hù)涂層以防止這種污染。保護(hù)涂層的形成需要額外的制造工藝，因此延長(zhǎng)了制造時(shí)間并且增加了制造成本。
因此，雖然現(xiàn)有的在硅襯底上形成II1-V族層的方法大體上實(shí)現(xiàn)了其預(yù)期目的， 但并不能在每一個(gè)方面完全令人滿意。發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種制造半導(dǎo)體器件的方法，包括在 娃襯底的第一表面和第二表面上方形成第一介電層，所述第一表面和第二表面為相對(duì)的表面，其中所述第一介電層的第一部分覆蓋所述襯底的所述第一表面，并且所述第一介電層的第二部分覆蓋所述襯底的所述第二表面；形成開口，所述開口從所述第一表面延伸到所述襯底中；通過第二介電層填充所述開口 ；以及去除所述第一介電層的所述第一部分而沒有去除所述第一介電層的所述第二部分。
在該方法中，使用單晶圓工藝實(shí)施去除所述第一介電層的所述第一部分。
在該方法中，所述單晶圓工藝包括將酸散布在所述襯底的所述第一表面上，從而去除所述第一介電層的所述第一部分。
該方法進(jìn)一步包括在形成所述開口之前，圖案化所述第一介電層的所述第一部分，以形成圖案化的電介質(zhì)掩模，并且其中，使用所述圖案化的電介質(zhì)掩模實(shí)施形成所述開□。
在該方法中，所述第一介電層包括氮化硅材料；以及所述第二介電層包括氧化硅材料。
在該方法中，通過使用低壓化學(xué)汽相沉積(LPCVD)工藝來(lái)實(shí)施形成所述第一介電層。
該方法進(jìn)一步包括在填充以后，對(duì)于所述第二介電層實(shí)施拋光工藝。
在該方法中，所述拋光工藝在所述第一介電層和第二介電層之間具有低蝕刻選擇
該方法進(jìn)一步包括在去除之后，在所述襯底的所述第一表面上方形成II1-V族層。
根據(jù)本發(fā)明的另一方面，還提供了一種制造半導(dǎo)體器件的方法，包括在硅襯底的正面和背面上方形成氮化硅層，其中，所述氮化硅層的第一部分形成在所述襯底的所述正面上方，并且其中，所述氮化硅層的第二部分形成在所述襯底的所述背面上方；圖案化所述氮化硅層的所述第一部分，從而形成所述氮化硅層的圖案化的第一部分；從所述正面在所述襯底中蝕刻多個(gè)凹槽，其中，在蝕刻過程中所述氮化硅層的所述圖案化的第一部分用作蝕刻掩模；在所述襯底的所述正面上方形成氧化硅層，所述氧化硅層填充所述凹槽；以及去除所述氮化硅層的所述圖案化的第一部分而沒有去除所述氮化硅層的所述第二部分。
在該方法中，去除包括從所述正面將熱磷酸施加給所述氮化硅層的所述圖案化的第一部分。
該方法進(jìn)一步包括在形成所述氧化硅層之后，對(duì)于所述氧化硅層實(shí)施拋光工藝。
在該方法中，所述拋光工藝在氧化硅和氮化硅之間具有低蝕刻選擇性，并且其中， 所述拋光工藝去除所述氮化硅層的所述圖案化的第一部分。
該方法進(jìn)一步包括在形成所述氮化硅層之前，在所述襯底的所述正面上方形成墊氧化物層，并且其中，所述氮化硅層的所述第一部分形成在所述墊氧化物層上方。
在該方法中，使用低壓化學(xué)汽相沉積(LPCVD)工藝實(shí)施形成所述氮化硅層。
該進(jìn)一步包括在去除之后，在所述襯底的所述正面上方形成II1-V族層。
根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體器件的方法，包括提供多個(gè)硅晶圓；通過氮化硅材料涂覆所述晶圓中每個(gè)；從所述晶圓的正面對(duì)于所述氮化硅材料實(shí)施圖案化工藝，從而形成多個(gè)圖案化的氮化硅掩模；通過所述圖案化的氮化硅掩模在所述晶圓的每個(gè)中蝕刻多個(gè)溝槽，其中，從所述晶圓的所述正面實(shí)施蝕刻；通過氧化硅材料填充所述溝槽，從而形成多個(gè)淺溝槽隔離(STI)結(jié)構(gòu)；以及通過從所述正面將酸散布 到每個(gè)獨(dú)立晶圓上來(lái)去除所述圖案化的氮化硅掩模，其中，以不通過去除工藝去除涂覆在每個(gè)晶圓的背面周圍的所述氮化硅材料的方式來(lái)實(shí)施所述去除工藝。
該方法進(jìn)一步包括在涂覆之前，在所述晶圓中的每個(gè)的所述正面上方形成墊氧化物層；以及在填充之后，對(duì)于所述氧化硅材料實(shí)施化學(xué)-機(jī)械-拋光(CMP)工藝。
在該方法中，實(shí)施所述CMP工藝直到去除所述圖案化的氮化硅掩模。
在該方法中，所述CMP工藝在氧化硅和氮化硅之間具有接近1:1的蝕刻選擇性。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過以下詳細(xì)描述可以最好地理解本發(fā)明的各個(gè)方面。 需要強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種不同部件沒有按比例繪制。實(shí)際上，為了使論述清晰，可以任意增加或減少各種部件的數(shù)量和尺寸。
圖1是示出根據(jù)本發(fā)明的各個(gè)方面的用于制造半導(dǎo)體器件的方法的流程圖。
圖2至圖10是根據(jù)本發(fā)明的各個(gè)方面處于各個(gè)制造階段中的晶圓的部分的示意性的部分橫截面?zhèn)纫晥D。
具體實(shí)施方式
應(yīng)該理解，以下發(fā)明提供了許多用于實(shí)施本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。以下描述組件和配置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這僅僅是實(shí)例，并不是用于限制本發(fā)明。此外，在以下的描述中，第一部件形成在第二部件上方或者上可以包括部件以直接接觸形成的實(shí)施例，還可以包括額外的部件形成為置于部件之間使得部件不直接接觸的實(shí)施例。為了簡(jiǎn)化和清楚的目的，可以任意地以不同的尺寸繪制各種部件。
圖1示出了根據(jù)本發(fā)明的各個(gè)方面用于制造半導(dǎo)體器件的方法10的流程圖。參考圖1，該方法包括框15，其中，在硅襯底的正面和背面上方形成氮化硅層。在襯底的正面上方形成氮化娃層的第一部分。在襯底的背面上方形成氮化娃層的第二部分。方法10包括框20,其中，圖案化氮化娃層的第一部分,從而形成氮化娃層的圖案化的第一部分。方法 10包括框25，其中，從正面在襯底中蝕刻多個(gè)凹槽。在蝕刻過程中，氮化硅層的圖案化的第一部分用作蝕刻掩模。方法10包括框30,其中，在襯底的正面上方形成氧化娃層。氧化娃層填充凹槽。方法10包括框35，其中，去除圖案化的氮化硅層的第一部分，而沒有去除氮化娃層的第二部分。
應(yīng)該理解，在圖1中所示的完成半導(dǎo)體器件的制造的框15-35的之前、之中、或之后，可以實(shí)施其他工藝，但為了簡(jiǎn)潔的目的，這些其他工藝本文中沒有進(jìn)行詳細(xì)討論。
圖2至圖10是根據(jù)圖1的方法10的實(shí)施例處于各個(gè)制造階段中的半導(dǎo)體器件的示意性的部分橫截面?zhèn)纫晥D。應(yīng)該理解，為了更好地理解本發(fā)明的創(chuàng)造性的概念，已經(jīng)簡(jiǎn)化了圖2至圖10。
參考圖2，提供了娃晶圓40。也可將娃晶圓40稱為娃襯底40。娃晶圓40具有 側(cè)面或者表面50 ;以及側(cè)面或者表面60,與側(cè)面50相對(duì)地定位。在示出的實(shí)施例中，可將側(cè)面或者表面50稱為正面或者前表面，將側(cè)面或者表面60稱為背面或者背表面。
在硅晶圓40的側(cè)面50上方形成介電層70。在實(shí)施例中，介電層70包括氧化硅材料并且可將該介電材料稱為墊氧化物層。介電層70具有厚度80 (在圖2中，垂直測(cè)量的)。 在實(shí)施例中，厚度80在從大約5納米至大約20納米的范圍內(nèi)。
現(xiàn)在，參考圖3，在硅晶圓40的周圍形成電介質(zhì)涂覆層90。在實(shí)施例中，電介質(zhì)涂覆層90包括氮化硅材料。將電介質(zhì)涂覆層90完整地涂覆在硅晶圓40周圍，從而使得通過電介質(zhì)涂覆層90來(lái)圍繞硅晶圓40。如圖3所示，在硅晶圓40的表面50上方(更具體地， 在介電層70上方)形成電介質(zhì)涂覆層90的一部分(portion or segment) 90A,以及在娃晶圓40的表面60上方形成電介質(zhì)涂覆層90的一部分90B。在實(shí)施例中，通過低壓化學(xué)汽相沉積(LPCVD)工藝100形成電介質(zhì)涂覆層90。電介質(zhì)涂覆層90具有厚度110。在實(shí)施例中，厚度110在從大約5納米至大約20納米的范圍內(nèi)。
現(xiàn)在，參考圖4，實(shí)施圖案化工藝120，以將電介質(zhì)涂覆層90的部分90A圖案化為圖案化的電介質(zhì)硬掩模130?？梢允褂帽绢I(lǐng)域公知的光刻工藝實(shí)施圖案化工藝120，該圖案化工藝包括一次或者多次施加掩模、曝光、顯影、烘焙、和沖洗工藝(無(wú)需按照該順序)。 例如，可以形成圖案化的光刻膠掩模，并且使用光刻膠掩模，以將部分90A圖案化為電介質(zhì)硬 掩模130。電介質(zhì)硬掩模130包括多個(gè)開口。作為示例，此處示出了開口 150、151、以及 152。
現(xiàn)在，參考圖5，實(shí)施蝕刻工藝160，以將開口 150至152進(jìn)一步延伸到硅晶圓中，從而形成多個(gè)凹槽150A至152A。可以將凹槽150A至152A稱為溝槽。使用電介質(zhì)硬掩模 130作為蝕刻掩模來(lái)實(shí)施蝕刻工藝160。蝕刻工藝160可以包括濕蝕刻工藝或者干蝕刻工藝。
現(xiàn)在，參考圖6，實(shí)施沉積工藝170以通過介電材料180填充凹槽150A至152A。在實(shí)施例中，沉積工藝170包括高密度等離子體(HDP)沉積工藝。在其他實(shí)施例中，沉積工藝 170可以包括本領(lǐng)域公知的其他沉積技術(shù)，例如化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、 原子層沉積(ALD)、或者其他合適的技術(shù)。在實(shí)施例中，介電材料180包括氧化娃。介電材料180完全填充凹槽150A至152A。介電材料180的部分也覆蓋電介質(zhì)硬掩模130的表面。
現(xiàn)在，參考圖7，在介電材料180上方實(shí)施拋光工藝190。在實(shí)施例中，拋光工藝 190包括化學(xué)-機(jī)械-拋光(CMP)工藝。在實(shí)施例中，CMP工藝在氧化硅材料和氮化硅材料之間具有相對(duì)較高的蝕刻選擇性。例如，在氧化硅材料和氮化硅材料之間的蝕刻選擇性可以大于約10 I。通常，蝕刻選擇性指的是去除不同材料的相應(yīng)速率。高蝕刻選擇性導(dǎo)致與另一種材料相比較，更快地去除一種材料。通過諸如CMP漿料的選擇和向下壓力的施加 (即，將壓力施加給CMP拋光頭)等因素能夠調(diào)整蝕刻選擇性。
這里，可以以將氧化硅(例如介電材料180)拋光掉而氮化硅(例如電介質(zhì)硬掩模 130)基本上保留在晶圓上的方式來(lái)調(diào)整CMP工藝?？梢詫?shí)施拋光工藝190直到獲得大致光滑并且平整化的表面。保留在凹槽150A至152A中的介電材料180的部分形成淺溝槽隔離 (STI)結(jié)構(gòu) 200 至 202。
現(xiàn)在，參考圖8，實(shí)施去除工藝210，從而將電介質(zhì)硬掩模130 (包括介電層90的部分90A的圖案化部分)從硅晶圓40上去除。在實(shí)施例中，去除工藝210包括單晶圓介電材料去除工藝。在具體地，可以提供多個(gè)類似于硅晶圓40的額外的硅晶圓。這些 硅晶圓中的每個(gè)都已經(jīng)經(jīng)過與硅晶圓40類似的制造工藝。為了去除電介質(zhì)硬掩模(本實(shí)施例中，包括氮化硅)，通過從正面至每個(gè)獨(dú)立晶圓的電介質(zhì)硬掩模施加化學(xué)溶液來(lái)實(shí)施單晶圓介電材料去除工藝。在實(shí)施例中，化學(xué)溶液包括熱磷酸。將化學(xué)溶液噴射在一個(gè)硅晶圓上方，接著噴射在下一個(gè)硅晶圓上方。由于化學(xué)溶液從正面噴射，所以去除工藝210不會(huì)影響電介質(zhì)涂覆層的部分90B。而是，僅通過去除工藝210去除電介質(zhì)涂覆層的部分90A的剩余部分 (電介質(zhì)硬掩模130)。
與此同時(shí)，電介質(zhì)涂覆層90的其他部分，例如覆蓋硅晶圓的背面60的部分90B，保持不變并且基本上不受單晶圓介電材料去除工藝的影響。因此，即使在實(shí)施了單晶圓介電材料去除工藝以后，硅晶圓40仍然在硅晶圓40的背面60和側(cè)面上方涂覆有電介質(zhì)涂覆層 90。
相比較而言，傳統(tǒng)的制造工藝通常采用批處理去除方法來(lái)電介質(zhì)硬掩模。S卩，將批量的晶圓放置在裝有化學(xué)溶液的容器中，并且化學(xué)溶液有效地從這些晶圓的所有表面或者側(cè)面去除電介質(zhì)涂覆層。換句話說(shuō)，批處理去除工藝去除每個(gè)晶圓的正面上方的電介質(zhì)涂覆層部分，也去除每個(gè)晶圓的背面上方的電介質(zhì)涂覆層部分。因此，可以發(fā)現(xiàn)傳統(tǒng)制造工藝和根據(jù)本發(fā)明的各個(gè)方面的上述工藝之間具有一個(gè)以下區(qū)別傳統(tǒng)制造工藝完全去除了電介質(zhì)涂覆層，而此處公開的實(shí)施例僅部分去除了電介質(zhì)涂覆層90。
在將電介質(zhì)硬掩模130從硅晶圓40的正面50去除以后，可以實(shí)施額外的拋光工藝，以確保硅晶圓的前表面保持光滑和平整化。在一些實(shí)施例中，也可以去除墊氧化物層70。
圖2至圖8以及以上相關(guān)說(shuō)明公開了根據(jù)本發(fā)明的各個(gè)方面的第一制造流程。在圖9中示出了根據(jù)本發(fā)明的各個(gè)方面的第二制造流程。為了清楚和保持一致性，在圖2至圖9中，類似的元件和工藝標(biāo)注相同的標(biāo)號(hào)。在第二制造流程中，對(duì)于硅晶圓40也實(shí)施基本上與圖2至圖6中所示的工藝相同的工藝。即，在硅晶圓40周圍形成電介質(zhì)涂覆層90， 將形成在硅晶圓40的正面50上方的電介質(zhì)涂覆層90的部分圖案化為具有開口的電介質(zhì)硬掩模130，在使用電介質(zhì)硬掩模130作為蝕刻掩模的同時(shí)從正面50在硅晶圓40中蝕刻溝槽，并且將介電材料沉積在硅晶圓40的正面50上方，從而使得通過介電材料填充溝槽。
現(xiàn)在，參考圖9，在這個(gè)制造階段中，在介電材料180上實(shí)施拋光工藝240，而不是實(shí)施圖7中的拋光工藝190(其中，使用在氧化硅和氮化硅之間的較高的蝕刻選擇性)。在實(shí)施例中，拋光工藝240包括通過在氧化硅和氮化硅之間的相對(duì)較低的蝕刻選擇性的CMP 工藝，例如，蝕刻選擇性為大約1:1。因此，以基本相同的速率去除氧化硅材料(例如介電材料180和墊氧化物層70)和氮化硅材料(例如電介質(zhì)硬掩模130)。因此，在電介質(zhì)硬掩模130和墊氧化物層70被拋光掉的同時(shí)，凹槽150A至152A外部的介電材料180被拋光掉。 當(dāng)?shù)竭_(dá)硅晶圓40的硅表面時(shí)，停止拋光工藝240。拋光工藝240形成填充凹槽150A-152A 的STI結(jié)構(gòu)200-202。在拋光工藝240完成以后，硅晶圓40的前表面50基本上光滑和平整化。
由于將拋光工藝240配置成從硅晶圓去除電介質(zhì)硬掩模130，所以無(wú)需實(shí)施隨后的單晶圓介電材料去除工藝。即，硅晶圓40(以及其他類似的硅晶圓)不需要經(jīng)受單晶圓介電材料去除工藝，其中，將化學(xué)溶液(例如熱磷酸)從每個(gè)獨(dú)立晶圓的正面噴射在晶圓表面上，從而去除包含氮化硅的電介質(zhì)硬掩模。而是，可以使用拋光工藝240實(shí)施電介質(zhì)硬掩模130的去除。因此，拋光工藝240也可被稱作介電材料去除工藝。
還可以發(fā)現(xiàn)，拋光工藝240不影響硅晶圓40的背面60。在實(shí)施拋光工藝240以后，電介質(zhì)涂覆層90的部分90B仍保留在背面上。因此，與上述第一制造流程類似地，第二制造流程仍包括僅去除電介質(zhì)涂覆層90的一部分-形成在硅晶圓的正面50上方的部分。
根據(jù)本發(fā)明選擇性的部分去除電介質(zhì)涂覆層90(例如，根據(jù)圖2至圖8所示的第一制造流程，或者根據(jù)圖2至圖6和圖9的第二制造流程)提供了優(yōu)于傳統(tǒng)制造流程的優(yōu)點(diǎn)。然而，應(yīng)該理解，其他實(shí)施例可以提供不同的優(yōu)點(diǎn)，并且不是所有的實(shí)施例都要求具備特定優(yōu)點(diǎn)。一個(gè)優(yōu)點(diǎn)在于，本發(fā)明省略或者避開了一些傳統(tǒng)制造工藝需要的工藝步驟。
更具體地，在傳統(tǒng)制造工藝中，為了防止由II1-V族層(在稍后的制造階段中形成在硅晶圓上方)排氣所導(dǎo)致的污染，需要在硅晶圓的背面上方形成氮化硅層。因此，在批量介電材料去除工藝(其中將所有的電介質(zhì)涂覆層從硅晶圓上去除)之后，翻轉(zhuǎn)硅晶圓(上下翻轉(zhuǎn))。然后，實(shí)施清洗工藝以清洗硅晶圓的背面。在清洗之后，在硅晶圓的背面上方形成氮化硅層。此后，再次翻轉(zhuǎn)硅晶圓，從而使得可以繼續(xù)硅晶圓的正面工藝，其中，正面工藝中的一個(gè)包括形成II1-V族層。這些額外的制造步驟(例如翻轉(zhuǎn)晶圓，清洗背面，形成氮化硅層，再次翻轉(zhuǎn)晶圓)延長(zhǎng)了制造時(shí)間，浪費(fèi)了制造資源，并且增加了制造成本。
相反，本發(fā)明的第一制造流程和第二制造流程都避開了這些傳統(tǒng)工藝中需要的額外的制造工藝。第一制造流程的單晶圓介電材料去除工藝和第二制造流程的拋光工藝都選擇性地從硅晶圓的正面去除電介質(zhì)涂覆層的部分，同時(shí)將硅晶圓的背面上的電介質(zhì)涂覆層的部分保持完好。以這種方式，硅晶圓的背面上的電介質(zhì)涂覆層的部分可以用作保護(hù)掩模以防止由πι-v族層排氣所導(dǎo)致的污染。
換句話說(shuō)，根據(jù)本發(fā)明，在硅晶圓的背面上的氮化硅保護(hù)掩模的形成不需要專門的工藝。相反，通過計(jì)算和精細(xì)的制造工藝步驟，現(xiàn)在可以將電介質(zhì)涂覆層的殘留部分(將通過現(xiàn)有制造工藝完全去除的)用作硅晶圓的背面上的保護(hù)氮化硅層。因此，諸如翻轉(zhuǎn)晶圓，清洗晶圓背面，在晶圓背面上沉積氮化硅層，以及再次翻轉(zhuǎn)晶圓的工藝步驟都可以省略。省略所有這些工藝步驟都縮短了制造時(shí)間并且降低了制造成本。
由此處公開的實(shí)施例提供的另一個(gè)優(yōu)點(diǎn)是，降低了加工期間導(dǎo)致晶圓損壞的風(fēng)險(xiǎn)。應(yīng)該理解，硅晶圓的正面上方可以形成電子電路元件。這些電子電路元件可以包括晶體管、電阻器、電容器、和電感器等。在傳統(tǒng)的制造工藝中，上下翻轉(zhuǎn)晶圓(以及稍后的再次翻轉(zhuǎn))可能導(dǎo)致對(duì)晶圓的損壞，特別是損壞這些電子電路元件。例如，可能由翻轉(zhuǎn)工藝中不是最理想的處理晶圓引起這些損壞。損壞的電子電路元件可能降低成品率，甚至可能導(dǎo)致報(bào)廢的娃晶圓(scrapped silicon wafe)。同樣地,這些在傳統(tǒng)制造工藝中形成背面氮化娃層專用的額外的制造工藝增加了晶圓損壞的風(fēng)險(xiǎn)，因此不期望這些額外的制作工藝。
相比之下，本發(fā)明的實(shí)施例無(wú)需上下翻轉(zhuǎn)晶圓，以在硅晶圓的背面上方形成保護(hù)氮化硅層。因此，本發(fā)明的實(shí)施例通過省略制造過程中不必要的晶圓處理而降低了晶圓損壞的風(fēng)險(xiǎn)。
應(yīng)該理解，在一些實(shí)施例中，可以組合上述第一制造流程和第二制造流程。例如， 可以實(shí)施較低選擇性的晶圓拋光工藝，并且此后，可以實(shí)施單晶圓介電材料去除工藝。這種組合的制造流程需要與上述優(yōu)點(diǎn)基本上相同的優(yōu)點(diǎn)。即，這種組合的制造流程實(shí)現(xiàn)了提供氮化硅保護(hù)背面層以防止II1-V族層排氣的目的，同時(shí)提供了縮短工藝時(shí)間、降低制造成本、以及降低晶圓損壞的風(fēng)險(xiǎn)的優(yōu)點(diǎn)。
可以實(shí)施額外的制造工藝以完成此處所討論的半導(dǎo)體器件的制造。為了提供實(shí)例的目的，圖10示出了在硅晶圓40上方形成II1-V族層。參考圖10，在硅晶圓40的正面50 上方形成II1-V族層290。II1-V族層包括一個(gè)來(lái)自元素周期表的“ III ”族的元素，和另一個(gè)來(lái)自元素周期表的“V”族的元素。例如，III族元素可以包括硼、鋁、鎵等，V族元素可以包括氮、磷、砷等。因此，II1-V族層的一個(gè)實(shí)例是氮化鎵層。
可通過一個(gè)或者多個(gè)本領(lǐng)域公知的外延生長(zhǎng)工藝形成II1-V族層290，可以在高溫下實(shí)施該外延生長(zhǎng)工藝。在一些實(shí)施例中，高溫的范圍在大約800攝氏度至大約1400攝氏度的范圍內(nèi)。雖然未示出，但是應(yīng)該理解，在硅晶圓40和II1-V族層290之間可以形成緩沖層。此外，應(yīng)該理解，可以在II1-V族層290上方形成熔覆層(cladding layer)(此處未不出)以提聞其電氣性能。
使用諸如圖10的II1-V族層290的II1-V族層 可以形成各種類型的半導(dǎo)體器件。 例如，可以形成高功率半導(dǎo)體器件320。高功率半導(dǎo)體器件320包括硅晶圓40和II1-V族層290。高功率半導(dǎo)體器件320還包括額外的II1-V族層340，該額外的II1-V族層340形成在II1-V族層290上方。II1-V族層340包括與II1-V族層290不同的材料組成成分。
高功率半導(dǎo)體器件320包括由柵極器件360和源極/漏極區(qū)370形成的晶體管。 柵極器件360 (或者柵極結(jié)構(gòu))形成在II1-V族層340上方，并且源極/漏極區(qū)370形成在 II1-V族層340中并且部分地在II1-V族層290中。柵極器件360可以包括柵極電介質(zhì)元件和柵電極元件。源極/漏極區(qū)370可以由一次或多次摻雜或者注入工藝形成。當(dāng)晶體管器件導(dǎo)通時(shí)，在柵極器件360下方和源極/漏極區(qū)370之間形成導(dǎo)電通道。電流在導(dǎo)電通道中流動(dòng)。
高功率半導(dǎo)體器件320還包括形成在鋁II1-V族層340上方的互連結(jié)構(gòu)400。互連結(jié)構(gòu)400包括多個(gè)互聯(lián)層，也稱作金屬層。每個(gè)金屬層包括多條金屬線路，該多條金屬線傳遞電信號(hào)。金屬線通過通孔互連起來(lái)。在柵極器件360和源極/漏極區(qū)370上方還形成接觸件，使得可以建立與外部器件的連接。為了簡(jiǎn)單目的，在圖10中沒有具體示出這些金屬線、通孔、和接觸件。此外，可以實(shí)施額外的制造工藝以完成高功率半導(dǎo)體器件320的制造，例如鈍化、測(cè)試、和封裝工藝。為了簡(jiǎn)單的目的，這些工藝也未在此處示出或者進(jìn)行討論。
應(yīng)該理解，在圖10中示出的和以上討論的高功率半導(dǎo)體器件320僅僅說(shuō)明形成在硅晶圓上方的II1-V族層的應(yīng)用實(shí)例。在其他實(shí)施例中，可使用此處公開的方法，以形成異質(zhì)結(jié)構(gòu)器件、發(fā)光二極管(LED)器件、射頻(RF)器件、和高電子遷移率晶體管(HEMT)器件。 事實(shí)上，只要期望在硅襯底上方形成II1-V族層，就可以應(yīng)用由本發(fā)明公開的方法和結(jié)構(gòu)以實(shí)現(xiàn)上述各個(gè)優(yōu)點(diǎn)。
本發(fā)明的一種寬泛形式涉及一種方法。該方法包括在娃襯底的第一表面和第二表面上方形成第一介電層，第一表面和第二表面為相對(duì)表面，其中，第一介電層的第一部分覆蓋襯底的第一表面，并且第一介電層的第二部分覆蓋襯底的第二表面；形成從第一表面延伸至襯底中的開口 ；利用第二介電層填充開口 ；以及去除第一介電層的第一部分但不去除第一介電層的第二部分。
本發(fā)明的另一種寬泛形式涉及一種制造半導(dǎo)體器件的方法。該方法包括在硅襯底的正面和背面上方形成氮化硅層，其中，氮化硅層的第一部分形成在襯底的正面上方，并且其中，氮化硅層的第二部分形成在襯底的背面上方；圖案化氮化硅層的第一部分，從而形成氮化硅層的圖案化的第一部分；從正面在襯底中蝕刻多個(gè)凹槽，其中，在蝕刻的過程中氮化硅層的圖案化的第一部分用作蝕刻掩模；在襯底的正面上方形成氧化硅層 ，氧化硅層填充凹槽；以及去除氮化硅層的圖案化的第一部分但不去除氮化硅層的第二部分。
本發(fā)明的又一種寬泛形式涉及一種制造半導(dǎo)體器件的方法。該方法包括提供多個(gè)娃晶圓；利用氣化娃材料涂覆晶圓中的每個(gè)；在氣化娃材料上方從晶圓的正面實(shí)施圖案化工藝，以形成多個(gè)圖案化的氮化硅掩模；通過圖案化的氮化硅掩模在晶圓的每個(gè)中蝕刻多個(gè)溝槽，其中，從晶圓的正面實(shí)施蝕刻；利用氧化硅材料填充溝槽；以及通過從正面將酸溶液散布至每個(gè)獨(dú)立晶圓來(lái)去除圖案化的氮化硅掩模，其中，以通過去除沒有去除涂覆在每個(gè)晶圓背面上的氮化硅材料的方式來(lái)實(shí)施去除。
上面論述了多個(gè)實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解以下詳細(xì)描述。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改其他用于執(zhí)行與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員還應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的主旨和范圍，并且在不背離本發(fā)明的主旨和范圍的情況下，可以進(jìn)行多種變化、替換、以及改變。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括在娃襯底的第一表面和第二表面上方形成第一介電層，所述第一表面和第二表面為相對(duì)的表面，其中所述第一介電層的第一部分覆蓋所述襯底的所述第一表面，并且所述第一介電層的第二部分覆蓋所述襯底的所述第二表面；形成開口，所述開口從所述第一表面延伸到所述襯底中；通過第二介電層填充所述開口 ；以及去除所述第一介電層的所述第一部分而沒有去除所述第一介電層的所述第二部分。
2.根據(jù)權(quán)利要求1所述的方法，其中，使用單晶圓工藝實(shí)施去除所述第一介電層的所述第一部分；以及所述單晶圓工藝包括將酸散布在所述襯底的所述第一表面上，從而去除所述第一介電層的所述第一部分。
3.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在形成所述開口之前，圖案化所述第一介電層的所述第一部分，以形成圖案化的電介質(zhì)掩模，并且其中，使用所述圖案化的電介質(zhì)掩模實(shí)施形成所述開口。
4.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括:在填充以后，對(duì)于所述第二介電層實(shí)施拋光工藝；以及其中，所述拋光工藝在所述第一介電層和第二介電層之間具有低蝕刻選擇性。
5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在去除之后，在所述襯底的所述第一表面上方形成II1-V族層。
6.一種制造半導(dǎo)體器件的方法，包括在硅襯底的正面和背面上方形成氮化硅層，其中，所述氮化硅層的第一部分形成在所述襯底的所述正面上方，并且其中，所述氮化硅層的第二部分形成在所述襯底的所述背面上方；圖案化所述氮化硅層的所述第一部分，從而形成所述氮化硅層的圖案化的第一部分；從所述正面在所述襯底中蝕刻多個(gè)凹槽，其中，在蝕刻過程中所述氮化硅層的所述圖案化的第一部分用作蝕刻掩模；在所述襯底的所述正面上方形成氧化硅層，所述氧化硅層填充所述凹槽；以及去除所述氮化硅層的所述圖案化的第一部分而沒有去除所述氮化硅層的所述第二部分。
7.根據(jù)權(quán)利要求6所述的方法，其中，去除包括從所述正面將熱磷酸施加給所述氮化硅層的所述圖案化的第一部分。
8.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括在形成所述氮化硅層之前，在所述襯底的所述正面上方形成墊氧化物層，并且其中，所述氮化硅層的所述第一部分形成在所述墊氧化物層上方。
9.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括在去除之后，在所述襯底的所述正面上方形成II1-V族層。
10.一種制造半導(dǎo)體器件的方法，包括提供多個(gè)硅晶圓；通過氮化硅材料涂覆所述晶圓中每個(gè)；從所述晶圓的正面對(duì)于所述氮化硅材料實(shí)施圖案化工藝，從而形成多個(gè)圖案化的氮化娃掩模； 通過所述圖案化的氮化硅掩模在所述晶圓的每個(gè)中蝕刻多個(gè)溝槽，其中，從所述晶圓的所述正面實(shí)施蝕刻； 通過氧化硅材料填充所述溝槽，從而形成多個(gè)淺溝槽隔離(STI)結(jié)構(gòu)；以及通過從所述正面將酸散布到每個(gè)獨(dú)立晶圓上來(lái)去除所述圖案化的氮化硅掩模，其中，以不通過去除工藝去除涂覆在每個(gè)晶圓的背面周圍的所述氮化硅材料的方式來(lái)實(shí)施所述去除工藝；以及進(jìn)一步包括 在涂覆之前，在所述晶圓中的每個(gè)的所述正面上方形成墊氧化物層；以及 在填充之后，對(duì)于所述氧化娃材料實(shí)施化學(xué)-機(jī)械-拋光(CMP)工藝；以及 其中，實(shí)施所述CMP工藝直到去除所述圖案化的氮化硅掩模；以及 其中，所述CMP工藝在氧化硅和氮化硅之間具有接近1:1的蝕刻選擇性。
全文摘要
本發(fā)明公開了一種制造半導(dǎo)體器件的方法，該方法包括在硅襯底的第一表面和第二表面上方形成第一介電層，第一表面和第二表面為相對(duì)的表面。第一介電層的第一部分覆蓋襯底的第一表面，并且第一介電層的第二部分覆蓋襯底的第二表面。該方法包括形成從第一表面延伸到襯底中的開口。該方法包括通過第二介電層填充開口。該方法包括去除第一介電層的第一部分而沒有去除第一介電層的第二部分。本發(fā)明還公開了一種在III-V族制造工藝中形成在硅晶圓的背面上方的保護(hù)膜。
文檔編號(hào)H01L21/02GK103021804SQ20121002205
公開日2013年4月3日 申請(qǐng)日期2012年1月31日 優(yōu)先權(quán)日2011年9月24日
發(fā)明者聶俊峰, 喻中一, 林宏達(dá) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司