專利名稱：60v高壓bcd工藝中齊納二極管結構及其制造方法
技術領域：
本發(fā)明涉及半導體器件技術領域，具體來說，本發(fā)明涉及一種60V高壓BCD工藝中齊納二極管結構及其制造方法。
背景技術：
60V高壓B⑶驅動器件及其模塊廣泛應用于電源管理、PDP驅動、IXD驅動、LED驅動、馬達驅動，汽車電子等領域，是近年來的熱門研究領域。而齊納二極管(kner)在高壓 BCD電路中是個十分有用的器件。
齊納二極管(kner)在穩(wěn)壓電源中廣泛應用于基準電壓源或在過電保護電路中作為保護二極管，在低壓電路中常常用作電壓調節(jié)器。同時也用作浪涌保護、過壓保護、電弧抑制、串聯(lián)型穩(wěn)壓，能用在抑制瞬態(tài)干擾與抑制極高速度脈沖干擾的場合。齊納二極管還廣泛應用于LED發(fā)光二極管上，如在制作大功率LED時可以并聯(lián)一個齊納二極管抗ESD，或串聯(lián)一個齊納二極管幫助穩(wěn)壓，避免LED元件被電流破壞。
齊納二極管是利用其雪崩擊穿效應的面接觸型晶體二極管，也叫穩(wěn)壓二極管。齊納二極管是利用PN結工作在反向擊穿狀態(tài)時，擊穿電壓附近的電流變化很大，電壓變化卻很小的原理。它是一種直到臨界反向擊穿電壓前都具有很高電阻的半導體器件。在反向擊穿時，在一定的電流范圍內(或者說在一定功率損耗范圍內)端電壓幾乎不變，表現出穩(wěn)壓特性。齊納二極管的反向電壓增加到某個特殊值，對于一個微小偏壓的變化，就會使電流產生一個可觀的增加。在這臨界擊穿點上，反向電阻降低到一個很小的數值，在這個低阻區(qū)中電流增加而電壓則保持恒定。引起這種效應的電壓稱為“擊穿”電壓或“齊納”電壓，廣泛應用于穩(wěn)壓電源與限幅電路之中。發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種60V高壓BCD工藝中齊納二極管結構及其制造方法，能夠優(yōu)化齊納二極管P極的濃度及濃度梯度，而且優(yōu)化N極接觸區(qū)與P極的結構，確保該“擊穿”是體擊穿。
為解決上述技術問題，本發(fā)明提供一種60V高壓B⑶工藝中齊納二極管結構的制造方法，包括步驟
提供P型硅襯底，其上形成有N型埋層，在所述P型硅襯底上熱生長P型外延層；
在所述P型外延層中高能注入第一 N型雜質，并經高溫擴散形成低濃度的高壓N 阱；
在所述高壓N阱中高能注入P型雜質，并經高溫擴散形成低濃度的高壓P型漂移區(qū)；
依照標準CMOS工藝，在所述P型外延層上進行局部氧化工藝，制作器件/電路部分的多個場氧化隔離；
通過離子注入法在所述高壓P型漂移區(qū)中分別注入所述P型雜質和第二 N型雜質，并經高溫擴散形成P型體區(qū)；進行低壓P阱工藝，在所述P型體區(qū)的下方形成低壓P阱；依照標準CMOS工藝，以所述高壓P型漂移區(qū)上方的兩個場氧化隔離之間的有源區(qū)為對準層，在所述齊納二極管結構的正極區(qū)域以及負極區(qū)域依次圖形曝光，通過離子注入法作P+摻雜和N+摻雜，分別形成正極和負極?？蛇x地，形成所述正極和所述負極之后還包括步驟對所述齊納二極管結構作快速熱處理過程，進行離子激活?？蛇x地，對所述齊納二極管結構作快速熱處理過程之后還包括步驟在所述齊納二極管結構的正極區(qū)域和負極區(qū)域淀積硅化物阻擋層，在所述P型體區(qū)和所述低壓P阱上方的所述正極區(qū)域留出窗口；在所述窗口露出的所述正極區(qū)域上進行接觸工藝，并形成后段工藝。可選地，所述接觸工藝包括在所述窗口露出的所述正極區(qū)域上形成鈦硅化物或者鈷硅化物接觸。 可選地，所述第一 N型雜質為磷，所述第二 N型雜質為砷，所述P型雜質為硼。為解決上述技術問題，本發(fā)明還提供一種60V高壓B⑶工藝中齊納二極管結構，包括N型埋層，位于P型硅襯底中，所述P型硅襯底上形成有P型外延層；低濃度的高壓N講，位于所述N型埋層之上、所述P型外延層之中，所述高壓N阱與所述N型埋層相接；低濃度的高壓P型漂移區(qū)，位于所述高壓N阱之中；多個場氧化隔離，分布于所述P型外延層的表面，作為器件/電路部分的隔離；P型體區(qū)和低壓P阱，兩者均位于所述高壓P型漂移區(qū)中，且所述P型體區(qū)位于低壓P阱的上方；正極和負極，分布在所述高壓P型漂移區(qū)的表面且兩者由一個場氧化隔離間隔開。可選地，所述高壓P型漂移區(qū)上方的所述正極區(qū)域和所述負極區(qū)域內淀積有硅化物阻擋層，在所述P型體區(qū)和所述低壓P阱上方的所述正極區(qū)域留出有窗口。可選地，在所述窗口露出的所述正極區(qū)域上包括有鈦硅化物或者鈷硅化物接觸。與現有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明提出了在60V高壓B⑶工藝層次與工藝步驟的基礎上形成齊納二極管的方法及其結構。其充分利用HVPMOS的高壓P型漂移區(qū)(即漏端漂移區(qū)，HPL) ,LDNMOS的P型體區(qū)(即溝道區(qū)，PBD)、低壓P阱(PWL)等P型注入層次來優(yōu)化齊納二極管正極的濃度及濃度梯度。其利用高壓N阱(HNW)與N型埋層(也叫埋溝N阱，BNL)來形成齊納二極管的負極。本發(fā)明還同時優(yōu)化了齊納二極管正極與負極接觸區(qū)的結構，從而確保該擊穿是體擊穿。本發(fā)明與高壓BCD工藝完全兼容，不需要增加任何額外的工藝層次或工藝步驟。 該齊納二極管具有良好的正向特性和反向擊穿特性，極大地提高了高壓BCD工藝應用的靈活性。


本發(fā)明的上述的以及其他的特征、性質和優(yōu)勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的剖面示意圖；圖2為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的制造方法的流程圖；圖3至圖6為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的制造過程的剖面結構示意圖。
具體實施例方式下面結合具體實施例和附圖對本發(fā)明作進一步說明，在以下的描述中闡述了更多的細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下根據實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內容限制本發(fā)明的保護范圍。圖1為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的剖面示意圖。 本實施例中在0. 35 μ m 60V高壓B⑶工藝中嵌入齊納二極管Qener)結構，與60V高壓B⑶ 工藝完全兼容，不需要增加任何額外的層次與工藝，具有很好的正向特性與擊穿特性。圖2為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的制造方法的流程圖。如圖2所示，該60V高壓B⑶工藝中齊納二極管結構的制造方法可以包括執(zhí)行步驟SlOl，提供P型硅襯底，其上形成有N型埋層，在P型硅襯底上熱生長P 型外延層；執(zhí)行步驟S102，在P型外延層中高能注入第一 N型雜質，并經高溫擴散形成低濃度的高壓N阱；執(zhí)行步驟S103，在高壓N阱中高能注入P型雜質，并經高溫擴散形成低濃度的高壓 P型漂移區(qū)；執(zhí)行步驟S104，依照標準CMOS工藝，在P型外延層上進行局部氧化工藝，制作器件 /電路部分的多個場氧化隔離；執(zhí)行步驟S105，通過離子注入法在高壓P型漂移區(qū)中分別注入P型雜質和第二 N 型雜質，并經高溫擴散形成P型體區(qū)；執(zhí)行步驟S106，進行低壓P阱工藝，在P型體區(qū)的下方形成低壓P阱；執(zhí)行步驟S107，依照標準CMOS工藝，以高壓P型漂移區(qū)上方的兩個場氧化隔離之間的有源區(qū)為對準層，在齊納二極管結構的正極區(qū)域以及負極區(qū)域依次圖形曝光，通過離子注入法作P+摻雜和N+摻雜，分別形成正極和負極。60V高壓B⑶工藝中齊納二極管結構的制造方法的實施例圖3至圖6為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的制造過程的剖面結構示意圖。需要注意的是，這些以及后續(xù)其他的附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應該以此作為對本發(fā)明實際要求的保護范圍構成限制。如圖3所示，提供P型硅襯底(為繪圖簡便起見而未示出)，其上形成有N型埋層(BNL) 202。然后，在P型硅襯底上熱生長P型外延層(PEPI或寫作P-Epi) 203。如圖4所示，在P型外延層203中高能注入第一 N型雜質，例如磷，并經高溫擴散形成低濃度的高壓N阱(HNW) 204。該高壓N阱204底部與N型埋層202相接觸。繼續(xù)如圖4所示，在高壓N阱204中高能注入P型雜質，例如硼，并經高溫擴散形成低濃度的高壓P型漂移區(qū)(HPL) 205。還是如圖4所示，依照標準CMOS工藝，在P型外延層203上進行局部氧化工藝 (LOCOS)，制作器件/電路部分的多個場氧化隔離(Fox) 206。如圖5所示，通過離子注入法在高壓P型漂移區(qū)205中分別注入P型雜質和第二 N型雜質，并經高溫擴散形成P型體區(qū)(PBD) 207。接著進行低壓P阱工藝，在P型體區(qū)207 的下方形成低壓P阱(PWL) 208。如圖6所示，依照標準CMOS工藝，以高壓P型漂移區(qū)205上方的兩個場氧化隔離 206之間的有源區(qū)209為對準層，在齊納二極管結構200的正極212區(qū)域以及負極213區(qū)域依次圖形曝光，通過離子注入法作P+(PPQ摻雜和N+(NPQ摻雜，分別形成正極212和負極 213。在本實施例中，在形成齊納二極管結構200的正極211和負極212之后還可以包括對齊納二極管結構200作快速熱處理過程，進行離子激活。在本實施例中，在對齊納二極管結構200作快速熱處理過程之后還可以包括在齊納二極管結構200的正極212區(qū)域和負極213區(qū)域淀積硅化物阻擋層210，其中在P型體區(qū) 207和低壓P阱208上方的正極212區(qū)域留出窗口 211。然后，在窗口 211露出的正極212 區(qū)域上進行接觸工藝，包括形成鈦硅化物或者鈷硅化物接觸，并形成后段工藝。60V高壓B⑶工藝中齊納二極管結構的實施例本實施例沿用前述實施例的元件標號與部分內容，其中采用相同的標號來表示相同或近似的元件，并且選擇性地省略了相同技術內容的說明。關于省略部分的說明可參照前述實施例，本實施例不再重復贅述。圖6為本發(fā)明一個實施例的60V高壓B⑶工藝中齊納二極管結構的剖面示意圖。 如圖6所示，該60V高壓B⑶工藝中齊納二極管結構200可以包括N型埋層202、低濃度的高壓N阱204、低濃度的高壓P型漂移區(qū)205、多個場氧化隔離206、P型體區(qū)207和低壓P 阱208、正極212和負極213等。其中，N型埋層202位于P型硅襯底中，P型硅襯底上形成有P型外延層203。低濃度的高壓N阱204位于N型埋層202之上、P型外延層203之中，高壓N阱204與N型埋層202相接。低濃度的高壓P型漂移區(qū)205位于高壓N阱204之中。多個場氧化隔離206 分布于P型外延層203的表面，作為器件/電路部分的隔離。P型體區(qū)207和低壓P阱208 兩者均位于高壓P型漂移區(qū)205中，且P型體區(qū)207位于低壓P阱208的上方。正極212 和負極213分布在高壓P型漂移區(qū)205的表面且兩者由一個場氧化隔離206間隔開。在本實施例中，高壓P型漂移區(qū)205上方的正極212區(qū)域和負極213區(qū)域內還淀積有硅化物阻擋層210，在P型體區(qū)207和低壓P阱208上方的正極212區(qū)域留出有窗口 211。在窗口 211露出的正極212區(qū)域上可以包括有鈦硅化物或者鈷硅化物接觸。本發(fā)明提出了在60V高壓B⑶工藝層次與工藝步驟的基礎上形成齊納二極管的方法及其結構。其充分利用HVPMOS的高壓P型漂移區(qū)(即漏端漂移區(qū)，HPL) ,LDNMOS的P型CN 102544065 A體區(qū)(即溝道區(qū)，PBD)、低壓P阱(PWL)等P型注入層次來優(yōu)化齊納二極管正極的濃度及濃度梯度。其利用高壓N阱(HNW)與N型埋層(也叫埋溝N阱，BNL)來形成齊納二極管的負極。本發(fā)明還同時優(yōu)化了齊納二極管正極與負極接觸區(qū)的結構，從而確保該擊穿是體擊穿。本發(fā)明與高壓BCD工藝完全兼容，不需要增加任何額外的工藝層次或工藝步驟。 該齊納二極管具有良好的正向特性和反向擊穿特性，極大地提高了高壓BCD工藝應用的靈活性。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以做出可能的變動和修改。因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發(fā)明權利要求所界定的保護范圍之內。
權利要求
1.一種60V高壓B⑶工藝中齊納二極管結構O00)的制造方法，其特征在于，包括步驟提供P型硅襯底，其上形成有N型埋層(20 ，在所述P型硅襯底上熱生長P型外延層 (203)；在所述P型外延層(20 中高能注入第一 N型雜質，并經高溫擴散形成低濃度的高壓 N 阱(204)；在所述高壓N阱Q04)中高能注入P型雜質，并經高溫擴散形成低濃度的高壓P型漂移區(qū)(205)；依照標準CMOS工藝，在所述P型外延層(20 上進行局部氧化工藝，制作器件/電路部分的多個場氧化隔離(206)；通過離子注入法在所述高壓P型漂移區(qū)005)中分別注入所述P型雜質和第二 N型雜質，并經高溫擴散形成P型體區(qū)007)；進行低壓P阱工藝，在所述P型體區(qū)007)的下方形成低壓P阱008)；依照標準CMOS工藝，以所述高壓P型漂移區(qū)(20 上方的兩個場氧化隔離(206)之間的有源區(qū)(209)為對準層，在所述齊納二極管結構O00)的正極012)區(qū)域以及負極 (213)區(qū)域依次圖形曝光，通過離子注入法作P+摻雜和N+摻雜，分別形成正極(212)和負極 013)。
2.根據權利要求1所述的制造方法，其特征在于，形成所述正極011)和所述負極 (212)之后還包括步驟對所述齊納二極管結構(200)作快速熱處理過程，進行離子激活。
3.根據權利要求2所述的制造方法，其特征在于，對所述齊納二極管結構(200)作快速熱處理過程之后還包括步驟在所述齊納二極管結構O00)的正極(212)區(qū)域和負極(213)區(qū)域淀積硅化物阻擋層 010)，在所述P型體區(qū)(207)和所述低壓Ρ, 008)上方的所述正極012)區(qū)域留出窗口 (211)；在所述窗口(211)露出的所述正極012)區(qū)域上進行接觸工藝，并形成后段工藝。
4.根據權利要求3所述的制造方法，其特征在于，所述接觸工藝包括在所述窗口(211)露出的所述正極012)區(qū)域上形成鈦硅化物或者鈷硅化物接觸。
5.根據權利要求1至4中任一項所述的制造方法，其特征在于，所述第一N型雜質為磷，所述第二 N型雜質為砷，所述P型雜質為硼。
6.一種60V高壓B⑶工藝中齊納二極管結構000)，其特征在于，包括N型埋層002)，位于P型硅襯底中，所述P型硅襯底上形成有P型外延層Q03)；低濃度的高壓N阱004)，位于所述N型埋層(20 之上、所述P型外延層(20 之中， 所述高壓N阱(204)與所述N型埋層(20 相接；低濃度的高壓P型漂移區(qū)005)，位于所述高壓N阱(204)之中；多個場氧化隔離006)，分布于所述P型外延層Q03)的表面，作為器件/電路部分的隔離；P型體區(qū)(207)和低壓P阱008)，兩者均位于所述高壓P型漂移區(qū)Q05)中，且所述 P型體區(qū)(207)位于低壓P阱Q08)的上方；正極(21 和負極013)，分布在所述高壓P型漂移區(qū)(20 的表面且兩者由一個場氧化隔離O06)間隔開。
7.根據權利要求6所述的齊納二極管結構000)，其特征在于，所述高壓P型漂移區(qū) (205)上方的所述正極012)區(qū)域和所述負極013)區(qū)域內淀積有硅化物阻擋層010)，在所述P型體區(qū)(207)和所述低壓Ρ, O08)上方的所述正極012)區(qū)域留出有窗口 011)。
8.根據權利要求7所述的齊納二極管結構000)，其特征在于，在所述窗口(211)露出的所述正極012)區(qū)域上包括有鈦硅化物或者鈷硅化物接觸。
全文摘要
本發(fā)明提供一種60V高壓BCD工藝中齊納二極管結構及其制造方法，該制造方法包括步驟提供P型硅襯底，其上形成有N型埋層，在P型硅襯底上熱生長P型外延層；在P型外延層中形成低濃度的高壓N阱；在高壓N阱中形成低濃度的高壓P型漂移區(qū)；在P型外延層上制作器件/電路部分的多個場氧化隔離；在高壓P型漂移區(qū)中注入P型雜質和N型雜質，并經高溫擴散形成P型體區(qū)以及位于其下方的低壓P阱；以高壓P型漂移區(qū)上方的兩個場氧化隔離之間的有源區(qū)為對準層，在齊納二極管結構的正極區(qū)域以及負極區(qū)域依次圖形曝光，分別形成正極和負極。本發(fā)明優(yōu)化齊納二極管P極的濃度及濃度梯度，而且優(yōu)化N極接觸區(qū)與P極的結構，確保擊穿成為體擊穿。
文檔編號H01L21/329GK102544065SQ20121004108
公開日2012年7月4日 申請日期2012年2月22日 優(yōu)先權日2012年2月22日
發(fā)明者劉建華, 吳曉麗, 楊金, 胡景芝 申請人:上海先進半導體制造股份有限公司