專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更詳細(xì)而言，涉及三次元半導(dǎo)體的環(huán)繞式柵極晶體管(Surrounding Gate Transistor, SGT)的半導(dǎo)體器件。
背景技術(shù)：
通過平面(planar)型晶體管的微細(xì)化，已廣泛使用于計(jì)算機(jī)或通信、測(cè)量機(jī)器、自動(dòng)控制器件、生活機(jī)器等領(lǐng)域，以作為低消耗電力且低廉、具有高信息處理能力的微處理器(micro processor)、或 ASIC (Application Specific Integrated Circuit,專用集成電路)、微電腦(micro computer)及廉價(jià)且大容量的存儲(chǔ)器。然而，在半導(dǎo)體襯底上形成于平面的平面型晶體管為平面地形成。換言之，相對(duì)于源極、柵極及漏極水平構(gòu)成于硅襯底表面，在SGT中，源極、柵極及漏極相對(duì)于硅襯底呈垂直方向配置，而形成有柵極包圍凸?fàn)畎雽?dǎo)體層的構(gòu)造(例如非專利文獻(xiàn)I、圖144)。因此，SGT相較于平面型晶體管，其占有面積大幅縮小。然而，在此種SGT中，由于柵極長(zhǎng)度隨著ULSI (ultra-large scale integration,超大規(guī)模集成電路)的微細(xì)化變短，因此施加于柵極電極及源極電極的電壓為0V，而且施加電壓于漏極電極時(shí)的屬于漏極電流的待機(jī)泄漏電流(off leak current)變大。為了降低此待機(jī)泄漏電流，而將源極及漏極的構(gòu)造設(shè)為凹型的方法，已知有揭示于例如非專利文獻(xiàn)2、專利文獻(xiàn)I等的方法。圖139及圖140為揭示如非專利文獻(xiàn)2所揭示的具有公知源極、漏極構(gòu)造的SGT構(gòu)造。尤其從圖140可明了，公知的源極、漏極構(gòu)造為于水平方向形成平坦的分布。相對(duì)于此，如圖141及圖142所示，通過將源極構(gòu)造設(shè)為凹型，而于將電壓施加于漏極時(shí)，相較于公知構(gòu)造，可增大源極基體(source body)間的位能障壁(potential barrier),因此可增大擊穿電壓(punch-through voltage)。尤其是隨著將屬于源極、漏極的寬度長(zhǎng)度x縮小,可進(jìn)一步增大擊穿電壓。此外，也可考慮如專利文獻(xiàn)I將源極、漏極構(gòu)造均設(shè)為凹型的構(gòu)造(圖143)?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I :日本特開2007-123415號(hào)公報(bào)非專利文獻(xiàn)非專利文獻(xiàn)I :H. Takato el. al IEEE transaction on electron devicevol. 38No. 3March 1991p573 578非專利文獻(xiàn)2 :西亮輔電子信息通信學(xué)會(huì)論文志C Vol. J86-CNo. 2pp. 200-2012003 年 2 月。

發(fā)明內(nèi)容
(發(fā)明所欲解決的問題)所述的公知構(gòu)造，要求在源極凹型構(gòu)造中以源極區(qū)域較小為目的、或源極與漏極為凹型構(gòu)造，實(shí)際上，不僅源極與漏極為凹型構(gòu)造，而且以由凹型源極區(qū)域與凹型漏極區(qū)域所包圍的區(qū)域較大為較優(yōu)選。本發(fā)明有鑒于所述問題而研 發(fā)，其目的在解決SGT的待機(jī)泄漏電流增大所引起消耗電力增大的問題，其目的在提供一種將源極及漏極的形狀設(shè)為凹型的半導(dǎo)體器件。(解決問題的手段)如此，依據(jù)本發(fā)明，提供一種半導(dǎo)體器件，其中，具備第I導(dǎo)電型第I硅柱、包圍該第I導(dǎo)電型第I硅柱的側(cè)面的第I絕緣體及包圍該第I絕緣體的柵極；在所述第I硅柱的下部具備有第2硅柱，在所述第I硅柱的上部具備有第3硅柱；并且，半導(dǎo)體器件由以下區(qū)域所構(gòu)成第2導(dǎo)電型高濃度雜質(zhì)區(qū)域，形成在除所述第2硅柱的與第I硅柱的接觸面以外的面；第I導(dǎo)電型雜質(zhì)區(qū)域，由形成于所述第2硅柱的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域所包圍；第2導(dǎo)電型高濃度雜質(zhì)區(qū)域，形成在除所述第3硅柱的與第I硅柱的接觸面以外的面；以及第I導(dǎo)電型雜質(zhì)區(qū)域，由形成于所述第3硅柱的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域所包圍；而所述第2硅柱與所述第3硅柱的第I導(dǎo)電型雜質(zhì)區(qū)域較從所述第2硅柱與所述第3硅柱的底部延伸的耗盡區(qū)區(qū)域還大。


圖I為顯示本發(fā)明的半導(dǎo)體器件的第I實(shí)施例的鳥瞰圖。圖2為圖I的半導(dǎo)體器件的a-a,剖面圖。圖3為圖2的半導(dǎo)體器件的b_b丨剖面圖。圖4為圖2的半導(dǎo)體器件的C-V剖面圖。圖5為圖2的半導(dǎo)體器件的d-cT剖面圖。圖6為將圖I的半導(dǎo)體器件的硅柱內(nèi)的耗盡區(qū)，通過分別從柵極與凹型源極擴(kuò)散層的底部與側(cè)面、凹型漏極擴(kuò)散層的底部與側(cè)面延伸的耗盡區(qū)來分開顯示的圖。圖7為顯示調(diào)整圖I的半導(dǎo)體器件的角度而進(jìn)行離子注入以形成凹型擴(kuò)散層的方法圖。圖8為顯示本發(fā)明的半導(dǎo)體器件的第2實(shí)施例的鳥瞰圖。圖9為圖8的半導(dǎo)體器件的W剖面圖。圖10為圖9的半導(dǎo)體器件的b_b'剖面圖。圖11為圖9的半導(dǎo)體器件的C-V剖面圖。圖12為圖9的半導(dǎo)體器件的d-cT剖面圖。圖13為將圖8的半導(dǎo)體器件的硅柱內(nèi)的耗盡區(qū)，通過從柵極與凹型源極擴(kuò)散層的底部與側(cè)面、漏極擴(kuò)散層分別延伸的耗盡區(qū)來區(qū)分顯示的圖。圖14為顯示調(diào)整圖8的半導(dǎo)體器件的角度而進(jìn)行離子注入以形成凹型擴(kuò)散層的方法圖。圖15為顯示本發(fā)明的半導(dǎo)體器件的第3實(shí)施例的鳥瞰圖。圖16為圖15的半導(dǎo)體器件的a-a,剖面圖。
圖17為圖16的半導(dǎo)體器件的b-b'剖面圖。圖18為圖16的半導(dǎo)體器件的C-V剖面圖。圖19為圖16的半導(dǎo)體器件的d-cT剖面圖。圖20為將圖15的半導(dǎo)體器件的硅柱內(nèi)的耗盡區(qū)，通過從柵極與凹型源極擴(kuò)散層的底部與側(cè)面、漏極擴(kuò)散層分別延伸的耗盡區(qū)來區(qū)分顯示的圖。圖21為顯示調(diào)整圖15的半導(dǎo)體器件的角度而進(jìn)行離子注入以形成凹型擴(kuò)散層的方法圖。圖22為針對(duì)圖I與圖8與圖15的半導(dǎo)體器件顯示擊穿電壓與Ls、Ld的關(guān)系圖。 圖23為顯示圖I的半導(dǎo)體器件的Ls、Ld與Lg的關(guān)系圖。圖24為針對(duì)圖I與圖8與圖15的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。圖25為顯示圖I的半導(dǎo)體器件的Ts、Td與Lg的關(guān)系圖。圖26為顯示本發(fā)明的半導(dǎo)體器件的第4實(shí)施例的鳥瞰圖。圖27為圖26的半導(dǎo)體器件的a-a,剖面圖。圖28為圖27的半導(dǎo)體器件的b_b'剖面圖。圖29為圖27的半導(dǎo)體器件的C-V剖面圖。圖30為圖27的半導(dǎo)體器件的d-cT剖面圖。圖31為顯示本發(fā)明的半導(dǎo)體器件的第5實(shí)施例的鳥瞰圖。圖32為圖31的半導(dǎo)體器件的a-a,剖面圖。圖33為圖32的半導(dǎo)體器件的b-b'剖面圖。圖34為圖32的半導(dǎo)體器件的C-Cr剖面圖。圖35為圖32的半導(dǎo)體器件的d-cT剖面圖。圖36為顯示本發(fā)明的半導(dǎo)體器件的第6實(shí)施例的鳥瞰圖。圖37為圖36的半導(dǎo)體器件的a-a,剖面圖。圖38為圖37的半導(dǎo)體器件的b_b'剖面圖。圖39為圖37的半導(dǎo)體器件的C-V剖面圖。圖40為圖37的半導(dǎo)體器件的d-cT剖面圖。圖41為針對(duì)圖26與圖31與圖36的半導(dǎo)體器件顯示擊穿電壓與Ls、Ld的關(guān)系圖。圖42為針對(duì)圖26與圖31與圖36的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。圖43為顯示本發(fā)明的半導(dǎo)體器件的第7實(shí)施例的鳥瞰圖。圖44為圖43的半導(dǎo)體器件的a-a'剖面圖。圖45為圖44的半導(dǎo)體器件的b_b'剖面圖。圖46為圖44的半導(dǎo)體器件的C-V剖面圖。圖47為圖44的半導(dǎo)體器件的d-d'剖面圖。圖48為顯示本發(fā)明的半導(dǎo)體器件的第8實(shí)施例的鳥瞰圖。圖49為圖48的半導(dǎo)體器件的a_a'剖面圖。圖50為圖49的半導(dǎo)體器件的b-b'剖面圖。圖51為圖49的半導(dǎo)體器件的C-V剖面圖。
圖52為圖49的半導(dǎo)體器件的d-cT剖面圖。圖53為顯示本發(fā)明的半導(dǎo)體器件的第9實(shí)施例的鳥瞰圖。圖54為圖53的半導(dǎo)體器件的a-a,剖面圖。圖55為圖54的半導(dǎo)體器件的b_b'剖面圖。圖56為圖54的半導(dǎo)體器件的c-c '剖面圖。圖57為圖54的半導(dǎo)體器件的d-cT剖面圖。圖58為針對(duì)圖43與圖48與圖53的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。 圖59為顯示本發(fā)明的半導(dǎo)體器件的第10實(shí)施例的鳥瞰圖。圖60為圖59的半導(dǎo)體器件的ai剖面圖。圖61為圖60的半導(dǎo)體器件的b-b'剖面圖。圖62為圖60的半導(dǎo)體器件的C-V剖面圖。圖63為圖60的半導(dǎo)體器件的d-cT剖面圖。圖64為顯示本發(fā)明的半導(dǎo)體器件的第11實(shí)施例的鳥瞰圖。圖65為圖64的半導(dǎo)體器件的a-a'剖面圖。圖66為圖65的半導(dǎo)體器件的b_b'剖面圖。圖67為圖65的半導(dǎo)體器件的c_c '剖面圖。圖68為圖65的半導(dǎo)體器件的d-cT剖面圖。圖69為顯示本發(fā)明的半導(dǎo)體器件的第12實(shí)施例的鳥瞰圖。圖70為圖69的半導(dǎo)體器件的ai剖面圖。圖71為圖70的半導(dǎo)體器件的b-b'剖面圖。圖72為圖70的半導(dǎo)體器件的c-c '剖面圖。圖73為圖70的半導(dǎo)體器件的d-cT剖面圖。圖74為針對(duì)圖59與圖64與圖69的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。圖75為顯示本發(fā)明的半導(dǎo)體器件的第13實(shí)施例的鳥瞰圖。圖76為圖75的半導(dǎo)體器件的a-a,剖面圖。圖77為圖76的半導(dǎo)體器件的b_b'剖面圖。圖78為圖76的半導(dǎo)體器件的C-V剖面圖。圖79為針對(duì)圖75的半導(dǎo)體器件顯示擊穿電壓與Ls、Ld的關(guān)系圖。圖80為針對(duì)圖75的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。圖81為顯示調(diào)整圖75的半導(dǎo)體器件的角度而進(jìn)行離子注入以形成凹型擴(kuò)散層的方法圖。圖82為顯示本發(fā)明的半導(dǎo)體器件的第14實(shí)施例的鳥瞰圖。圖83為圖82的半導(dǎo)體器件的a-a'剖面圖。圖84為圖83的半導(dǎo)體器件的b-b'剖面圖。圖85為圖83的半導(dǎo)體器件的c-c'剖面圖。圖86為針對(duì)圖82的半導(dǎo)體器件顯示擊穿電壓與Ls、Ld的關(guān)系圖。圖87為針對(duì)圖82的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。
圖88為顯示本發(fā)明的半導(dǎo)體器件的第15實(shí)施例的鳥瞰圖。圖89為圖88的半導(dǎo)體器件的a-a'剖面圖。圖90為圖89的半導(dǎo)體器件的b-b'剖面圖。圖91為圖89的半導(dǎo)體器件的c-c '剖面圖。圖92為針對(duì)圖88的半導(dǎo)體器件顯示擊穿電壓與Ls、Ld的關(guān)系圖。圖93為針對(duì)圖88的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。圖94為顯示調(diào)整圖88的半導(dǎo)體器件的角度而進(jìn)行離子注入以形成凹型擴(kuò)散層的方法圖。
圖95為顯示本發(fā)明的半導(dǎo)體器件的第16實(shí)施例的鳥瞰圖。圖96為圖95的半導(dǎo)體器件的a-a,剖面圖。圖97為圖96的半導(dǎo)體器件的b-b'剖面圖。圖98為圖96的半導(dǎo)體器件的C-V剖面圖。圖99為針對(duì)圖95的半導(dǎo)體器件顯示擊穿電壓與Ls、Ld的關(guān)系圖。圖100為針對(duì)圖95的半導(dǎo)體器件顯示擊穿電壓與Ts、Td的關(guān)系圖。圖101為顯示本發(fā)明的半導(dǎo)體器件的第17實(shí)施例的鳥瞰圖。圖102為圖101的半導(dǎo)體器件的a-a,剖面圖。圖103為圖102的半導(dǎo)體器件的b-b'剖面圖。圖104為圖102的半導(dǎo)體器件的C-Cr剖面圖。圖105為圖102的半導(dǎo)體器件的d-cT剖面圖。圖106為顯示本發(fā)明的半導(dǎo)體器件的第18實(shí)施例的鳥瞰圖。圖107為圖106的半導(dǎo)體器件的a_a'剖面圖。圖108為圖107的半導(dǎo)體器件的b_b'剖面圖。圖109為圖107的半導(dǎo)體器件的d剖面圖。圖110為圖107的半導(dǎo)體器件的d-cT剖面圖。圖111為顯示本發(fā)明的半導(dǎo)體器件的第19實(shí)施例的鳥瞰圖。圖112為圖111的半導(dǎo)體器件的a-a,剖面圖。圖113為圖112的半導(dǎo)體器件的b-b'剖面圖。圖114為圖112的半導(dǎo)體器件的c-c '剖面圖。圖115為圖112的半導(dǎo)體器件的chcT剖面圖。圖116為顯示本發(fā)明的半導(dǎo)體器件的第20實(shí)施例的鳥瞰圖。圖117為圖116的半導(dǎo)體器件的a-a,剖面圖。圖118為圖117的半導(dǎo)體器件的b_b'剖面圖。圖119為圖117的半導(dǎo)體器件的d剖面圖。圖120為圖117的半導(dǎo)體器件的chd'剖面圖。圖121為顯示本發(fā)明的半導(dǎo)體器件的第21實(shí)施例的鳥瞰圖。圖122為圖121的半導(dǎo)體器件的a-a,剖面圖。圖123為圖122的半導(dǎo)體器件的b_b'剖面圖。圖124為圖122的半導(dǎo)體器件的d剖面圖。圖125為圖122的半導(dǎo)體器件的d-cT剖面圖。
圖126為顯示本發(fā)明的半導(dǎo)體器件的第22實(shí)施例的鳥瞰圖。圖127為圖126的半導(dǎo)體器件的a-a,剖面圖。圖128為圖127的半導(dǎo)體器件的b_b'剖面圖。 圖129為圖127的半導(dǎo)體器件的c_c '剖面圖。圖130為圖127的半導(dǎo)體器件的d_d'剖面圖。圖131為顯示本發(fā)明的半導(dǎo)體器件的第23實(shí)施例的鳥瞰圖。圖132為圖131的半導(dǎo)體器件的a-a,剖面圖。圖133為圖132的半導(dǎo)體器件的b_b'剖面圖。圖134為圖132的半導(dǎo)體器件的d剖面圖。圖135為顯示本發(fā)明的半導(dǎo)體器件的第24實(shí)施例的鳥瞰圖。圖136為圖135的半導(dǎo)體器件的a-a,剖面圖。圖137為圖136的半導(dǎo)體器件的b_b'剖面圖。圖138為圖136的半導(dǎo)體器件的d剖面圖。圖139為顯示現(xiàn)有技術(shù)的SGT的構(gòu)造圖。圖140為顯示現(xiàn)有技術(shù)的SGT的構(gòu)造圖。圖141為顯示現(xiàn)有技術(shù)的SGT的構(gòu)造圖。圖142為顯示現(xiàn)有技術(shù)的SGT的構(gòu)造圖。圖143為顯示現(xiàn)有技術(shù)的SGT的構(gòu)造圖。圖144為顯示現(xiàn)有技術(shù)的SGT的構(gòu)造圖。上述附圖中的附圖標(biāo)記說明如下100、110 半導(dǎo)體襯底210柵極310柵極絕緣體410第I高濃度雜質(zhì)區(qū)域411第2高濃度雜質(zhì)區(qū)域510,520 I. 9 X IO18 (cm—3)以下的第I高濃度雜質(zhì)區(qū)域511,521 I. 9X IO18 (cm_3)以下的第2高濃度雜質(zhì)區(qū)域610漏極620雜質(zhì)區(qū)域710源極810、820、830、840 硅柱910組件分離絕緣膜1010,1020,1030 高電阻區(qū)域1110側(cè)壁氧化膜1210接觸孔的蝕刻擋止層1310源極1410漏極1610溝道區(qū)域1710金屬配線部
1810Al1910凸型半導(dǎo)體2010第2高濃度雜質(zhì)區(qū)域2110第2低濃度雜質(zhì)區(qū)域 2200、2400點(diǎn)2201、2202、2203、2401、2402、2403 折線2210從凹型漏極的底部伸出的耗盡區(qū)2220從凹型漏極的側(cè)面伸出的耗盡區(qū)2230從凹型源極的底部伸出的耗盡區(qū)2240從凹型源極的側(cè)面伸出的耗盡區(qū)2250從漏極伸出的耗盡區(qū)2260從源極伸出的耗盡區(qū)2270從柵極伸出的耗盡區(qū)Ld長(zhǎng)度Lg柵極長(zhǎng)度LjcULjs寬度Ls長(zhǎng)度TcUTs直徑Tspace長(zhǎng)度
具體實(shí)施例方式以下參照附圖詳細(xì)說明本發(fā)明的半導(dǎo)體器件。實(shí)施例I半導(dǎo)體器件圖I為顯示本發(fā)明的實(shí)施例I的半導(dǎo)體器件的概略鳥瞰圖。圖2為沿著圖I的切割線(cut line)B-Bi的概略剖面圖。圖3為沿著圖2的切割線b-b'的概略剖面圖。圖4為沿著圖2的切割線c-c'的概略剖面圖。圖5為沿著圖2的切割線d-d'的概略剖面圖。本實(shí)施例的半導(dǎo)體器件包含 第I導(dǎo)電型第3硅柱830 ;第I絕緣體310，包圍該第3硅柱830側(cè)面；柵極210，包圍該第I絕緣體310 ;第I硅柱810，設(shè)于第3硅柱830的下部;第2硅柱820，設(shè)于第3硅柱830的上部；第2導(dǎo)電型高濃度雜質(zhì)區(qū)域610 (即凹型漏極擴(kuò)散層610)，形成在除第I硅柱810的與第3硅柱830的接觸面以外的面；第I導(dǎo)電型雜質(zhì)區(qū)域510，由形成于所述第I硅柱810的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域610所包圍；第2導(dǎo)電型高濃度雜質(zhì)區(qū)域710 (即凹型源極擴(kuò)散層710)，形成在除所述第2硅柱820的與第3硅柱830的接觸面以外的面；以及第I導(dǎo)電型雜質(zhì)區(qū)域520，由形成于所述第2硅柱820的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域710所包圍。在此構(gòu)成中，形成于具有圓柱狀形狀的第I硅柱810的雜質(zhì)區(qū)域510為除該區(qū)域上面以外的外周面，由具有橫U字形剖面形狀的漏極擴(kuò)散層610的內(nèi)面所覆蓋。同樣地，形成于具有圓柱狀形狀的第2硅柱820的雜質(zhì)區(qū)域520，為除該區(qū)域下面以外的外周面，由具有橫U字形剖面形狀的源極擴(kuò)散層710的內(nèi)面所覆蓋。在本實(shí)施例中，為了增大擊穿電壓，以形成于第2硅柱810的第I導(dǎo)電型雜質(zhì)區(qū)域510及形成于第2硅柱820的第I導(dǎo)電型雜質(zhì)區(qū)域520分別具有較大區(qū)域?yàn)檩^優(yōu)選。換言之，以第I導(dǎo)電型雜質(zhì)區(qū)域510的直徑Td及長(zhǎng)度Ld、以及第I導(dǎo)電型雜質(zhì)區(qū)域520的直徑Ts及長(zhǎng)度Ls均充分大為較優(yōu)選。以具體例而言，可考慮柵極210的長(zhǎng)度為lOOnm、柵極絕緣膜的膜厚為2nm、第I硅柱810的直徑為lOOnm、第2硅柱820及第3硅柱830的高度為lOOnm、雜質(zhì)區(qū)域510的直徑Td及雜質(zhì)區(qū)域520的直徑Ts均為SOnm的情形。圖22為顯示擊穿電壓的構(gòu)造依存性作為此種構(gòu)造的仿真(simulation)結(jié)果圖22的縱軸Vpt為顯示擊穿電壓。在此，擊穿電壓設(shè)為施加于柵極電極及源極電極的電壓為0V，且施加于漏極電流為IX 10_7Α/μ m時(shí)的漏極電極的電壓。圖22的橫軸為顯示雜質(zhì)區(qū)域510的高度Ld及雜質(zhì)區(qū)域520的高度Ls。因此，圖22顯示使雜質(zhì)區(qū)域510的高度Ld及雜質(zhì)區(qū)域520的高度Ls變化時(shí)，擊穿電壓會(huì)如何變化，即擊穿電壓相對(duì)于Ld及Ls的依存性。另外，在圖22中，折線2201為顯示關(guān)于本實(shí)施例的半導(dǎo)體器件的仿真結(jié)果，折線2202及2203分別顯示關(guān)于后述的實(shí)施例2及3的半導(dǎo)體器件的仿真結(jié)果。此外，點(diǎn)2200為顯示關(guān)于圖123及圖124所示現(xiàn)有技術(shù)的SGT(即在水平方向具有平坦的源極擴(kuò)散層及漏極擴(kuò)散層的SGT)的仿真結(jié)果。依據(jù)圖22所示的仿真結(jié)果，相較于現(xiàn)有技術(shù)的SGT (點(diǎn)2200)，在本實(shí)施例的半導(dǎo)體器件(折線2201)中，即使Ls、Ld為O以外的任何值，擊穿電壓也會(huì)變大。S卩，可得知本實(shí)施例的半導(dǎo)體器件，相較于現(xiàn)有技術(shù)的SGT，具有待機(jī)泄漏電流較小的SGT構(gòu)造。圖23為顯示本實(shí)施例的半導(dǎo)體器件中的Ls及Ld相對(duì)于柵極長(zhǎng)度Lg的依存性圖。另外，在圖23中，通過多條縱線所呈現(xiàn)的區(qū)域A，相當(dāng)于S值為90mV/dec以下的區(qū)域。在此，所謂S (sub-threshold swing)值,為在漏極電壓為一定,且使漏極電流變化一位數(shù)的次臨限擺幅(sub-threshold swing)區(qū)域的柵極電壓值。從圖23可得知，在Ls = Ld = O的現(xiàn)有技術(shù)的SGT (在水平方向具有平坦的源極、漏極SGT構(gòu)造)中，S值為90mV/dec以下的區(qū)域，需柵極長(zhǎng)度Lg = 102nm以上。相對(duì)于此，在本實(shí)施例的半導(dǎo)體器件中，例如Ls及Ld若為50nm以上，則為了使S值為90mV/dec以下，只要柵極長(zhǎng)度Lg = 94nm以上即可。圖24為與現(xiàn)有技術(shù)的SGT比較而顯示本實(shí)施例的半導(dǎo)體器件中擊穿電壓相對(duì)于Ts及Td的依存性圖。在圖24中，縱軸為顯示擊穿電壓，而橫軸為顯示雜質(zhì)區(qū)域510的直徑Td及雜質(zhì)區(qū)域520的直徑Ts。另外，在圖24中，折線2401為顯示關(guān)于本實(shí)施例的半導(dǎo)體器件的仿真結(jié)果，而折線2402及2403分別顯示關(guān)于后述的實(shí)施例2及3的半導(dǎo)體器件的仿真結(jié)果。此外，點(diǎn)2400為顯示關(guān)于圖123及圖124所示的現(xiàn)有技術(shù)的SGT(即在水平方向具有平坦的源極擴(kuò)散層及漏極擴(kuò)散層的SGT)的仿真結(jié)果。從圖24可得知，在本實(shí)施例的半導(dǎo)體器件中，即使Ts、Td為O以外的任何值，擊穿電壓也會(huì)變大。即，可得知本實(shí)施例的半導(dǎo)體器件(折線2401)相較于現(xiàn)有技術(shù)的SGT(點(diǎn)2400)，具有待機(jī)泄漏電流較小的SGT構(gòu)造。圖25為顯示本實(shí)施例的半導(dǎo)體器件中的Td及Ts相對(duì)于柵極長(zhǎng)度Lg的依存性圖。另外，在圖25中，通過多條縱線所呈現(xiàn)的區(qū)域B，相當(dāng)于S值為90mV/dec以下的區(qū)域。從圖25可得知，在Ts = Td = O的現(xiàn)有技術(shù)的SGT (在水平方向具有平坦的源極、漏極SGT構(gòu)造)中，S值為90mV/dec以下的區(qū)域，需柵極長(zhǎng)度Lg = 107nm以上。相對(duì)于此，在本實(shí)施例的半導(dǎo)體器件中，例如Ls及Ld若為80nm以上，則為了使S值為90mV/dec，只要柵極長(zhǎng)度Lg = 94nm以上即可。接著考慮圖6所示的構(gòu)造，以顯示關(guān)于雜質(zhì)區(qū)域510的直徑Td及高度Ld、以及雜質(zhì)區(qū)域520的直徑Ts及高度Ls的較優(yōu)選值。以完全耗盡型SGT的情形而言，硅柱內(nèi)的耗盡區(qū)通過以下各層來區(qū)分從柵極延伸的耗盡區(qū)2270 ;從凹型源極擴(kuò)散層底部延伸的耗盡區(qū)2230 ;從凹型源極擴(kuò)散層側(cè)面延伸的耗盡區(qū)2240 ;從凹型漏極擴(kuò)散層底部延伸的擴(kuò)散層2210 ;及從凹型漏極擴(kuò)散層側(cè)面延伸的耗盡區(qū)2220。施加電壓為OV時(shí)從凹型源極擴(kuò)散層底部的擴(kuò)散層延伸的耗盡區(qū)2230的寬度為Ts/4，因此為了抑制從凹型源極擴(kuò)散層底部的擴(kuò)散層延伸的耗盡區(qū)2230與從凹型漏極擴(kuò)散層延伸的耗盡區(qū)2210、2220的接觸所致的擊穿電壓，Ls需大于耗盡區(qū)寬度Ts/4。即，需滿足以下數(shù)式(1-1)。
數(shù)式ILs > —(1-1)
4同樣地，施加電壓為OV時(shí)從凹型漏極擴(kuò)散層底部的擴(kuò)散層延伸的耗盡區(qū)2220的寬度為Td/4，因此為了抑制從凹型漏極擴(kuò)散層底部的擴(kuò)散層延伸的耗盡區(qū)2210與從凹型源極擴(kuò)散層2230、2240延伸的耗盡區(qū)的接觸所致的擊穿電壓，Ld需大于耗盡區(qū)寬度Td/4。即，需滿足以下數(shù)式(1-2)。數(shù)式2
ηη ILd >丄 (1-2)
4再者，為了作成圖2所示的凹型擴(kuò)散層SGT構(gòu)造，需如圖7所示調(diào)整角度而進(jìn)行離子注入以形成凹型擴(kuò)散層。此時(shí)，例如注入As+于NM0SFET時(shí)，推測(cè)相鄰的NM0SFET的硅柱會(huì)妨礙離子注入。因此，屬于第I導(dǎo)電型雜質(zhì)區(qū)域510的直徑的Td與高度Ld、屬于第I導(dǎo)電型雜質(zhì)區(qū)域520的直徑的Ts與高度Ls、柵極長(zhǎng)度Lg、第2導(dǎo)電型高濃度雜質(zhì)區(qū)域610的寬度Ljd、第2導(dǎo)電型高濃度雜質(zhì)區(qū)域620的寬度Ljs、與相鄰的SGT的硅柱的寬度Tspace需滿足以下數(shù)式(1-3)。數(shù)式3
(π\(zhòng) Ls + Ld + Lg + Ljs + Ljdtan — >-一~-~— (1-3)
1^36)Tspace因此，從(1_3)可得知，Ls+Ld需滿足以下關(guān)系式(1-4)。數(shù)式4tan^-^ j · Tspace - (Lg + Ljs + Ljd )> Ls + Ld(1—4)實(shí)施例2半導(dǎo)體器件圖8為顯示實(shí)施例I的形成于所述第I硅柱810的第I導(dǎo)電型雜質(zhì)區(qū)域510為與形成于所述第I硅柱810的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域610相同的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域時(shí)的本發(fā)明的半導(dǎo)體器件中的晶體管的概略鳥瞰圖。圖9為圖8的切割線(cutline)B-Bi的概略剖面圖，圖10為圖9的切割線b-b'的概略剖面圖，圖11為圖9的切割線c-c'的概略剖面圖，圖12為圖9的切割線d-cT的概略剖面圖。在本實(shí)施例中，為了增大擊穿電壓，以第2硅柱820所具備的第I導(dǎo)電型雜質(zhì)區(qū)域520具有較大區(qū)域?yàn)檩^優(yōu)選。換言之，以第I導(dǎo)電型雜質(zhì)區(qū)域520的直徑Ts與高度Ls為充分大為較優(yōu)選。具體而言，考慮柵極210的長(zhǎng)度為lOOnm、柵極絕緣膜的膜厚為2nm、第I硅柱的直徑為lOOnm、第2硅柱820及第3硅柱830的高度為IOOnm時(shí)。圖22為顯示擊穿電壓的構(gòu)造依存性作為此種構(gòu)造的仿真結(jié)果。圖22的縱軸的擊穿電壓(Vpt)設(shè)為施加于柵極電極與源極電極的電壓為0V，且施加于漏極電流為IX 10_7Α/μ m時(shí)的漏極電極的電壓。橫軸為顯示改變凹型源極擴(kuò)散層或凹型漏極擴(kuò)散層形狀時(shí)的Ls依存。此時(shí)，可得知相較于在水平方向平坦的源極、漏極SGT構(gòu)造(由點(diǎn)2200所示的現(xiàn)有技術(shù)的SGT構(gòu)造)，在凹型源極擴(kuò)散層SGT構(gòu)造(折線2202)中，即使Ls為O以外的任何值，擊穿電壓均會(huì)變大，而為待機(jī)泄漏電流較小的SGT構(gòu)造。圖24為顯示改變凹型源極擴(kuò)散層形狀時(shí)的Ts、Td依存。此時(shí)，也可得知相較于在水平方向平坦的源極、漏極SGT構(gòu)造(點(diǎn)2400所示的現(xiàn)有技術(shù)的SGT構(gòu)造)，在凹型源極擴(kuò)散層SGT構(gòu)造(折線2402)，即使Ts為O以外的任何值，擊穿電壓也均會(huì)變大，而為待機(jī)泄漏電流較小的SGT構(gòu)造。就此Ls考慮圖13所示的構(gòu)造。以完全耗盡型SGT的情形而言，硅柱內(nèi)的耗盡區(qū)，通過從柵極與凹型源極擴(kuò)散層的底部與側(cè)面、漏極擴(kuò)散層分別延伸的耗盡區(qū)來區(qū)分。由于施加電壓OV時(shí)從凹型源極擴(kuò)散層的底部的擴(kuò)散層延伸的耗盡區(qū)2230的寬度為Ts/4，因此為了抑制從凹型源極擴(kuò)散層的底部的擴(kuò)散層延伸的耗盡區(qū)2230與從漏極擴(kuò)散層延伸的耗盡區(qū)2250的接觸所致的擊穿電壓，Ls需大于耗盡區(qū)寬度Ts/4。即，需滿足以下數(shù)式(2_1)數(shù)式權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具備構(gòu)成于第I導(dǎo)電型硅襯底上的第I導(dǎo)電型第I硅柱、包圍該第I導(dǎo)電型第I硅柱的側(cè)面的第I絕緣體、及包圍該第I絕緣體的柵極； 在所述第I硅柱的上部具備有第3硅柱； 并且，半導(dǎo)體器件由以下區(qū)域所構(gòu)成 第2導(dǎo)電型高濃度雜質(zhì)區(qū)域，形成于所述硅襯底的一部分； 第2導(dǎo)電型高濃度雜質(zhì)區(qū)域，形成在除所述第3硅柱的與第I硅柱的接觸面以外的面；以及 第I導(dǎo)電型雜質(zhì)區(qū)域，由形成于所述第3硅柱的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域所包圍；而形成在除所述第3硅柱的與第I硅柱的接觸面以外的面的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域是圓柱； 而形成于所述第3硅柱的第I導(dǎo)電型雜質(zhì)區(qū)域的長(zhǎng)度較從形成于第3硅柱的底部的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域延伸的空乏層還長(zhǎng)。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，形成于所述第3硅柱的屬于源極的第I導(dǎo)電型雜質(zhì)區(qū)域的長(zhǎng)度Ls與直徑Ts為以下關(guān)系式 [數(shù)式8]
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，形成于所述第3硅柱的屬于漏極的第I導(dǎo)電型雜質(zhì)區(qū)域的長(zhǎng)度Ld與直徑Td為以下關(guān)系式 [數(shù)式10]
4.根據(jù)權(quán)利要求I至3中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，所述第I硅柱為高電阻區(qū)域，形成于所述硅襯底的第I導(dǎo)電型雜質(zhì)區(qū)域?yàn)楦唠娮鑵^(qū)域，所述第3硅柱的第I導(dǎo)電型雜質(zhì)區(qū)域?yàn)楦唠娮鑵^(qū)域。
5.根據(jù)權(quán)利要求I至3中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，所述第I硅柱為高電阻區(qū)域或第I導(dǎo)電型雜質(zhì)區(qū)域，形成于所述硅襯底的第I導(dǎo)電型雜質(zhì)區(qū)域?yàn)榘琁XlO1Vcm3以下的雜質(zhì)濃度區(qū)域的第2導(dǎo)電型雜質(zhì)區(qū)域，所述第3硅柱的第I導(dǎo)電型雜質(zhì)區(qū)域?yàn)榘琁XlO1Vcm3以下的雜質(zhì)濃度區(qū)域的第2導(dǎo)電型雜質(zhì)區(qū)域。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，其目的在解決屬于三次元半導(dǎo)體的SGT因?yàn)樾孤╇娏髟黾铀孪碾娏Φ脑龃?，?shí)現(xiàn)SGT的低消耗電力。該半導(dǎo)體器件具備構(gòu)成于第1導(dǎo)電型硅襯底上的第1導(dǎo)電型第1硅柱、包圍第1導(dǎo)電型第1硅柱側(cè)面的第1絕緣體、及包圍第1絕緣體的柵極；在第1硅柱的上部具備有第3硅柱；且半導(dǎo)體器件由以下區(qū)域構(gòu)成第2導(dǎo)電型高濃度雜質(zhì)區(qū)域，形成于硅襯底的一部分與除第3硅柱的與第1硅柱的接觸面以外的面；及第1導(dǎo)電型雜質(zhì)區(qū)域，由形成于第3硅柱的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域所包圍；形成在除第3硅柱的與第1硅柱的接觸面以外的面的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域是圓柱；形成于第3硅柱的第1導(dǎo)電型雜質(zhì)區(qū)域的長(zhǎng)度較從形成于第3硅柱的底部的第2導(dǎo)電型高濃度雜質(zhì)區(qū)域延伸的空乏層還長(zhǎng)。
文檔編號(hào)H01L29/08GK102623503SQ20121008574
公開日2012年8月1日 申請(qǐng)日期2010年5月31日 優(yōu)先權(quán)日2009年5月29日
發(fā)明者工藤智彥, 舛岡富士雄 申請(qǐng)人:新加坡優(yōu)尼山帝斯電子私人有限公司