防止金屬硅化物橋接的半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，通過在所述硬掩膜層中形成溝槽，并在溝槽側(cè)壁依次形成第一側(cè)墻和第二側(cè)墻，去除硬掩膜層后，對(duì)所述第一側(cè)墻進(jìn)行回拉工藝(Pullback)，從而形成上寬下窄的柵極結(jié)構(gòu)，從而在后續(xù)進(jìn)行金屬化工藝的過程中，沉積的金屬材料層無法停留在柵極結(jié)構(gòu)的部分側(cè)壁上，在所述柵極層上和所述半導(dǎo)體襯底上形成間隔開的金屬材料層，從而有效避免金屬材料層在所述柵極層中的擴(kuò)散，導(dǎo)致柵極結(jié)構(gòu)和半導(dǎo)體襯底中的源漏區(qū)導(dǎo)通的問題，防止金屬硅化物橋接問題，降低半導(dǎo)體器件的失效問題的發(fā)生，進(jìn)而提高半導(dǎo)體器件的良率。
【專利說明】防止金屬硅化物橋接的半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造方法，尤其涉及一種防止金屬硅化物橋接的半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的集成度越來越高，半導(dǎo)體器件工作需要的電壓和電流不斷降低，晶體管開關(guān)的速度也隨之加快，隨之對(duì)半導(dǎo)體工藝各方面要求大幅提高?，F(xiàn)有技術(shù)工藝已經(jīng)將晶體管以及其他種類的半導(dǎo)體器件組成部分做到了幾個(gè)分子和原子的厚度，組成半導(dǎo)體的材料已經(jīng)達(dá)到了物理電氣特性的極限。
[0003]業(yè)界提出了比二氧化硅具有更高的介電常數(shù)和更好的場(chǎng)效應(yīng)特性的材料-高介電常數(shù)材料(High-K Material)，用以更好的分隔柵極和晶體管其他部分，大幅減少漏電量。同時(shí)，為了與高介電常數(shù)材料兼容，采用金屬材料代替原有多晶硅作為柵導(dǎo)電層材料，從而形成了新的柵極結(jié)構(gòu)。金屬材料的柵極結(jié)構(gòu)在高溫退火工藝過程中，其功函數(shù)(WorkFunction)會(huì)發(fā)生大幅變化、導(dǎo)致柵極耗盡和RC延遲等問題影響半導(dǎo)體器件性能。為解決上述金屬材料的柵極結(jié)構(gòu)的問題，形成了柵極最后工藝(Gate-Last Process),即先形成多晶硅材料的虛設(shè)柵極，進(jìn)行源/漏注入及高溫退火工藝后，再去除虛設(shè)柵極多晶硅層，并沉積金屬材料，最終形成金屬柵極。
[0004]金屬氧化物半導(dǎo)體(CMOS)器件包括核心器件層和互連層，在核心器件層中形成柵極、源極和漏極等結(jié)構(gòu)，通過互連層中的金屬通孔和金屬互連線將柵極、源極和漏極等結(jié)構(gòu)電性引出。隨著器件尺寸的不斷減小，金屬互連線與柵極、源極和漏極的接觸面積不斷縮小，其接觸處的寄生電阻對(duì)器件的影響隨之增加。為了減小寄生電阻，硅化金屬工藝(Silicide)應(yīng)運(yùn)而生，由于金屬硅化物具有高熔點(diǎn)、穩(wěn)定性及低電阻率，進(jìn)而提高了整個(gè)元件的驅(qū)動(dòng)電流及操作速度，所以在集成電路工藝上的應(yīng)用愈來愈普遍。
[0005]一般而言，金屬硅化物以金屬材料層經(jīng)由熱處理的方式沉積于半導(dǎo)體襯底及柵極上。通常金屬材料層可以蒸鍍(evaporation)或派射(sputtering)的方式來沉積,而這些金屬材料層經(jīng)由爐管或快速熱退火處理，并在純度極高的氣體(如氮?dú)饣驓鍤?中，便由金屬與硅化界面反應(yīng)而形成金屬硅化物，以改善半導(dǎo)體器件的電連特性。
[0006]然而，當(dāng)金屬材料層沉積于柵極上時(shí)，隨著柵極側(cè)墻的寬度不斷減薄，金屬材料層在柵極側(cè)墻中沿著水平方向的擴(kuò)散效應(yīng)愈發(fā)明顯，極易造成柵極與源漏區(qū)的連通，形成金屬娃化物橋接(Silicide Bridge)問題,進(jìn)而引起半導(dǎo)體器件的失效問題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的是提供一種防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，以提高半導(dǎo)體器件的良率。
[0008]本發(fā)明提供一種防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，包括:
[0009]提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成硬掩膜層，所述掩膜層中具有溝槽；[0010]在所述硬掩膜層及溝槽表面覆蓋第一側(cè)墻薄膜；
[0011]刻蝕所述第一側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成第一側(cè)墻；
[0012]在所述硬掩膜層第一側(cè)墻及溝槽表面覆蓋所述第二側(cè)墻薄膜；
[0013]刻蝕所述第二側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成第二側(cè)墻，所述第二側(cè)墻覆蓋于所述第一側(cè)墻上；
[0014]在所述溝槽中填充柵極層；
[0015]去除所述硬掩膜層；
[0016]對(duì)所述第一側(cè)墻進(jìn)行回拉工藝；
[0017]在所述半導(dǎo)體襯底及柵極層表面沉積金屬材料層，以進(jìn)行金屬化工藝。
[0018]進(jìn)一步的，所述第一側(cè)墻的材質(zhì)為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合。
[0019]進(jìn)一步的，所述第二側(cè)墻的材質(zhì)為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合。
[0020]進(jìn)一步的，所述硬掩膜層的材質(zhì)為無定形碳、氮化硅、氧化硅或氮氧化硅。
[0021]進(jìn)一步的，所述第一側(cè)墻薄膜的材質(zhì)為氮化硅，所述第二側(cè)墻薄膜的材質(zhì)為氧化娃，所述硬掩膜的材質(zhì)為無定形碳。
[0022]進(jìn)一步的，在刻蝕所述第一側(cè)墻薄膜的步驟中，刻蝕反應(yīng)物包括CH3F和02，環(huán)境壓力為IOmTorr?50mTorr,能量為300W?800W，偏壓為200V?500V，所述CH3F的流量為50sccm ?300sccm,所述 O2 的流量為 50sccm ?200sccm。
[0023]進(jìn)一步的，在刻蝕所述第二側(cè)墻薄膜的步驟中，刻蝕物質(zhì)包括CHF3和He，環(huán)境壓力為ImTorr?IOmTorr,能量為200W?600W，偏壓為20V?200V，所述CHF3的流量為IOsccm ?IOOsccm,所述 He 的流量為 50sccm ?200sccm。
[0024]進(jìn)一步的，在去除所述掩膜層的步驟中，刻蝕物質(zhì)包括O2，環(huán)境壓力為20mTOrr?50mTorr,能量為 100W ?500W，所述 O2 的流量為 300sccm ?lOOOsccm。
[0025]進(jìn)一步的，在對(duì)所述第一側(cè)墻進(jìn)行回拉工藝的步驟中，采用濕法刻蝕所述第一側(cè)墻，刻蝕物質(zhì)包括濃度為85 %的熱磷酸。
[0026]進(jìn)一步的，在對(duì)所述第一側(cè)墻進(jìn)行回拉工藝的步驟中，對(duì)所述第一側(cè)墻的刻蝕厚度大于10埃。
[0027]進(jìn)一步的，在去除所述硬掩膜層和對(duì)所述第一側(cè)墻進(jìn)行回拉工藝的步驟之間，還包括對(duì)所述柵極層兩側(cè)的半導(dǎo)體襯底進(jìn)行源漏區(qū)注入。
[0028]進(jìn)一步的，在對(duì)所述第一側(cè)墻進(jìn)行回拉工藝和進(jìn)行金屬化工藝的步驟之間，還包括對(duì)所述柵極層兩側(cè)的半導(dǎo)體襯底進(jìn)行源漏區(qū)注入。
[0029]綜上所述，本發(fā)明通過在所述硬掩膜層中形成溝槽，并在溝槽側(cè)壁依次形成第一側(cè)墻和第二側(cè)墻，去除硬掩膜層后，對(duì)所述第一側(cè)墻進(jìn)行回拉工藝(Pullback)，從而形成上寬下窄的柵極結(jié)構(gòu)，從而在后續(xù)進(jìn)行金屬化工藝的過程中，沉積的金屬材料層無法停留在柵極結(jié)構(gòu)的部分側(cè)壁上，在所述柵極層上和所述半導(dǎo)體襯底上形成間隔開的金屬材料層，從而有效避免金屬材料層在所述柵極層中的擴(kuò)散，導(dǎo)致柵極結(jié)構(gòu)和半導(dǎo)體襯底中的源漏區(qū)導(dǎo)通的問題，防止金屬硅化物橋接問題，降低半導(dǎo)體器件的失效問題的發(fā)生，進(jìn)而提高半導(dǎo)體器件的良率。【專利附圖】

【附圖說明】
[0030]圖1為本發(fā)明一實(shí)施例中防止金屬硅化物橋接的半導(dǎo)體器件的制造方法的簡(jiǎn)要流程示意圖。
[0031]圖2?圖10為本發(fā)明一實(shí)施例中防止金屬硅化物橋接的半導(dǎo)體器件的制造過程的簡(jiǎn)要結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0033]其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實(shí)例時(shí)，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對(duì)本發(fā)明的限定。
[0034]圖1為本發(fā)明一實(shí)施例中防止金屬硅化物橋接的半導(dǎo)體器件的制造方法的簡(jiǎn)要流程示意圖。如圖1所示，本發(fā)明提供一種防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，包括以下步驟:
[0035]步驟SOl:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成硬掩膜層，所述掩膜層中具有溝槽；
[0036]步驟S02:在所述硬掩膜層及溝槽表面覆蓋第一側(cè)墻薄膜；
[0037]步驟S03:刻蝕所述第一側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成第一側(cè)墻；
[0038]步驟S04:在所述硬掩膜層第一側(cè)墻及溝槽表面覆蓋所述第二側(cè)墻薄膜；
[0039]步驟S05:刻蝕所述第二側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成第二側(cè)墻，所述第二側(cè)墻覆蓋于所述第一側(cè)墻上；
[0040]步驟S06:在所述溝槽中填充柵極層；
[0041]步驟S07:去除所述硬掩膜層；
[0042]步驟S08:對(duì)所述第一側(cè)墻進(jìn)行回拉工藝；
[0043]步驟S09:在所述半導(dǎo)體襯底及柵極層表面沉積金屬材料層，以進(jìn)行金屬化工藝。
[0044]圖2?圖10為本發(fā)明一實(shí)施例中防止金屬硅化物橋接的制造過程的簡(jiǎn)要結(jié)構(gòu)示意圖。以下結(jié)合圖2?圖10詳細(xì)說明本發(fā)明防止金屬硅化物橋接的制造過程。
[0045]如圖2所示，在步驟SOl中，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100上形成硬掩膜層102，所述硬掩膜層102中具有溝槽200 ;具體形成過程包括:在半導(dǎo)體襯底100上沉積硬掩膜層102，接著在所述硬掩膜層102上涂覆光刻膠(圖中未標(biāo)示)，并對(duì)光刻膠進(jìn)行曝光和顯影，以圖案化所述光刻膠，然后利用圖案化的所述光刻膠為掩膜，刻蝕所述硬掩膜層102，以在所述硬掩膜層102中形成溝槽200，所述硬掩膜層102的厚度可以根據(jù)后續(xù)形成柵極層的厚度確定，所述溝槽200的形狀根據(jù)后續(xù)柵極層及第一側(cè)墻、第二側(cè)墻的形狀進(jìn)行定義。在本實(shí)施例中，所述半導(dǎo)體襯底100的材質(zhì)可以為單質(zhì)硅、硅鍺化合物或絕緣體上硅(S0I)等，其他半導(dǎo)體材料亦可作為半導(dǎo)體襯底100的材料。所述硬掩膜層102的材質(zhì)可以為無定形碳、氮化硅、氧化硅或氮氧化硅，在較佳的實(shí)施例中，所述硬掩膜102的材質(zhì)為無定形碳，可以采用化學(xué)氣相沉積(CVD)的方法形成。[0046]如圖3所示，在步驟S02中，在所述硬掩膜層102及溝槽200表面覆蓋第一側(cè)墻薄膜104a ;所述第一側(cè)墻薄膜104a的材質(zhì)可以為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合，所述第一側(cè)墻薄膜104a的材質(zhì)為氮化硅，所述第一側(cè)墻薄膜104a可以采用采用化學(xué)氣相沉積(CVD)的方法形成。所述第一側(cè)墻薄膜104a的厚度為100埃?200埃。
[0047]如圖4所示，在步驟S03中，刻蝕所述第一側(cè)墻薄膜104a，以在所述溝槽200的側(cè)壁上形成第一側(cè)墻104a;所述刻蝕反應(yīng)物包括CH3F(—氟甲烷)和O2，環(huán)境壓力壓力IOmTorr?50mTorr (毫托)，能量為300W?800W，偏壓為200V?500V，所述CH3F的流量為50sccm?300sccm,所述O2的流量為50sccm?200sccm,上述刻蝕條件及刻蝕物質(zhì)能夠以最佳的刻蝕效果和刻蝕速率刻蝕所述第一側(cè)墻薄膜104a，是通過創(chuàng)造性的實(shí)驗(yàn)獲得的，并非本領(lǐng)域普通技術(shù)人員所熟知的技術(shù)手段。由于干法刻蝕的特性，刻蝕使剩余的第一側(cè)墻薄膜104a停留于所述溝槽200的側(cè)壁上，形成如圖4所示的第一側(cè)墻104，所述第一側(cè)墻104可以覆蓋整個(gè)溝槽的側(cè)壁或暴露出部分側(cè)壁，由于刻蝕的特性，所述第一側(cè)墻104的寬度可以由下至上逐漸縮小。
[0048]如圖5所示，在步驟S04中，在所述硬掩膜層102、第一側(cè)墻104及溝槽200表面覆蓋所述第二側(cè)墻薄膜106a ;所述第二側(cè)墻薄膜106a的材質(zhì)可以為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合，在較佳的實(shí)施例中，所述第二側(cè)墻薄膜106a的材質(zhì)為氧化硅，所述第二側(cè)墻薄膜106a可以采用采用化學(xué)氣相沉積(CVD)的方法形成。所述第二側(cè)墻薄膜106a的厚度為100埃?200埃。
[0049]在較佳的實(shí)施例中，所述第一側(cè)墻104的材質(zhì)為氮化硅，所述第二側(cè)墻106的材質(zhì)為氧化硅，所述硬掩膜102的材質(zhì)為無定形碳，能夠在后續(xù)步驟中選擇性刻蝕時(shí)，能夠選擇不同的物質(zhì)，產(chǎn)生較佳的刻蝕選擇比。
[0050]如圖6所示，在步驟S05中，刻蝕所述第二側(cè)墻薄膜106a，以在所述溝槽200的側(cè)壁上形成第二側(cè)墻106，所述第二側(cè)墻106覆蓋于所述第一側(cè)墻104上；刻蝕物質(zhì)包括CHF3(三氟甲烷)和He，反應(yīng)環(huán)境壓力為ImTorr?IOmTorr，能量為200W?600W，偏壓為20V?200V，所述CHF3的流量為IOsccm?lOOsccm，所述He的流量為50sccm?200sccm，上述刻蝕條件及刻蝕物質(zhì)能夠以最佳的刻蝕效果和刻蝕速率刻蝕所述第一側(cè)墻薄膜104a，是通過創(chuàng)造性的實(shí)驗(yàn)獲得的，并非本領(lǐng)域普通技術(shù)人員所熟知的技術(shù)手段。由于干法刻蝕的特性，刻蝕使剩余的第二側(cè)墻薄膜106a停留于所述溝槽200的側(cè)壁上，并覆蓋所述第一側(cè)墻104，形成如圖7所示的第一側(cè)墻106。
[0051]如圖7所示，在步驟S06中，在所述溝槽200中填充柵極層108 ;所述柵極層108的材質(zhì)為多晶硅，其形成的具體過程為，沉積多晶硅材質(zhì)的柵極層薄膜(圖中未標(biāo)示)，所述柵極層薄膜填充所述溝槽200，利用化學(xué)機(jī)械研磨去除位于溝槽以外的柵極層薄膜，以形成柵極層108。
[0052]如圖8所示，在步驟S07中，去除所述硬掩膜層102 ;硬掩膜層102的去除方法，刻蝕物質(zhì)包括O2，環(huán)境壓力為20mTorr?50mTorr，能量為100W?500W，02的流量為300sccm ?lOOOsccm。
[0053]如圖9所示，在步驟S08中，對(duì)所述第一側(cè)墻104進(jìn)行回拉工藝可以采用濕法刻蝕，刻蝕物質(zhì)包括濃度為85%的熱磷酸；在此步驟中，對(duì)所述第一側(cè)墻104的刻蝕厚度大于10埃。至此，所述第一側(cè)墻104、第二側(cè)墻106以及柵極層108共同形成如圖9所示的上寬下窄的結(jié)構(gòu)，該形狀的結(jié)構(gòu)能夠在后續(xù)沉積金屬材料層的過程中，使金屬材料層形成不連續(xù)的沉積，同時(shí)回拉工藝能夠較好對(duì)選擇性刻蝕第一側(cè)墻106的厚度。
[0054]如圖10所示，在步驟S09中，在所述半導(dǎo)體襯底100及柵極層108表面沉積金屬材料層110，以進(jìn)行金屬化工藝。所述第一側(cè)墻104、第二側(cè)墻106以及柵極層108共同形成柵極結(jié)構(gòu)呈上寬下窄的柵極結(jié)構(gòu)，故在沉積金屬材料層的過程中，沉積的金屬材料層無法停留在柵極結(jié)構(gòu)的部分側(cè)壁上，從而在所述柵極層上和所述半導(dǎo)體襯底上形成間隔開的金屬材料層，從而有效避免金屬材料層在柵極中的擴(kuò)散導(dǎo)致柵極結(jié)構(gòu)和半導(dǎo)體襯底中的源漏區(qū)導(dǎo)通的問題，防止金屬硅化物橋接問題，降低半導(dǎo)體器件的失效問題的發(fā)生，進(jìn)而提高半導(dǎo)體器件的良率。
[0055]在本實(shí)施例中，還包括對(duì)所述柵極層兩側(cè)的半導(dǎo)體襯底進(jìn)行源漏區(qū)注入的步驟，該步驟可以在步驟S07和步驟S08之間，即進(jìn)行回拉工藝之前，也可以在步驟S08和步驟S09之間，即進(jìn)行回拉工藝之后。
[0056]綜上所述，本發(fā)明通過在所述硬掩膜層中形成溝槽，并在溝槽側(cè)壁依次形成第一側(cè)墻和第二側(cè)墻，去除硬掩膜層后，對(duì)所述第一側(cè)墻進(jìn)行回拉工藝(Pullback)，從而形成上寬下窄的柵極結(jié)構(gòu)，從而在后續(xù)進(jìn)行金屬化工藝的過程中，沉積的金屬材料層無法停留在柵極結(jié)構(gòu)的部分側(cè)壁上，在所述柵極層上和所述半導(dǎo)體襯底上形成間隔開的金屬材料層，從而有效避免金屬材料層在所述柵極層中的擴(kuò)散，導(dǎo)致柵極結(jié)構(gòu)和半導(dǎo)體襯底中的源漏區(qū)導(dǎo)通的問題，防止金屬硅化物橋接問題，降低半導(dǎo)體器件的失效問題的發(fā)生，進(jìn)而提高半導(dǎo)體器件的良率。
[0057]雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成硬掩膜層，所述掩膜層中具有溝槽； 在所述硬掩膜層及溝槽表面覆蓋第一側(cè)墻薄膜； 刻蝕所述第一側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成第一側(cè)墻； 在所述硬掩膜層第一側(cè)墻及溝槽表面覆蓋所述第二側(cè)墻薄膜； 刻蝕所述第二側(cè)墻薄膜，以在所述溝槽的側(cè)壁上形成第二側(cè)墻，所述第二側(cè)墻覆蓋于所述第一側(cè)墻上； 在所述溝槽中填充柵極層； 去除所述硬掩膜層； 對(duì)所述第一側(cè)墻進(jìn)行回拉工藝； 在所述半導(dǎo)體襯底及柵極層表面沉積金屬材料層，以進(jìn)行金屬化工藝。
2.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，所述第一側(cè)墻的材質(zhì)為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合。
3.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，所述第二側(cè)墻的材質(zhì)為氮化硅、氧化硅、氮氧化硅，碳氧化硅、氮化硅或無定形碳中的一種或其組合。`
4.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，所述硬掩膜層的材質(zhì)為無定形碳、氮化硅、氧化硅或氮氧化硅。
5.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，所述第一側(cè)墻薄膜的材質(zhì)為氮化硅，所述第二側(cè)墻薄膜的材質(zhì)為氧化硅，所述硬掩膜的材質(zhì)為無定形碳。
6.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在刻蝕所述第一側(cè)墻薄膜的步驟中，刻蝕反應(yīng)物包括CH3F和02，環(huán)境壓力為IOmTorr~50mTorr,能量為300W~800W，偏壓為200V~500V，所述CH3F的流量為50sccm~300sccm，所述O2的流量為50sccm~200sccm。
7.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在刻蝕所述第二側(cè)墻薄膜的步驟中，刻蝕物質(zhì)包括CHF3和He，環(huán)境壓力為lmTorr~IOmTorr,能量為200W~600W，偏壓為20V~200V，所述CHF3的流量為IOsccm~IOOsccm,所述He的流量為50sccm~200sccm。
8.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在去除所述掩膜層的步驟中，刻蝕物質(zhì)包括O2，環(huán)境壓力為20mTorr~50mTorr，能量為IOOff ~500W，所述 O2 的流量為 300sccm ~lOOOsccm。
9.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在對(duì)所述第一側(cè)墻進(jìn)行回拉工藝的步驟中，采用濕法刻蝕所述第一側(cè)墻，刻蝕物質(zhì)包括濃度為85%的熱磷酸。
10.如權(quán)利要求1所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在對(duì)所述第一側(cè)墻進(jìn)行回拉工藝的步驟中，對(duì)所述第一側(cè)墻的刻蝕厚度大于10埃。
11.如權(quán)利要求1至10中任意一項(xiàng)所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在去除所述硬掩膜層和對(duì)所述第一側(cè)墻進(jìn)行回拉工藝的步驟之間，還包括對(duì)所述柵極層兩側(cè)的半導(dǎo)體襯底進(jìn)行源漏區(qū)注入。
12.如權(quán)利要求1至10中任意一項(xiàng)所述的防止金屬硅化物橋接的半導(dǎo)體器件的制造方法，其特征在于，在對(duì)所述第一側(cè)墻進(jìn)行回拉工藝和進(jìn)行金屬化工藝的步驟之間，還包括對(duì)所述柵極層兩側(cè)的半導(dǎo)體襯底進(jìn)行源漏區(qū)注入。
【文檔編號(hào)】H01L21/28GK103515212SQ201210206518
【公開日】2014年1月15日 申請(qǐng)日期:2012年6月20日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】鮑宇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司