專利名稱：一種基于SOI襯底的雙應(yīng)變BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及制備方法。
背景技術(shù)：
半導(dǎo)體集成電路技術(shù)是高科技和信息產(chǎn)業(yè)的核心技術(shù)，已成為衡量ー個國家科學(xué)技術(shù)水平、綜合國力和國防力量的重要標(biāo)志，而以集成電路為代表的微電子技術(shù)則是半導(dǎo)體技術(shù)的關(guān)鍵。半導(dǎo)體產(chǎn)業(yè)是國家的基礎(chǔ)性產(chǎn)業(yè)，其之所以發(fā)展得如此之快，除了技木本身 對經(jīng)濟(jì)發(fā)展的巨大貢獻(xiàn)之外，還與它廣泛的應(yīng)用性有夫。英特爾(Intel)創(chuàng)始人之一戈登 摩爾(Gordon Moore)于1965年提出了“摩爾定律”，該定理指出集成電路芯片上的晶體管數(shù)目，約每18個月增加I倍，性能也提升I倍。多年來，世界半導(dǎo)體產(chǎn)業(yè)始終遵循著這條定律不斷地向前發(fā)展，尤其是Si基集成電路技術(shù)，發(fā)展至今，全世界數(shù)以萬億美元的設(shè)備和技術(shù)投入，已使Si基エ藝形成了非常強(qiáng)大的產(chǎn)業(yè)能力。2004年2月23日英特爾首席執(zhí)行官克萊格 貝瑞特在東京舉行的全球信息峰會上表示，摩爾定律將在未來15到20年依然有效，然而推動摩爾定律繼續(xù)前進(jìn)的技術(shù)動力是不斷縮小芯片的特征尺寸。目前，國外45nm技術(shù)已經(jīng)進(jìn)入規(guī)模生產(chǎn)階段，32nm技術(shù)處在導(dǎo)入期，按照國際半導(dǎo)體技術(shù)發(fā)展路線圖ITRS，下ー個節(jié)點(diǎn)是22nm。不過，隨著集成電路技術(shù)的繼續(xù)發(fā)展，芯片的特征尺寸不斷縮小，在Si芯片制造エ業(yè)微型化進(jìn)程中面臨著材料物理屬性，制造エ藝技術(shù)，器件結(jié)構(gòu)等方面極限的挑戰(zhàn)。比如當(dāng)特征尺寸小于IOOnm以下時由于隧穿漏電流和可靠性等問題，傳統(tǒng)的柵介質(zhì)材料SiO2無法滿足低功耗的要求；納米器件的短溝道效應(yīng)和窄溝道效應(yīng)越發(fā)明顯，嚴(yán)重影響了器件性能；傳統(tǒng)的光刻技術(shù)無法滿足日益縮小的光刻精度。因此傳統(tǒng)Si基エ藝器件越來越難以滿足設(shè)計(jì)的需要。為了滿足半導(dǎo)體技術(shù)的進(jìn)一步發(fā)展需要，大量的研究人員在新結(jié)構(gòu)、新材料以及新エ藝方面的進(jìn)行了深入的研究，并在某些領(lǐng)域的應(yīng)用取得了很大進(jìn)展。這些新結(jié)構(gòu)和新材料對器件性能有較大的提高，可以滿足集成電路技術(shù)繼續(xù)符合“摩爾定理”迅速發(fā)展的需要。SOI (Silicon-On-Insulator,絕緣襯底上的娃)技術(shù)是在頂層娃和背襯底之間引入了ー層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點(diǎn)；實(shí)現(xiàn)了集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、エ藝簡單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。此外，SOI材料還被用來制造MEMS光開關(guān)。

發(fā)明內(nèi)容
本發(fā)明的目的在于利用在一個襯底片上制備應(yīng)變SiGe平面溝道PMOS器件、應(yīng)變SiGe平面溝道NMOS器件和SOI SiGe HBT,構(gòu)成平面BiCMOS集成器件及電路，以實(shí)現(xiàn)器件與集成電路性能的最優(yōu)化。本發(fā)明的目的在于提供一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，NMOS器件和PMOS器件均為應(yīng)變SiGe MOS器件，雙極器件為SOI SiGeHBT器件。進(jìn)一歩、NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料。進(jìn)一歩、PMOS器件采用量子阱結(jié)構(gòu)。進(jìn)ー步、器件襯底為SOI材料。進(jìn)一歩、SiGe HBT器件的基區(qū)為SiGe材料。進(jìn)一歩、SiGe HBT器件為全平面結(jié)構(gòu)。
本發(fā)明的另ー目的在于提供一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件的制備方法，包括如下步驟第一歩、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17cm-3的SOI襯底片；第二歩、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17cnT3 ；第三歩、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為20 60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ；第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ；第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 u m的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ；第六步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為100 200鹽的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為20(T300nm的SiO2層和ー層厚度為100 200鹽的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積ー層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X IO20Cm^3,形成集電極接觸區(qū)域；第九步、光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 IXlO2ciCnT3,形成基極接觸區(qū)域，并對襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；第十步、光刻MOS有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在該有源區(qū)連續(xù)生長ニ層材料第一層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30%，摻雜濃度為I 5 X IO16CnT3 ;第二層是厚度為3 5nm的本征弛豫型Si帽層；第^^一步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積ー層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到I 5X IO17CnT3 ;光刻N(yùn)MOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5 X IO17Cm-3 ；第十二歩、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層厚度為3 5nm的SiN層作為柵介質(zhì)和ー層厚度為300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質(zhì)，形成22 350nm長的偽柵；第十三步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進(jìn)行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)和P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度均為 I 5 X IO18Cm 3 ； 第十四歩、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層厚度為5 15nm的SiO2層，利用干法刻蝕エ藝，刻蝕掉表面的SiO2層，保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO2，形成側(cè)墻；第十五步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)；光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活；第十六步、用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiO2，厚度為30(T500nm，利用化學(xué)機(jī)械拋光(CMP)技術(shù)，將SiO2平坦化到柵極表面；第十七歩、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓印，在襯底表面生長ー層厚度為2 5nm的氧化鑭La2O3 ;在襯底表面派射ー層金屬鶴(W),最后利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；第十八步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，表面生長ー層SiO2層，井光刻引線孔；第十九步、金屬化、光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極以及SiGe HBT發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22 350nm的基于SOI襯底的應(yīng)變SiGe BiCMOS集成器件。進(jìn)一歩、該制備方法中基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件制造過程中所涉及的最高溫度根據(jù)第三步到第十九步中的化學(xué)汽相淀積(CVD)エ藝溫度決定，最高溫度小于等于800°C。進(jìn)ー步、基區(qū)厚度根據(jù)第三步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另ー目的在于提供一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成電路的制備方法，包括如下步驟步驟I，外延生長制備的實(shí)現(xiàn)方法為(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長ー層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；
(Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17CnT3 ；步驟2，器件深槽隔離制備的實(shí)現(xiàn)方法為(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；
(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離；步驟3，集電極淺槽隔離制備的實(shí)現(xiàn)方法為(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離；步驟4，基極淺槽隔離制備的實(shí)現(xiàn)方法為(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離；步驟5，SiGe HBT形成的實(shí)現(xiàn)方法為(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為300nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；
(5e)對襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積ー SiO2層；步驟6，MOS有源區(qū)制備的實(shí)現(xiàn)方法為(6a)光刻MOS有源區(qū)；(6b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為lX1016cm_3;(6d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為3nm的本征弛 豫型Si帽層；步驟7，NMOS器件和PMOS器件形成的實(shí)現(xiàn)方法為(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長ー層300nm的SiO2 ；(7b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 I X IO17CnT3 ；(7c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層厚度為3nm的SiN層；(7e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長ー層300nm的多晶硅；(7f)光刻Poly-Si柵和柵介質(zhì)，形成22nm長的偽柵；(7g)光刻N(yùn)MOS器件有源區(qū)，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ；(7h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ；(7i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長ー層SiO2，厚度為10nm，隨后利用干法刻蝕エ藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(7j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)；(7k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)；(71)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活；步驟8，柵制備的實(shí)現(xiàn)方法為(8a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2層，SiO2厚度為300nm厚度；(Sb)利用化學(xué)機(jī)械拋光(CMP)方法，對表面進(jìn)行平坦化至柵極水平；(Sc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓??；(8d)在襯底表面生長ー層厚度為2nm的氧化鑭(La2O3)；(8e)在襯底表面派射一層金屬鶴(W);
(8f)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；步驟9，構(gòu)成BiCMOS集成電路的實(shí)現(xiàn)方法為(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層SiO2層；(9b)光刻引線孔;(9c)金屬化；(9d)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極，SiGeHBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點(diǎn): I.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件結(jié)構(gòu)中采用了輕摻雜源漏(LDD)結(jié)構(gòu)，有效地抑制了熱載流子對器件性能的影響；2.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件在PMOS器件結(jié)構(gòu)中都采用了量子阱結(jié)構(gòu)，能有效地把空穴限制在SiGe層內(nèi)，減少了界面散射，提高了器件的頻率、電流驅(qū)動能力等電學(xué)性能；3.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件采用了高K柵介質(zhì)，提高了 MOS器件的柵控能力，增強(qiáng)了器件的電學(xué)性能；4.本發(fā)明制備基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)カ弛豫的エ藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提高集成電路的性能；5.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件中，在制備NMOS器件和PMOS器件柵電極時采用了金屬柵鑲嵌エ藝(damascene process),該エ藝中使用了金屬鎢(W)作為金屬電極，降低了柵電極的電阻，提高了器件設(shè)計(jì)的靈活性和可靠性；6.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件中，雙極器件采用SOI襯底，集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴(kuò)展效應(yīng)，井能夠在集電區(qū)形成ニ維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率。


圖I是本發(fā)明提供的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路制備方法的實(shí)現(xiàn)流程圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)ー步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實(shí)施例提供了一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，NMOS器件和PMOS器件均為應(yīng)變SiGe MOS器件，雙極器件為SOI SiGe HBT0作為本發(fā)明實(shí)施例的一優(yōu)化方案，NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向?yàn)閺垜?yīng)變。作為本發(fā)明實(shí)施例的一優(yōu)化方案，PMOS器件采用量子阱結(jié)構(gòu)。作為本發(fā)明實(shí)施例的一優(yōu)化方案，器件襯底為SOI材料。作為本發(fā)明實(shí)施例的一優(yōu)化方案，SiGe HBT器件的基區(qū)為SiGe材料。作為本發(fā)明實(shí)施例的一優(yōu)化方案，SiGe HBT器件為全平面結(jié)構(gòu)。以下參照附圖1，對本發(fā)明制備22 350nm溝道長度的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路的エ藝流程作進(jìn)ー步詳細(xì)描述。 實(shí)施例I :制備溝道長度為22nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長制備。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長ー層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ；(Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長ー層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X 1017cnT3。步驟2，器件深槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為200nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為IOOnm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積ー層厚度為300nm 的 SiO2 層； (5c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(5e)對襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積ー SiO2層。步驟6，MOS有源區(qū)制備。(6a)光刻MOS有源區(qū)；(6b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為lX1016cm_3;(6d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為3nm的本征弛豫型Si帽層。步驟7，NMOS器件和PMOS器件形成。(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長ー層300nm的SiO2 ；(7b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 I X IO17CnT3 ；(7c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層厚度為3nm的SiN層；(7e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長ー層300nm的多晶硅；(7f)光刻Poly-Si柵和柵介質(zhì)，形成22nm長的偽柵；(7g)光刻N(yùn)MOS器件有源區(qū)，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ；(7h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ；
(7i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長ー層SiO2，厚度為10nm，隨后利用干法刻蝕エ藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(7j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)；(7k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)；(71)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活。步驟8，柵制備。
(8a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2層，SiO2厚度為300nm厚度；(Sb)利用化學(xué)機(jī)械拋光(CMP)方法，對表面進(jìn)行平坦化至柵極水平；(Sc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓印；(8d)在襯底表面生長ー層厚度為2nm的氧化鑭(La2O3)；(8e)在襯底表面派射一層金屬鶴(W);(8f)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟9，構(gòu)成BiCMOS集成電路。(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層SiO2層；(9b)光刻引線孔；(9c)金屬化； (9d)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極，SiGeHBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路。實(shí)施例2 :制備溝道長度為130nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路，具體步驟如下步驟1，外延生長制備。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為300nm，上層材料為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在上層Si材料上生長ー層厚度為80nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為5 X IO16CnT3 ；(Ic)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長ー層厚度為40nm的SiGe層，作為基區(qū)，該層Ge組分為20%，摻雜濃度為I X1019cm_3 ；(Id)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底上生長ー層厚度為150nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為3 X 1017cnT3。步驟2，器件深槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為240nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為150nm 的 SiN 層；
(2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5pm的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為240nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為150nm 的 SiN 層； (3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為240nm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為240nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為150nm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為155nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在襯底表面淀積ー層厚度為400nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成集電極；(5d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為5 X IO19CnT3,形成基極；(5e)對襯底在1000°C溫度下，退火60s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積ー SiO2層。步驟6，MOS有源區(qū)制備。(6a)光刻MOS有源區(qū)；(6b)利用化學(xué)汽相淀積(CVD)方法，在700°C，在有源區(qū)生長厚度為IOOnm的N型Si緩沖層，該層摻雜濃度為3X IO15CnT3 ；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為12nm的N型SiGe外延層，該層Ge組分為20%，摻雜濃度為3X 1016cm_3 ；(6d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在有源區(qū)生長厚度為4nm的本征弛豫型Si帽層。步驟7，NMOS器件和PMOS器件形成。(7a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底上生長ー層400nm的SiO2 ；(7b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 3 X IO17cnT3;(7c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入エ藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為3 X IO17CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在表面生長ー層厚度為4nm的SiN層；(7e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在SiN層上生長ー層400nm的多晶 硅；(7f)光刻Poly-Si柵和柵介質(zhì)，形成130nm長的偽柵；(7g)光刻N(yùn)MOS器件有源區(qū)，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為3X IO18CnT3 ；(7h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為3X IO18CnT3 ；(7i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在700°C，生長ー層SiO2，厚度為15nm，隨后利用干法刻蝕エ藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(7j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)；(7k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)；(71)將襯底在1000°C溫度下，退火60s，進(jìn)行雜質(zhì)激活。步驟8，柵制備。(8a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積ー層SiO2層，SiO2厚度為400nm厚度；(Sb)利用化學(xué)機(jī)械拋光(CMP)方法，對表面進(jìn)行平坦化至柵極水平；(Sc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓??；(8d)在襯底表面生長ー層厚度為4nm的氧化鑭(La2O3)；(8e)在襯底表面派射一層金屬鶴(W);(8f)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟9，構(gòu)成BiCMOS集成電路。(9a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在表面生長ー層SiO2層；(9b)光刻引線孔；(9c)金屬化；(9d)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極金屬引線，SiGe HBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為130nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路。
實(shí)施例3 :制備溝道長度為350nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長制備。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為IOOnm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO17CnT3 ； (Ic)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為60nm的SiGe層，作為基區(qū)，該層Ge組分為25%，摻雜濃度為5 X1019cm_3 ；(Id)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在襯底上生長一層厚度為200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為5X 1017cnT3。步驟2，器件深槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(2b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(2c)光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5μπι的深槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離。步驟3，集電極淺槽隔離制備。(3a)用濕法刻蝕掉表面的SiO2和SiN層；(3b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(3c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為300nm的淺槽；(3e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離。步驟4，基極淺槽隔離制備。(4a)用濕法刻蝕掉表面的SiO2和SiN層；(4b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為300nm 的 SiO2 層；(4c)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為200nm 的 SiN 層；(4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為205nm的淺槽；(4e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離。步驟5，SiGe HBT 形成。
(5a)用濕法刻蝕掉表面的SiO2和SiN層；(5b)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在襯底表面淀積一層厚度為500nm 的 SiO2 層；(5c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X 102°cnT3,形成集電極；(5d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X 102°cnT3,形成基極；
(5e)對襯底在1100°C溫度下，退火15s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ；(5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層。步驟6，MOS有源區(qū)制備。(6a)光刻MOS有源區(qū)；(6b)利用化學(xué)汽相淀積(CVD)方法，在750°C，在有源區(qū)生長厚度為120nm的N型Si緩沖層，該層摻雜濃度為5X IO15CnT3 ；(6c)利用化學(xué)汽相淀積(CVD)方法，在750°C，在有源區(qū)生長厚度為15nm的N型SiGe外延層，該層Ge組分為30%，摻雜濃度為5X 1016cm_3 ；(6d)利用化學(xué)汽相淀積(CVD)方法，在750°C，在有源區(qū)生長厚度為5nm的本征弛豫型Si帽層。步驟7，NMOS器件和PMOS器件形成。(7a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底上生長一層500nm的SiO2 ；(7b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 5 X IO17cnT3;(7c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為5 X IO17CnT3 ；(7d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在表面生長一層厚度為5nm的SiN層；(7e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在SiN層上生長一層500nm的多晶硅；(7f)光刻Poly-Si柵和柵介質(zhì)，形成350nm長的偽柵；(7g)光刻N(yùn)MOS器件有源區(qū)，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為5X IO18CnT3 ；(7h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為5X IO18CnT3 ；(7i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在800°C，生長一層SiO2，厚度為5nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(7j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)；(7k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)；(71)將襯底在1100°C溫度下，退火15s，進(jìn)行雜質(zhì)激活。
步驟8，柵制備。(8a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2層，SiO2厚度為500nm厚度；(Sb)利用化學(xué)機(jī)械拋光(CMP)方法，對表面進(jìn)行平坦化至柵極水平；(Sc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓印；(8d)在襯底表面生長一層厚度為5nm的氧化鑭(La2O3)；(8e)在襯底表面派射一層金屬鶴(W);(8f)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。
步驟9，構(gòu)成BiCMOS集成電路。(9a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在表面生長一層SiO2層；(9b)光刻引線孔;(9c)金屬化；(9d)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極金屬引線，SiGe HBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為350nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路。本發(fā)明實(shí)施例提供的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及制備方法具有如下優(yōu)點(diǎn)I.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件結(jié)構(gòu)中采用了輕摻雜源漏(LDD)結(jié)構(gòu)，有效地抑制了熱載流子對器件性能的影響；2.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件在PMOS器件結(jié)構(gòu)中都采用了量子阱結(jié)構(gòu)，能有效地把空穴限制在SiGe層內(nèi)，減少了界面散射，提高了器件的頻率、電流驅(qū)動能力等電學(xué)性能；3.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件采用了高K柵介質(zhì)，提高了 MOS器件的柵控能力，增強(qiáng)了器件的電學(xué)性能；4.本發(fā)明制備基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提高集成電路的性能；5.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件中，在制備NMOS器件和PMOS器件柵電極時采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鎢(W)作為金屬電極，降低了柵電極的電阻，提高了器件設(shè)計(jì)的靈活性和可靠性；6.本發(fā)明制備的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件中，雙極器件采用SOI襯底，集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴(kuò)展效應(yīng)，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件均為應(yīng)變SiGe MOS器件，雙極器件為SOI SiGe HBT器件。
2.根據(jù)權(quán)利要求I所述的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，其特征在于，NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向?yàn)閺垜?yīng)變。
3.根據(jù)權(quán)利要求I所述的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，其特征在于，PMOS器件采用量子阱結(jié)構(gòu)。
4.根據(jù)權(quán)利要求I所述的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，其特征在于，所有器件襯底為SOI材料。
5.根據(jù)權(quán)利要求I所述的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，其特征在于，SiGe HBT器件的基區(qū)為SiGe材料。
6.根據(jù)權(quán)利要求I所述的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件，其特征在于，SiGe HBT器件為平面結(jié)構(gòu)。
7.一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一步、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17CnT3 的 SOI 襯底片； 第二步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17CnT3 ； 第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為2(T60nm的SiGe層，作為基區(qū)，該層Ge組分為15 25%，摻雜濃度為5 X IO18 5 X IO19CnT3 ； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為100 200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為I X IO17 5 X IO17cnT3 ； 第五步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為10(T200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5 u m的深槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ； 第六步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為18(T300nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ; 第七步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD )的方法，在600 800°C，在襯底表面淀積一層厚度為20(T300nm的SiO2層和一層厚度為IOOlOOnm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105 205nm的淺槽，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ； 第八步、用濕法刻蝕掉表面的SiO2和SiN層，利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在襯底表面淀積一層厚度為30(T500nm的SiO2層；光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域； 第九步、光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19 IXlO2ciCnT3,形成基極接觸區(qū)域，并對襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ； 第十步、光刻MOS有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在該有源區(qū)連續(xù)生長二層材料第一層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30%，摻雜濃度為I 5 X IO16CnT3 ;第二層是厚度為3 5nm的本征弛豫型Si帽層； 第H^一步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積一層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到I 5X IO17Cm _3 ;光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5 X IO17Cm-3 ；第十二步、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為3 5nm的SiN層作為柵介質(zhì)和一層厚度為300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質(zhì)，形成22 350nm長的偽柵； 第十三步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進(jìn)行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)和P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度均為 I 5 X IO18Cm 3 ； 第十四步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為5 15nm的SiO2層,利用干法刻蝕工藝,刻蝕掉表面的SiO2層,保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO2，形成側(cè)墻； 第十五步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)；光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活； 第十六步、用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2，厚度為30(T500nm，利用化學(xué)機(jī)械拋光(CMP)技術(shù)，將SiO2平坦化到柵極表面； 第十七步、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓印，在襯底表面生長一層厚度為2 5nm的氧化鑭(La2O3);在襯底表面派射一層金屬鶴(W),最后利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去； 第十八步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，表面生長一層SiO2層，并光刻引線孔； 第十九步、金屬化、光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極以及SiGeHBT發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22 350nm的基于SOI襯底的應(yīng)變SiGe BiCMOS集成器件。
8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，該制備方法中基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件制造過程中所涉及的最高溫度根據(jù)第三步到第十九步中的化學(xué)汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800°C。
9.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第三步SiGe的外延層厚度來決定，取20 60nm。
10.一種基于SOI襯底的雙應(yīng)變平面BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟1，外延生長制備的實(shí)現(xiàn)方法為 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ； (Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO16cnT3 ； (Ic)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為20nm的SiGe層，作為基區(qū)，該層Ge組分為15%，摻雜濃度為5 X IO18CnT3 ； (Id)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底上生長一層厚度為IOOnm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為IXlO17cnT3 ； 步驟2，器件深槽隔離制備的實(shí)現(xiàn)方法為 (2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (2b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (2c)光刻器件間深槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為5i!m的深槽； (2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在深槽內(nèi)填充SiO2，形成器件深槽隔離； 步驟3，集電極淺槽隔離制備的實(shí)現(xiàn)方法為 (3a)用濕法刻蝕掉表面的SiO2和SiN層； (3b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (3c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (3d)光刻集電極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為ISOnm的淺槽； (3e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成集電極淺槽隔離； 步驟4，基極淺槽隔離制備的實(shí)現(xiàn)方法為 (4a)用濕法刻蝕掉表面的SiO2和SiN層； (4b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為200nm的SiO2 層； (4c)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為IOOnm的SiN 層； (4d)光刻基極淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105nm的淺槽； (4e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2，形成基極淺槽隔離； 步驟5，SiGe HBT形成的實(shí)現(xiàn)方法為 (5a)用濕法刻蝕掉表面的SiO2和SiN層； (5b)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層厚度為300nm的SiO2 層； (5c)光刻集電極區(qū)域，對該區(qū)域進(jìn)行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極； (5d)光刻基極區(qū)域，對該區(qū)域進(jìn)行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為I X IO19CnT3,形成基極；(5e)對襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT ； (5f)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層； 步驟6，MOS有源區(qū)制備的實(shí)現(xiàn)方法為 (6a)光刻MOS有源區(qū)； (6b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ； (6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為I X IO16CnT3 ； (6d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為3nm的本征弛豫型Si帽層； 步驟7，NMOS器件和PMOS器件形成的實(shí)現(xiàn)方法為 (7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ； (7b)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到I X IO17Cm 3 ； (7c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ； (7d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層； (7e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅； (7f)光刻Poly-Si柵和柵介質(zhì)，形成22nm長的偽柵； (7g)光刻N(yùn)MOS器件有源區(qū)，對NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ； (7h)光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ； (7i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻； (7j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成PMOS器件的源漏區(qū)； (7k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準(zhǔn)形成NMOS器件的源漏區(qū)； (71)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活； 步驟8，柵制備的實(shí)現(xiàn)方法為 (8a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度； (Sb)利用化學(xué)機(jī)械拋光(CMP)方法，對表面進(jìn)行平坦化至柵極水平； (Sc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準(zhǔn)壓??； (8d)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)； (8e)在襯底表面派射一層金屬鶴(W)； (Sf)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去; 步驟9，構(gòu)成BiCMOS集成電路的實(shí)現(xiàn)方法為 (9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；(9b)光刻引線孔； (9c)金屬化； (9d)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極，SiGe HBT雙極晶體管發(fā)射極、基 極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種制備基于SOI襯底的BiCMOS集成器件及制備方法，其過程為SOI襯底上連續(xù)生長N-Si、P-SiGe、N-Si層，制備深槽隔離，制備集電區(qū)淺槽隔離和基區(qū)淺槽隔離，光刻集電區(qū)并磷離子注入，形成集電極、基極以及發(fā)射極，形成SiGe HBT器件；在襯底上生長應(yīng)變SiGe材料，形成NMOS和PMOS器件有源區(qū)，制備偽柵，自對準(zhǔn)生成NMOS和PMOS器件的源漏區(qū)，去除偽柵，在偽柵處壓印槽中制備氧化鑭(La2O3)材料形成柵介質(zhì)和金屬鎢(W)形成柵極，光刻引線，構(gòu)成基于SOI襯底的雙應(yīng)變平面BiCMOS集成器件及電路。該方法充分利用了應(yīng)變SiGe材料空穴遷移率高于體Si材料的特點(diǎn)，制備出基于SOI襯底的雙應(yīng)變平面BiCMOS集成電路，使現(xiàn)有的模擬和數(shù)模混合集成電路性能獲得大幅提高。
文檔編號H01L27/12GK102810544SQ201210244480
公開日2012年12月5日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者張鶴鳴, 周春宇, 宋建軍, 舒斌, 胡輝勇, 宣榮喜, 戴顯英, 郝躍 申請人:西安電子科技大學(xué)