專利名稱：一種半導體氣密封裝結構及其制造方法
一種半導體氣密封裝結構及其制造方法技術領域
本發(fā)明有關于一種半導體封裝結構及制造方法，特別有關于一種半導體氣密封裝結構及其制造方法。
背景技術：
微電子產(chǎn)業(yè)為提升電子系統(tǒng)的速度與效能，不斷地將封裝元件微小化，以致發(fā)展所謂超大型集成電路設計(VLSI, very large scale integrated circuit),并將數(shù)個電子元件，如集成電路芯片、被動元件或光纖耦合元件等集成至一個單一封裝。針對水晶晶體諧振器(Crystal)或振蕩器(Oscillator)等元件,微小化的趨勢亦是如此。然而，針對此類元件，陶瓷電路板即為主要采用的封裝基板材料，除晶體諧振器與振蕩器外，亦可應用于表面聲波濾波器、微機電元件或其他感測類元件等，以提供一牢固空氣腔室，以及高可靠性與高氣密性特性。而以高溫共燒陶瓷技藝HTCC所制作的陶瓷基板，即為目前最廣泛應用于晶體振蕩器的封裝材料。
高溫共燒陶瓷(HTCC)與低溫共燒陶瓷(LTCC)技藝，均以燒結方式將導體與陶瓷生胚一同共燒而成，以提供優(yōu)異的機械強度與氣密性。然而，無論HTCC或LTCC，都會因高溫燒結制程而有縮小化和無法精確控制封裝尺寸、導體厚度、線寬以及線間距等問題，因此相當難以形成小尺寸封裝制作。此外，由于這兩種技藝均為燒結前采印刷方式涂布導體，故導體均勻性不佳，且最小線寬和間距(L/S)無法做小(如:4mils)，陶瓷基板更易于燒結過程中產(chǎn)生變形，對后續(xù)封裝加工造成許多難度。
直接電鍍銅制程(DPC, Direct Plated Copper)是將陶瓷基板技術是結合薄膜制程(thin film process)和電鍍制程(electrolytic plating process),利用影像轉移方式于已燒結的陶瓷基板上，形成金屬化線路與導通孔的成熟制程技術，現(xiàn)已成功應用于用高功率、高散熱、與高可靠性的產(chǎn)品上。DPC制程開始于濺鍍金屬種子層于陶瓷基板上，以作為電鍍時所需的導電金屬層，然后利用影像轉移以光阻曝光顯影方式定義其線路圖案，再以電鍍銅(Cu)鍍出其銅金屬線路，以形成堅固線路結構，最后再以表面處理層(surfacefinish layer)(鎳/金，鎳/鈀/金，銀或鎳/銀等)，以防止銅導體的氧化。然而，因所有DPC制程皆于已燒結的陶瓷基板完成，故不需經(jīng)過任何高溫制程，因此DPC基板不會有任何收縮和翹曲等問題。
DPC基板可提供幾個關鍵屬性，如與半導體材質(zhì)較匹配的熱膨脹系數(shù)(CTE, Coefficient ofThermal Expansion)、高導熱特性、低導體電阻、高溫可靠度(>340° )，以及其精準的線路制作，相當易于后段的封裝制程等。此外，藉由影像轉移制程，使陶瓷基板實現(xiàn)良好線寬解析，以允許高密度元件與電路(2mils for min L/S)、以及合理的成本。DPC制程能運用于各類陶瓷或半導體材料，如氮化鋁(A1N)、氧化鋁(A1203)、氧化鋯增韌氧化鋁(ZTA)、硅(Si )、氮化硅(Si3N4)、氧化鈹(BeO)等等。
藉由DPC制程形成的陶瓷電路板可提供非常精細的特性與可控制的銅厚度，厚度范圍可以從非常薄(I微米)至非常厚(300 μ m)，以因應各種需求和應用。因此，對于一些特定封裝，如:需要空氣腔結構的氣密性要求，DPC基板也可輕易藉由電解電鍍以產(chǎn)生腔室。如，電鍍較薄的銅層可作為電路，以作為電性與熱內(nèi)連結，而另一個電鍍較厚的銅層圍繞較薄的銅層，即可作為銅墻以形成腔室結構。
具有空氣腔結構的DPC基板，其腔室大小和石英板厚度可因不同應用而任意改變。此外，精準的線路與導體的一致性將可提高石英諧振器的組裝良率；金錫層(AuSn)也可直接電鍍于DPC基板的銅墻上，用以密封鐵鎳鈷合金上蓋(Kovar lid)。然而，由于陶瓷和電鍍金屬的均勻性，金錫層并不需要太厚以覆蓋原HTCC基板的翹曲，并節(jié)省成本。
參照第19圖，臺灣專利368184，其內(nèi)容納入?yún)⒖迹沂疽环N氣密芯片封裝結構。此結構包括一陶瓷基板、一金屬框，以及一金屬上蓋。金屬框藉由高溫焊接陶瓷基板上。雖然此結構提供良好氣密性，但仍存在尺寸無法精準控制與小尺寸封裝難以形成的問題。
參照第20圖，臺灣專利331378，其內(nèi)容納入?yún)⒖?，揭示一種微機電(MEMS)氣密芯片封裝結構。此結構包括一陶瓷基板、一攔壩，以及一金屬上蓋。攔壩與陶瓷基板經(jīng)由粘著連接。雖然此結構提供良好氣密性，但仍存在尺寸無法精準控制與小尺寸封裝難以形成的問題
參照第21圖，臺灣專利1256709，其內(nèi)容納入?yún)⒖?，揭示一種半導體封裝。此結構包括一陶瓷基板、一墻，以及一金屬上蓋。雖然揭示墻設置于陶瓷基板上，此專利前案仍未揭示如何結合墻與陶瓷基板。
基于上述習知前案及專利的缺點，本發(fā)明提供非常精確的半導體結構，為解決上述問題。發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種半導體封裝結構，可非常精確的控制封裝結構、線寬與線間距。
為達成上述目的，本發(fā)明的一種半導體封裝結構及其制造方法包含一基板，該基板具有第一表面、第二表面，以及從該基板的該第一表面貫穿至該第二表面的金屬接點；一第一導體層，該第一導體層設置于該基板的該第一表面，且連接該金屬接點；一半導體元件，該半導體元件電性連接至該第一導體層于該基板的該第一表面；一第二導體層，該第二導體層設置于該基板的該第一表面，且圍繞該第一導體層與該半導體元件，且該第二導體層高度高于該第一導體層；以及，一上蓋，該上蓋粘接至該第二導體層頂部，以封裝該半導體元件。
上述該一種半導體封裝結構，其中該基板為陶瓷基板。
上述該一種半導體封裝結構，其中該第二導體層高度高于該半導體元件厚度。
上述該一種半導體封裝結構，其進一步包含一表面處理層，該表面處理層設置于該第一導體層與該第二導體層表面。
上述該一種半導體封裝結構，其進一步于該基板的該第一表面與第二導體層之間包含一第三導體層，該第三導體層圍繞該第一導體層。
上述該一種半導體封裝結構，其進一步包含一表面處理層，該表面處理層設置于該第一導體層、該第二導體層與該第三導體層表面。
上述該一種半導體封裝結構，該表面處理層系電化學沉積(electrochemicaldeposition)方法形成，如:電鍍(plating)、化學鍍(Electro-less plating),但不在此限。
上述該一種半導體封裝結構，其中該上蓋由下列材質(zhì)所組成:純金屬、金屬合金、組合金屬或組合金屬與陶瓷添加物的金屬復合材料。
上述該一種半導體封裝結構，其中該半導體元件藉由導線與該第一導體層電性連接，該導線材質(zhì)為任何導電材料，包括金(Au)、鋁(Al)、銅(Cu)、銀(Ag)，但不在此限。
上述該一種半導體封裝結構，其中該半導體元件藉由接觸點與該第一導體層電性連接，該接觸點材質(zhì)包括任何導電材料，包括焊錫(solder)、銀膠(silver paste)、金(Au)、銅(Cu)，但不在此限。
上述該一種半導體封裝結構，其進一步包含一重新分配層，該重新分配層電鍍于該基板的該第二表面，并電性連接該金屬接點，且該重新分配層表面電鍍該表面處理層。
上述該一種半導體封裝結構，其中該表面處理層系防銹作用，以習知方法形成。
上述該一種半導體封裝結構，其中該表面處理層其材質(zhì)選自銀、金、鎳、鈀及其組合所構成的群組。
上述該一種半導體封裝結構,其中該表面處理層的結構為習知表面處理技術結構，其中該表面處理層所采用金屬層都是具有固定順序的，如一表面處理層為鎳金層，則為在銅表面上先鍍鎳材質(zhì)接續(xù)再鍍上金材質(zhì)，如一表面處理層為鎳鈀金層，則就是先鍍鎳材質(zhì)再接續(xù)鍍鈀材質(zhì)以及最后鍍上金材質(zhì)并以金作為最外層的結構。
上述該一種半導體封裝結構，其中該基板為陶瓷基板。
上述該一種半導體封裝結構，其中該陶瓷基板為多層陶瓷基板。
為達成上述目的，本發(fā)明的一種半導體封裝結構的制造方法，其步驟包含:a.提供一基板，該基板具第一表面與第二表面，且具有一貫穿該基板第一表面至第二表面的開孔；b.形成金屬接點于該開孔；c.電鍍第一導體層于該基板的第一表面,且該第一導體層電性連接至該金屬接點；d.再電鍍第二導體層于該基板的第一表面，且該第二導體層圍繞該半導體兀件與該第一導體層，并且該第二導體層的高度高于該第一導體層；e.于該基板第一表面，一半導體元件電性連結至該第一導電層；以及，f.于該第二導體層的頂部粘貼一上蓋，用以氣密封裝該半導體元件。
如上述的一種半導體封裝結構的制造方法，于步驟(d)與步驟(e)之間，進一步包含一步驟系電鍍一表面處理層于該第一導體層與該第二導體層的表面，且該表面處理層其系材質(zhì)選自銀、金、鎳、鈀及其組合所構成的群組，但不在此限。
如上述的一種半導體封裝結構的制造方法，其中該表面處理層由電化學沉積形成。
如上述的一種半導體封裝結構的制造方法，其中該上蓋選自金屬、合金、金屬復合材料、塑膠、陶瓷及其組合所構成的群組。
如上述的一種半導體封裝結構的制造方法，其中該半導體元件以導線與該第一導體層電性連接。
如上述的一種半導體封裝結構的制造方法，其中該半導體元件以覆晶方式與該第一導體層電性連接。
如上述的一種半導體封裝結構的制造方法，其中該步驟(C)進一步包含一步驟系電鍍一第三導體層于該基板的該第一表面與該第二導體層之間，且該第三導體層圍繞該半導體兀件與該第一導體層。
如上述的一種半導體封裝結構的制造方法，其進一步包含一步驟系電鍍一重新分配層于該基板的該第二表面，且電性連接至該金屬接點。
如上述的一種半導體封裝結構的制造方法，其中該步驟(b)進一步包含一步驟系電鍍一重新分配層于該基板的該第二表面，且電性連接至該金屬接點。
如上述的一種半導體封裝結構的制造方法，其中該步驟(b)與(C)同時發(fā)生。
如上述的一種半導體封裝結構的制造方法，其中該電鍍金屬接點、該第一導體層與該重新分配層同時發(fā)生。
如上述的一種半導體封裝結構的制造方法，其中該電鍍金屬接點、該第一導體層、該重新分配與該第三導體層同時發(fā)生。


圖1為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法的第一步驟的截面示意圖。
圖2為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖1步驟后的截面示意圖。
圖3為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖2步驟后的截面示意圖。
圖4為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖3步驟后的截面示意圖。
圖5為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖4步驟后的截面示意圖。
圖6為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖5步驟后的截面示意圖。
圖7為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖6步驟后的截面示意圖。
圖8為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖7步驟后的截面示意圖。
圖9為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖8步驟后的截面示意圖。
圖10為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖9步驟后的截面示意圖。
圖11為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖10步驟后的截面示意圖。
圖12為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖11步驟后的截面示意圖。
圖13為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖12步驟后的截面示意圖。
圖14為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖13步驟后的截面示意圖。
圖15為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖14步驟后的截面示意圖。
圖16為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖15步驟后的截面示意圖。
圖17為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖16步驟后的截面示意圖。
圖18為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖17步驟后的截面示意圖。
圖19-圖21為習知封裝結構。
主要元件符號說明
11 基板
12第一導體層
13 狹縫
14第二導體層
15表面處理層
16 上蓋
17金屬接點
18重新分配層
19粘著層
10半導體封裝結構
20半導體元件
21接觸點
111 光阻
112 開孔
113 光阻
131第三導體層具體實施方式
為使本領域熟知技藝者能理解并據(jù)以實施本發(fā)明，以下配合圖式及元件符號詳細說明之，但不以此為限。
請參閱圖9為本發(fā)明的一種半導體氣密封裝結構的第一較佳實施例的截面示意圖。一半導體封裝結構10包含一基板11，且該基板具有第一表面與第二表面、一第一導體層12、一第二導體層14、第一表面處理層15、一半導體兀件20,以及一上蓋16。該基板11為陶瓷基板。該第一導體層12與該第二導體層14皆電鍍于該基板的第一表面,且該半導體元件20電性連接至該第一導體層12于該基板的第一表面，該第二導體層14圍繞該半導體元件20、該第一導體層12。該第一表面處理層15化學鍍(electroless plating)于該第一導體層12與該第二導體層14表面，用以保護該第一導體層12與該第二導體層14。該上蓋16粘著至該第二導體層14的頂部，以氣密封裝該半導體元件20。
直接鍍銅基板技術具有良好控制銅層厚度的能力，可從非常薄到非常厚。為了精準的線寬設計，如2mils的最小導線的線寬及節(jié)距可容易獲得，并可填充銅于孔洞內(nèi)以獲得好的電性與熱特性。因此，本發(fā)明的該第一導體層12與該第二導體層14以直接鍍銅技術形成，故比起HTCC、LTCC等燒結成型的陶瓷基板，具有更好的精準、與線寬線距的特性，并可輕易滿足小尺寸的封裝需求。
如圖9，該基板11進一步包含一金屬接點17，且該金屬接點17從該基板11的該第一表面至該第二表面貫穿該基板，用以電性連接至該第一導體層12。該表面處理層15以化學鍍形成于該第一導體層12與該第二傳導層14的表面。該上蓋16為陶瓷材質(zhì)。該半導體元件20與該第一導體層12以覆晶方式電性連接。此外，該半導體封裝結構10進一步包含一重新分配層18，該重新分配層18電鍍于該基板11的第二表面，用以電性連接該金屬接點17，并且由該重新分配層18表面化學鍍一表面處理層15，以提供保護作用。而該表面處理層15由化學鍍鎳金組成，則為在該重新分配層18上先鍍鎳材質(zhì)接續(xù)再鍍上金材質(zhì)以形成該表面處理層15，以保護該第一導體層12、該第二傳導層14與該重新分配層18。因此，該半導體元件20可透過該第一導體層12、該金屬接點17與該重新分配層18電性傳導至周邊電路。
圖1至圖9為本發(fā)明的一種半導體氣密封裝結構及其制造方法。如圖1所示，首先，提供一具有第一表面與第二表面的基板11，一開孔112以激光鉆孔方式，由該基板11的第一表面延伸至第二表面。為了電鍍導體層于該基板11的特別位置上，以光阻111圖案化于該基板11的第一表面與第二表面，用以定義該第一導體層12與該重新分配層18(如圖2所示位置)。此外，該基板11為陶瓷基板。
圖2為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法，接續(xù)于圖1步驟后的截面示意圖。如圖示，一金屬接點17形成于開孔112，由該基板11的該第一表面延伸至該第二表面。一第一導體層12以DPC方法電鍍于該基板11的第一表面,而一重新分配層18則以DPC方法電鍍于該基板11的第二表面。此外，該第一導體層12透過該金屬接點17與該重新分配層18形成電性連接。
圖3為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖2步驟后的截面示意圖。如圖示，于該重新分配層18與該第一導體層12形成后，用以剝膜蝕刻移除該光阻111。
圖4為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖3步驟后的截面示意圖。如圖示，光阻113圖案化于該基板11的該第一表面與該第二表面，以及該重新分配層18與該第一導體層12。此外，一圍繞該第一導體層12的狹縫13形成于該基板11的該第一表面，系用以定義第二導體層14的位置(如圖5所示)。
圖5為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖4步驟后的截面不意圖。如圖不，一第二導體層14以DPC方法電鍍于該基板11的該第一表面上的狹縫中。此外，該第二導體層14的高度高于該第一導體層12。
圖6為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖5步驟后的截面示意圖。如圖示，于該第二導體層14形成后，用以剝膜蝕刻移除該光阻113。
圖7為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖6步驟后的截面示意圖。如圖示，一表面處理層15形成于該第一導體層12、該第二導體層14與該重新分配層18的表面，系用以保護該第一導體層12、該第二導體層14與該重新分配層18。而該表面處理層15系以化學鍍法，于該第一導體層12、該第二導體層14與該重新分配層18的表面并依序沉積鎳層(Ni layer)與金(Au layer)層所構成。
圖8為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖7步驟后的截面示意圖。如圖示，一粘著層19電鍍于該第二導體層14的頂端。而該粘著層19為金屬粘著(metal adhesive)層,如AuSn合金,但材料不在此限。
圖9為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法接續(xù)于圖8步驟后的截面不意圖。如圖不，一半導體兀件20與該基板11的該第一表面上的該第一導體層12以及該金屬接點17電性連接。該半導體元件20與該第一導體層12以覆晶方式的接觸點21電性連接，且該接觸點21系導電材質(zhì)，如焊錫；然后，一上蓋16經(jīng)由該粘著層19粘著至該第二導體層14頂端(如圖6所示)。由于該第二導體層14的高度高于該第一導體層12，因此，該半導體元件20被氣密封。此外，該上蓋16系由陶瓷材質(zhì)形成。
圖18為本發(fā)明的一種半導體氣密封裝結構的截面示意圖。該半導體封裝結構10包含一基板11，且該基板具有第一表面與第二表面、一第一導體層12、一第二導體層14、一第三導體層131、第一表面處理層15、一半導體兀件20,以及一上蓋16。該基板11系陶瓷基板。該第一導體層12與該第三導體層131皆電鍍于該基板11的第一表面，且該第三導體層131圍繞該第一導體層12,該半導體兀件20連接該第一導體層12于該基板11的第一表面，系用以電性連接該第一導體層12與該金屬接點17。該第二導體層14電鍍于該第三導體層131并且圍繞該半導體兀件20與該第一導體層12。該第一表面處理層15形成于該第一導體層12與該第二導體層14的表面，系用以保護該第一導體層12與該第二導體層14的表面。該上蓋16粘著至該第二導體層14的頂部，系用以氣密封該半導體元件20。
參閱圖18，該基板11進一步包含一金屬接點17，且該金屬接點17自該基板11的第一表面延伸至第二表面，系用以電性連接至該第一導體層12。該上蓋16系以金屬形成。該半導體元件20與該第一導體層12以覆晶方式電性連接。此外，該半導體封裝結構10進一步包含一重新分配層18電鍍于該基板11的第二表面，系用以電性連接該金屬接點17，且該重新分配層18電鍍該表面處理層15。因此，該半導體元件20透過該第一導體層12、該金屬接點17與該重新分配層18電性傳導至周邊電路。該表面處理層15電鍍于該第一導體層12、該第二導體層14與該重新分配層18的表面，系用以保護避免生銹。該表面處理層15由電鍍鎳鈀金形成。
圖10至圖18為本發(fā)明的一種半導體氣密封裝結構及其制造方法。如圖示，提供一具有第一表面與第二表面的基板11，一開孔112以激光鉆孔，由該基板11的該第一表面延伸至該第二表面。為了電鍍導體層于該基板11的特別位置上，以光阻111圖案化于該基板11的該第一表面與該第二表面，用以定義該導體層位置。此外，該基板11為陶瓷基板。
圖11為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法，于圖10步驟后的截面示意圖。如圖示，一金屬接點17形成于該開孔112，由該基板11的該第一表面延伸至該第二表面。一重新分配層18以DPC方法電鍍于該基板11的第二表面,一第一導體層12與一第三導體層131以DPC方法同時電鍍于該基板11的該第一表面,此外,該第一導體層12透過該金屬接點17與該重新分配層18形成電性連接。
圖12為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖11步驟后的截面示意圖。如圖示，光阻113圖案化于該基板11的該第一表面與該第二表面，以及該重新分配層18與該第一導體層12。此外,一圍繞該第一導體層12的狹縫13形成于該第三導體層131，用以定義第二導體層14的位置。
圖13為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖12步驟后的截面示意圖。如圖示，一第二導體層14以DPC方法電鍍于該第三導體層131上的該狹縫13中。此外。該第二導體層14的高度高于該第一導體層12。
圖14為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖13步驟后的截面示意圖。如圖示，于該第二導體層14形成后，蝕刻移除該光阻113。
圖15為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖14步驟后的截面示意圖。如圖示，一表面處理層15形成于該第一導體層12、該第三導體層131、該第二導體層14與該重新分配層18的表面，用以保護該第一導體層12、該第三導體層131該、第二導體層14與該重新分配層18。此外，該表面處理層15系以電鍍法，于該第一導體層12、該第三導體層131、第二導體層14與該重新分配層18的表面并依序沉積鎳層(Ni layer)、鈀層(Pd layer)與金層(Au layer)所構成。
圖16為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖15步驟后的截面示意圖。如圖示，一粘著層19電鍍于該第二導體層14的頂端。該粘著層19為金屬粘著(metal adhesive),如金錫合金(AuSn alloy),但不在此限。
圖17為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖16步驟后的截面示意圖。如圖示，一半導體元件20連接該基板11的該第一表面上的該第一導體層12，用以電性連接該第一導體層12與該金屬接點17。該半導體元件20與該第一導體層12以覆晶方式的接觸點21電性連接，且該接觸點21為導電材質(zhì)，如焊錫。
圖18為依據(jù)本發(fā)明的一種半導體氣密封裝結構及其制造方法于圖17步驟后的截面示意圖。一上蓋16藉由該粘著層19粘著至該第二導體層14頂端(如圖16所示)，且該上蓋16由金屬形成。由于該第二導體層14的高度高于該第一導體層12，因此，該半導體元件20被氣密封。此外，該上蓋16由金屬或陶瓷材質(zhì)形成。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其他未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包含在權利要求內(nèi)。
權利要求
1.一種半導體封裝結構，至少包含: 一基板，該基板具有第一表面、第二表面，以及金屬接點，該金屬接點從該基板的該第一表面貫穿該基板至該第二表面； 一第一導體層，該第一導體層設置于該基板的該第一表面，且連接該金屬接點； 一半導體元件，該半導體元件電性連接至該第一導體層于該基板的該第一表面； 一第二導體層，該第二導體層設置于該基板的該第一表面，且圍繞該第一導體層與該半導體元件，且該第二導體層高度高于該第一導體層；以及 一上蓋，該上蓋粘接至該第二導體層頂部，以封裝該半導體元件。
2.如權利要求1所述的一種半導體封裝結構，該基板為陶瓷基板。
3.如權利要求1所述的一種半導體封裝結構，進一步包含一第三導體層，該第三導體層設置于該基板的該第一表面與該第二導體層之間，并圍繞該第一導體層。
4.如權利要求1所述的一種半導體封裝結構，進一步包含一表面處理層，該表面處理層以電鍍處理于該第一導體層與該第二導體層的表面。
5.如權利要求3所述的一種半導體封裝結構，其進一步包含一表面處理層，其中該表面處理層電鍍處理于該第一導體層、該第二導體層與該第三導體層的表面。
6.如權利要求1所述的一種半導體封裝結構，其中該上蓋材料選自金屬、合金、金屬復合材料、塑膠、陶瓷及其組合所構成的群組。
7.如權利要求1所述的一種半導體封裝結構，其中該半導體元件與該第一導體層系以一導線用以電性連接，且該導線為導電材質(zhì)。
8.如權利要求1所述的一種半導體封裝結構，其中該半導體元件與該第一導體層透過接觸點電性連接，且該接觸點為導電材質(zhì)。
9.如權利要求4所述的一種半導體封裝結構，再進一步包含一重新分配層，該重新分配層電鍍于該基板第二表面， 并電性連接該金屬接點，其中該重新分配層表面電鍍該表面處理層。
10.如權利要求5所述的一種半導體封裝結構，進一步包含一重新分配層，該重新分配層電鍍于該基板第二表面，并電性連接該金屬接點，其中該重新分配層表面電鍍該表面處理層。
11.如權利要求4所述的一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成的群組。
12.如權利要求5所述的一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成的群組。
13.如權利要求9所述的一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成的群組。
14.如權利要求10所述的一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成的群組。
15.如權利要求2所述的一種半導體封裝結構，其中該陶瓷基板為多層陶瓷基板。
16.一種半導體封裝結構的制造方法，其包含: 提供一基板，該基板具第一表面與第二表面，且具有一貫穿該基板第一表面至第二表面的開孔；形成金屬接點于該開孔； 電鍍第一導體層于該基板的第一表面，且該第一導體層電性連接至該金屬接點； 再電鍍第二導體層于該基板的第一表面，且該第二導體層圍繞該半導體元件與該第一導體層，并且該第二導體層的高度高于該第一導體層； 于該基板第一表面，一半導體元件電性連結至該第一導電層；以及 于該第二導體層的頂部粘貼一上蓋，用以氣密封裝該半導體元件。
17.如權利要求16所述的一種半導體封裝結構的制造方法，其中該基板為陶瓷基板。
18.如權利要求16所述的一種半導體封裝結構的制造方法，于步驟(d)與步驟(e)之間，進一步包含以下步驟: 以電鍍一表面處理層于該第一導體層與該第二導體層的表面，且該表面處理層選自銀、金、鎳、鈀及其組合所構成的群組。
19.如權利要求18所述的一種半導體封裝結構的制造方法，其中該表面處理層系電化學電鍍沉積形成。
20.如權利要求16所述的一種半導體封裝結構的制造方法，其中該上蓋材料選自金屬、合金、金屬復合材料、塑膠、陶瓷及其組合所構成的群組。
21.如權利要求16所述的一種半導體封裝結構的制造方法，其中該半導體元件用以一導線與該第一導體層電性連接。
22.如權利要求16所述的一種半導體封裝結構的制造方法，其中該半導體元件以覆晶方式與該第一導體層電性連接。
23.如權利要求16所述的一種半導體封裝結構的制造方法，其中該步驟(c)進一步包含以下步驟: 電鍍一第三導體層于該基板的該第一表面與該第二導體層之間，且該第三導體層圍繞該半導體兀件與該第一導體層。
24.如權利要求16所述的一種半導體封裝結構的制造方法，其中該步驟(b)進一步包含以下步驟: 電鍍一重新分配層于該基板的該第二表面，且電性連接至該金屬接點。
25.如權利要求23所述的一種半導體封裝結構的制造方法，進一步包含以下步驟: 電鍍一重新分配層于該基板的該第二表面，且電性連接至該金屬接點。
26.如權利要 求16所述的一種半導體封裝結構的制造方法，其中該步驟(b)與(c)同時發(fā)生。
全文摘要
本發(fā)明系揭露一種半導體封裝結構及其制造方法，其包含一基板、一第一導體層、一半導體元件、一第二導體層，以及一上蓋。該基板具一第一表面與一第二表面；該第一導體層設置于該基板的該第一表面；該半導體元件電性連接于該第一導體層；該第二導體層設置于該基板第一表面，圍繞該導體元件與該第一導體層，且該第二導體層高度高于該第一導體層；該上蓋粘著于該第二導體層上端，以密封該半導體元件。
文檔編號H01L21/56GK103165569SQ20121038964
公開日2013年6月19日 申請日期2012年10月15日 優(yōu)先權日2011年12月19日
發(fā)明者呂紹萍 申請人:同欣電子工業(yè)股份有限公司